(12)特許公報(B2) (19) 日本国特許庁(JP)

(11) 特許番号

(24) 登録日 平成16年8月20日 (2004.8.20)

特許第3587443号

(P3587443)

(45) 発行日 平成16年11月10日 (2004.11.10)

(51) Int.C1. ⁷		FΙ		
нозк	17/04	НОЗК	17/04	E
нозк	17/693	НОЗК	17/693	А
нозк	19/0948	НОЗК	19/094	В

請求項の数 3 (全 18 頁)

 (21) 出願番号 (22) 出願日 (65) 公開番号 (43) 公開日 審査請求日 	特願平11-297492 平成11年10月19日 (1999.10.19) 特開2001-119281 (P2001-119281A) 平成13年4月27日 (2001.4.27) 平成14年7月22日 (2002.7.22)	(73)特許権者 (74)代理人 (72)発明者	 6 000004226 日本電信電話株式会社 東京都千代田区大手町二丁目3番1号 100087446 弁理士 川久保 新一 藤井 孝治 東京都千代田区大手町二丁目3番1号 日 本電信電話株式会社内
		審査官	柳下勝幸
			最終頁に続く

(54) 【発明の名称】 選択回路およびそれを用いた論理回路

(57)【特許請求の範囲】

【請求項1】

任意の組み合わせ論理関数Fにおいて、

所定の変数Aiがソースに入力され、上記変数Aiを論理値1に固定したときにおける任 意の論理関数Fの値Gの反転信号と、上記変数Aiを論理値0に固定したときにおける上 記論理関数Fの値Kとの論理和がゲートに入力され、出力信号Yがドレインに入力されて いる第1のSOI形式のpMOSトランジスタと;上記変数Aiがソースに入力され、上 記論理関数Gと上記論理関数Kの反転信号との論理積がゲートに入力され、上記出力信号 Yがドレインに接続されている第1のSOI形式のnMOSトランジスタと;

上記変数Aiの反転信号がソースに入力され、上記論理関数Gと上記論理関数Kの反転信 号との論理和がゲートに入力され、上記出力信号 Y がドレインに入力されている第 2 の S OI形式のpMOSトランジスタと;

上記変数Aiの反転信号がソースに入力され、上記論理関数Gの反転信号と上記論理関数 Kとの論理積がゲートに入力され、上記出力信号 Y がドレインに入力されている第 2 の S OI形式のnMOSトランジスタと;

第4のSOI形式のpMOSトランジスタのドレインがソースに接続され、上記論理関数 Kの反転信号がゲートに入力され、上記出力信号Yがドレインに接続された第3のSOI 形式の p M O S トランジスタと;

第4のSOI形式のnMOSトランジスタのドレインがソースに接続され、上記論理関数 Kの反転信号がゲートに入力され、上記出力信号 Y がドレインに接続された第 3 の S O I 20

形式の n M O S トランジスタと;

電源端子にソースが接続され、上記論理関数Gの反転信号がゲートに入力され、上記第3 のSOI形式のpMOSトランジスタのソースがドレインに接続されている第4のSOI 形式の p M O S トランジスタと;

接地端子にソースが接続され、上記論理関数Gの反転信号がゲートに接続され、上記第3 のSOI形式のnMOSトランジスタのソースがドレインに接続されている第4のSOI 形式の n M O S トランジスタと;

によって、上記論理関数が実現されることを特徴とするSOI形式のCMOS論理回路。 【請求項2】

SOI形式の選択回路において、

10

選択信号Aiがソースに入力され、上記選択信号Aiが論理値1であるときに出力される 被選択信号をGとし、上記選択信号Aiが論理値0であるときに出力される被選択信号を Kとし、上記被選択信号Gの反転信号と、上記被選択信号Kとの論理和がゲートに入力さ れ、出力信号Yがドレインに入力されている第1のSOI形式のpMOSトランジスタと

上記選択信号Aiがソースに入力され、上記被選択信号Gと上記被選択信号Kの反転信号 との論理積がゲートに入力され、上記出力信号Yがドレインに接続されている第1のSO I形式のnMOSトランジスタと;

上記選択信号Aiの反転信号がソースに入力され、上記被選択信号Gと上記被選択信号K の反転信号との論理和がゲートに入力され、上記出力信号Yがドレインに入力されている 20 第2のSOI形式のpMOSトランジスタと;

上記選択信号Aiの反転信号がソースに入力され、上記被選択信号Gの反転信号と上記被 選択信号Kとの論理積がゲートに入力され、上記出力信号Yがドレインに入力されている 第2のSOI形式のnMOSトランジスタと;

第4のSOI形式のpMOSトランジスタのドレインがソースに接続され、上記被選択信 号Kの反転信号がゲートに入力され、上記出力信号 Yがドレインに接続された第3の SO I形式のpMOSトランジスタと:

第4のSOI形式のnMOSトランジスタのドレインがソースに接続され、上記被選択信 号Kの反転信号がゲートに入力され、上記出力信号 Yがドレインに接続された第3の SO I形式のnMOSトランジスタと;

30

電源端子にソースが接続され、上記被選択信号Gの反転信号がゲートに入力され、上記第 3のSOI形式のpMOSトランジスタのソースがドレインに接続されている第4のSO I形式のpMOSトランジスタと;

接地端子にソースが接続され、上記被選択信号Gの反転信号がゲートに接続され、上記第 3のSOI形式のnMOSトランジスタのソースがドレインに接続されている第4のSO I形式のnMOSトランジスタと;

を有することを特徴とするSOI形式の選択回路。

【請求項3】

SOI形式のCMOS論理回路のクリティカルパスが、上記選択回路の選択信号から出力 信号に至る信号伝搬経路を含む場合に、上記選択回路として、SOI形式のCMOS回路 によって構成され、2つの入力信号のうちの一方を選択する選択回路において、

40

選択信号Aiがソースに入力され、上記選択信号Aiが論理値1であるときに出力される 被選択信号をGとし、上記選択信号Aiが論理値0であるときに出力される被選択信号を Kとし、上記被選択信号Gの反転信号と、上記被選択信号Kとの論理和がゲートに入力さ れ、出力信号Yがドレインに入力されている第1のSOI形式のpMOSトランジスタと

上記選択信号Aiがソースに入力され、上記被選択信号Gと上記被選択信号Kの反転信号 との論理積がゲートに入力され、上記出力信号Yがドレインに接続されている第1のSO I形式のnMOSトランジスタと;

上記選択信号Aiの反転信号がソースに入力され、上記被選択信号Gと上記被選択信号K 50

上記選択信号Aiの反転信号がソースに入力され、上記被選択信号Gの反転信号と上記被 選択信号Kとの論理積がゲートに入力され、上記出力信号Yがドレインに入力されている 第2のSOI形式のnMOSトランジスタと; 第4のSOI形式のpMOSトランジスタのドレインがソースに接続され、上記被選択信 号Kの反転信号がゲートに入力され、上記出力信号 Yがドレインに接続された第3の SO I形式のpMOSトランジスタと; 第4のSOI形式のnMOSトランジスタのドレインがソースに接続され、上記被選択信 号Kの反転信号がゲートに入力され、上記出力信号Yがドレインに接続された第3のSO 10 I形式の n M O S トランジスタと; 電源端子にソースが接続され、上記被選択信号Gの反転信号がゲートに入力され、上記第 3のSOI形式のpMOSトランジスタのソースがドレインに接続されている第4のSO I形式のpMOSトランジスタと; 接地端子にソースが接続され、上記被選択信号Gの反転信号がゲートに接続され、上記第 3のSOI形式の n M O S トランジスタのソースがドレインに接続されている第 4 のSO I形式の n M O S トランジスタと; を有するSOI形式の選択回路が使用されていることを特徴とする論理回路。 【発明の詳細な説明】 [0001]20 【発明の属する技術分野】 本発明は、SOI(silicon on insulator)形式のCMOS回路で 構成した選択回路と、これを用いた論理回路とに関する。 [0002]【従来の技術】 従来のバルク形式のCMOS回路技術において、MOSFETのゲート電極と、ソースま たはドレイン電極との負荷容量に有意な差はない。 [0003]このため、論理ゲートの入力に関して、ゲート電極に入力するものと、ソース電極または ドレイン電極に入力するものとが併存する場合、これらの入力を経由する信号伝搬経路の 30 遅延時間が、互いにほぼ同じであると考えられ、区別されて扱われることはない。 [0004]SOI形式において、MOSFETのソース電極、ドレイン電極の負荷容量は、ゲート電 極の負荷容量よりも著しく小さい。このため、上記の論理ゲートにおいて、駆動すべき負 荷が、主にソース電極またはドレイン電極に接続されている場合における遅延時間は、駆 動すべき負荷が、主にゲート電極に接続されている場合における遅延時間よりも短い。 [0005]図18は、2つの入力信号のうちの一方を選択して出力する従来の2-1選択回路100 を示す図である。 [0006]40 図19は、従来の2-1選択回路100をブロックで示した図である。 $\begin{bmatrix} 0 & 0 & 0 & 7 \end{bmatrix}$ 図20は、従来の2-1選択回路100における遅延時間と電源電圧との関係を示す図で ある。 [0008]図18における選択信号CCから出力信号Yに至る経路は、主にゲート電極からなる負荷 を駆動する信号経路であり、被選択信号A1から出力信号Yに至る経路は、主にソース電 極またはドレイン電極からなる負荷を駆動する信号経路である。 $\begin{bmatrix} 0 & 0 & 0 & 9 \end{bmatrix}$ 従来のバルク形式のCMOS回路によって、従来の2-1選択回路100を構成した場合 50

の反転信号との論理和がゲートに入力され、上記出力信号Yがドレインに入力されている

第2のSOI形式のpMOSトランジスタと;

、両経路における遅延時間に差が生じていなかったが、SOI形式のCMOS回路で上記 選択回路を構成した場合、両経路での遅延時間に差が生じ、図18に示すように、ソース 電極またはドレイン電極を駆動する被選択信号A1から出力信号Yに至る経路の遅延時間 が小さい。 [0010]選択回路を含む論理回路では、上記選択回路がクリティカルパスに含まれることが多く、 しかもその経路は、選択信号から出力信号に至る経路であることが多い。これは、選択信 号が、回路の動作を方向づける信号であり、また、選択回路100に入力する信号の中で 、最も遅く到着する信号となる可能性が高いからである。 [0011]【発明が解決しようとする課題】 上記のような回路内で、図18に示すSOI形式の選択回路100を用いた場合、選択信 号から出力信号に至る経路が、選択回路内で最も遅い信号経路になるので、全体のクリテ ィカルパスの遅延時間が長くなるという問題がある。 [0012]また、上記従来例では、ソース電極またはドレイン電極の負荷容量が小さいというSOI の特徴を、回路性能の向上に生かしきれないという問題がある。 [0013]本発明は、選択回路の選択信号から出力信号に至る信号伝搬を高速化することができ、上 記選択回路を用いた論理回路の動作を高速化することができる選択回路およびそれを用い 20 た論理回路を提供することを目的とするものである。 [0014]【課題を解決するための手段】 本発明は、選択回路の選択信号を、従来のようにMOSFETのゲート電極に入力するの ではなく、ソース電極またはドレイン電極に入力する選択回路である。 [0015]【発明の実施の形態および実施例】 「第1の実施例] 図1は、本発明の第1の実施例である2-1選択回路101を示す図である。 [0016]30 図1(1)は、SOI形式のCMOS回路によって実現した2-1選択回路101を示す 図であり、図1(2)は、図1(1)に示す2-1選択回路101をブロックで示した図 である。 [0017]2 - 1 選択回路101は、SOI形式のCMOS回路によって構成され、2つの入力信号 のうちの一方を選択する選択回路において、上記CMOS回路を構成するMOSFETの ソース電極またはドレイン電極に、選択信号を入力する選択回路である。 [0018]2 - 1 選択回路101は、論理ゲートX1~X7とMOSFET M1~M8とによって 構成されている。選択信号CC、その相補信号!(CC)(!は、その後のカッコ内の信 40 号が反転されているという意味であり、図面において相補信号をバーによって表示してい るが、この表示とは異なる表示を明細書では行なう)の論理値がそれぞれ1、0である場 合、被選択信号A1の値が出力Yに出力され、選択信号CC、相補信号!(CC)の論理 値がそれぞれ0、1である場合、被選択信号A2の値が出力端子Yに出力される。 [0019]次に、図1に示す2-1選択回路101の動作について説明する。 $\begin{bmatrix} 0 & 0 & 2 & 0 \end{bmatrix}$ 変数A1とA2とが共に論理値1であるときに、NANDゲートX1、X2の出力は、共 に論理値1になる。このときに、トランジスタM6のゲートには論理値1が入力され、ト ランジスタM4のゲートには論理値0が入力されるので、トランジスタM6とM4とによ 50

(4)

10

20

って構成されているトランスミッションゲートは非導通になる。上記と同様に、トランジスタM5とM1とによって構成されているトランスミッションゲートも非導通になる。一方、トランジスタM8とM7とM3とM2とのゲートには、論理値0が入力されるので、トランジスタM8とM7が導通状態となり、トランジスタM3とM2とが非導通になる。この結果、出力端子Yには、論理値1が出力される。

【0021】

上記とは逆に、変数A1とA2とが共に論理値0であるときに、NANDゲートX1、X2の出力は共に論理値1になる。このときに、トランジスタM6のゲートには論理値1が入力され、トランジスタM4のゲートには論理値0が入力されるので、トランジスタM6とM4とによって構成されているトランスミッションゲートは、非導通になる。上記と同様に、トランジスタM5とM1とによって構成されているトランスミッションゲートも非導通になる。一方、トランジスタM8とM7とM3とM2とのゲートには、論理値1が入力されるので、トランジスタM8とM7とが非導通になり、トランジスタM3とM2とが 導通状態となる。この結果、出力端子Yには論理値0が出力される。

【 0 0 2 2 】

変数 A 1 が論理値 1 であり、変数 A 2 が論理値 0 であるときに、 N A N D ゲート X 1、 X 2 の出力は、それぞれ論理値 1、0 になる。このときに、トランジスタM 6 のゲートには論理値 0 が入力され、トランジスタM 4 のゲートには論理値 1 が入力されるので、トランジスタM 6 とM 4 とによって構成されているトランスミッションゲートは導通状態になる。一方、トランジスタM 5 のゲートには論理値 1 が入力され、トランジスタM 1 のゲートには論理値 0 が入力されるので、トランジスタM 5 とM 1 とによって構成されているトランスミッションゲートは非導通となる。一方、トランジスタM 8 とM 7 とM 3 とM 2 とのゲートにはそれぞれ、論理値 1、0、0、1 が入力されるので、トランジスタM 7 とM 2 とが導通状態になり、トランジスタM 8 とM 3 とが非導通になる。この結果、出力端子Y には、トランジスタM 6 とM 4 とによって構成されているトランスミッションゲートを通じて、C C の論理値が出力される。

変数 A 1 が論理値 0 、 A 2 が論理値 1 であるときに、 N A N D ゲート X 1 、 X 2 の出力は 、それぞれ論理値 0 、 1 になる。このときに、トランジスタM 6 のゲートには論理値 1 が 入力され、トランジスタM 4 のゲートには論理値 0 が入力されるので、トランジスタM 6 30 とM 4 とによって構成されているトランスミッションゲートは非導通になる。一方、トラ ンジスタM 5 のゲートには論理値 0 が入力され、トランジスタM 1 のゲートには論理値 1 が入力されるので、トランジスタM 5 とM 1 とによって構成されているトランスミッショ ンゲートは導通状態になる。また、トランジスタM 8 とM 7 とM 3 とM 2 とのゲートには 、それぞれ、論理値 0 、 1 、 1 、 0 が入力される、トランジスタM 8 とM 3 とが導通状態 になり、トランジスタM 7 とM 2 とが非導通になる。この結果、出力端子 Y には、トラン ジスタM 5 とM 1 とによって構成されているトランスミッションゲートを通じて、C C の 相補信号が出力される。

[0024]

以上から、出力端子 Y に現れる論理関数 Y は、 Y = C C * A 1 + ! (C C) * A 2 となる 40 。これは、 C C を選択信号とする 2 - 1 選択回路を表している。なお、 ! (C C) は、 C C の反転信号である。

[0025]

2 - 1 選択回路101は、SOI形式の選択回路であり、トランジスタM6は、所定の変数Aiがソースに入力され、上記変数Aiを論理値1に固定したときにおける任意の論理 関数Fの値Gの反転信号と、上記変数Aiを論理値0に固定したときにおける上記論理関 数Fの値Kとの論理和がゲートに入力され、出力信号Yがドレインに入力されている第1 のSOI形式のpMOSトランジスタの例である。 【0026】

トランジスタM5は、上記選択信号Aiがソースに入力され、上記論理関数Gと上記論理 50

関数Kの反転信号との論理積がゲートに入力され、上記出力信号Yがドレインに接続され ている第1のSOI形式のnMOSトランジスタの例である。 [0027]トランジスタM4は、上記選択信号Aiの反転信号がソースに入力され、上記論理関数G と上記論理関数Kの反転信号との論理和がゲートに入力され、上記出力信号Yがドレイン に入力されている第2のSOI形式のpMOSトランジスタの例である。 $\begin{bmatrix} 0 & 0 & 2 & 8 \end{bmatrix}$ トランジスタM1は、上記選択信号Aiの反転信号がソースに入力され、上記論理関数G の反転信号と上記論理関数Kとの論理積がゲートに入力され、上記出力信号Yがドレイン に接続されている第2のSOI形式のnMOSトランジスタの例である。 10 [0029]トランジスタM7は、第4のSOI形式のpMOSトランジスタM8のドレインがソース に接続され、上記論理関数Kの反転信号がゲートに接続され、上記出力信号Υがドレイン に接続された第3のSOI形式のpMOSトランジスタと;トランジスタM3は、第4の SOI形式のnMOSトランジスタM2のドレインがソースに接続され、上記論理関数K の反転信号がゲートに接続され、上記出力信号Yがドレインに接続された第3のSOI形 式のnMOSトランジスタの例である。 $\begin{bmatrix} 0 & 0 & 3 & 0 \end{bmatrix}$ トランジスタM8は、電源端子がソースに接続され、上記論理関数Gの反転信号がゲート に接続され、上記第3のSOI形式のpMOSトランジスタのソースがドレインに接続さ 20 れている第4のSOI形式のpMOSトランジスタの例である。 [0031]トランジスタM2は、接地端子にソースが接続され、上記論理関数Gの反転信号がゲート に接続され、上記第3のSOI形式のnMOSトランジスタのソースがドレインに接続さ れている第4のSOI形式のnMOSトランジスタの例である。 [0032]図2は、2-1選択回路101の遅延時間を、0.25µmSOI CMOS技術に基づ き、回路シミュレーションで計算した結果を示す図である。 【0033】 選択信号CCから出力信号Yに至る経路の遅延時間が、優先的に小さくなっていることが 30 わかる。また、この経路の遅延時間は、電源電圧1Vにおいて、図17に示す従来型2-1選択回路100における遅延時間よりも約60%削減されていることがわかる。したが って、選択信号CCから出力信号Yに至る経路が、回路全体のクリテイカルパスに含まれ る場合、このパスの伝搬遅延時間を短縮することができる。 [0034] 「第1の実施例の変形例] 図21は、本発明における第1の実施例の変形例である2-1選択回路101aを示す図 である。 [0035]この2-1選択回路101aは、任意の論理関数Fを所定の入力変数Aiに着目してSO 40 I形式のMOSトランジスタを用いて実現した回路を示す図である。 [0036]変数 A i = 1 であるときにおける論理関数 F の値をGとし、 A i = 0 であるときにおける 論理関数Fの値をKにする。変数Aiを、できる限りMOSトランジスタのソース、また はドレインに入力するようにしている。 [0037] SOI形式のMOSトランジスタではソース、またはドレインの負荷容量は、ゲートの負 荷容量に比べて小さいので、図21に示す回路構成にすることによって、変数Aiの入力 負荷容量を削減することができ、変数Aiを経由する信号伝播を高速化することができる

(6)

0

[0038]「第2の実施例] 図3~図14は、本発明の第2の実施例である108ビットキャリーセレクト型加算器1 02の各回路ブロックを示す図である。 [0039]図3は、本発明の第2の実施例である108ビットキャリーセレクト型加算器102の全 体を示すブロック図である。 [0040]108ビットキャリーセレクト型加算器102は、下位ビットから順に、16ビットの加 算器ブロックX1~X6と、12ビットの加算器ブロックX7とによって構成されている 10 [0041]なお、加算器X1~X7のそれぞれに、2-1選択回路101が含まれている。 [0042]加算器ブロックX1を除く各加算器ブロック(加算器ブロックX2~X7)では、加算入 カA16~A107、B16~B107が与えられると同時に、下位ブロックからの桁上 げ信号がある場合と無い場合との両方の場合について、仮の桁上げ信号と仮の和信号とを 生成する。 [0043] また、加算器ブロックX1でも、加算入力A0-15、B0-15に基づいて桁上げ信号 20 、和信号を生成する。最下位ブロックX1からの桁上げ信号C16が確定すると、次の1 6ビットブロックX2において、予め生成してある仮の桁上げ信号の一方が選択され、桁 上げ信号C32として出力される。順次、上記手続きを踏み、最終的にオーバーフロー信 号OVFに達する。 [0044]一方、和信号は、それぞれのブロックに対する桁上げ信号が確定すると同時に、仮の和信 号のどちらかが選択され、出力される。桁上げ信号は、16ビット毎にスキップするので 、加算演算のクリティカルパスである桁上げ信号の伝搬を高速化することができる。 [0045] 図4は、108ビットキャリーセレクト型加算器内の16ビットの加算器ブロックAD1 30 6 H E A D を示すブロック図である。 [0046]1 6 ビットの加算器ブロック A D 1 6 H E A D は、2 - 1 選択回路 X 1 ~ X 5 と、インバ ータX6~X18と、4ビットの回路ブロックX19~X22とによって構成されている [0047]4ビットブロックX19は、4ビットの桁上げ伝搬加算器であり、入力A0~A3、B0 ~ B3と桁上げ入力CINとに基づいて、和信号S0~S3と4ビット目の桁上げ信号と を生成する。 [0048]40 もう一方の4ビット回路ブロックX20~X22は、それぞれの下位ビットからの桁上げ がある場合と無い場合との両方の場合について、仮の桁上げ信号と仮和信号とを生成する [0049]2 - 1 選択回路 X 1 ~ X 5 とインバータ X 6 ~ X 1 8 とによって構成されている論理回路 は、これら仮の桁上げ信号と、4ビットの回路ブロックX19からの桁上げ信号とに基づ いて、16ビット目の桁上げ信号の相補信号C16Bを生成する。 [0050]図5は、第2の実施例中の4ビットの単位ブロックSUMUNIT1(図4に示す4ビッ

ト加算器X19)を示すブロック図である。

(8)

[0051]図6は、第2の実施例中の4ビットの単位ブロックSUMUNIT(図4に示す4ビット 回路ブロックX20~X22)を示すブロック図である。 単位ブロックSUMUNIT1は、第1の全加算器GSFLADLLを直列接続したリッ プルアダーである。 [0053]単位ブロックSUMUNIT1は、桁上げ入力がある場合と無い場合との2通りの場合に ついて、桁上げ信号を発生できる半加算器GSADDILLを1つと、2通りの桁上げ入 力を伝搬できる全加算器GSADDLLLを3つ直列接続したリップルアダーとである。 10 [0054]図7は、本発明の第2の実施例における第1の全加算器GSFLADLLを示す回路図で ある。 [0055] 第1の全加算器GSFLADLLは、論理ゲートX1~X9と、MOSFETM1~M4 とによって構成されている。加算入力A、Bと、桁上げ入力CIとに基づいて、和Sと桁 上げ信号COとを生成する。MOSFET M1とM3とは、CMOSトランスミッショ ンゲートを構成し、下位ビットからの桁上げ信号CIを上位へ伝達する役割を果たす。 [0056]図8は、第2の実施例における第1の半加算器GSADILLを示す回路図である。 20 [0057]第1の半加算器GSADILLは、論理ゲートX1~X6と、MOSFET M1~M8 とによって構成されている。 [0058] 加算入力A、Bに基づいて、仮の桁上げ信号COL、COHを生成し、真の桁上げ入力C Cを確定すると、和Sを出力する。 [0059]図 9 は、第 2 の 全 加 算 器 G S A D D L L L を 示 す 回 路 図 で あ る。 [0060]第2の全加算器GSADDLLLは、論理ゲートX1~X8と、MOSFET 30 M1~M8とによって構成されている。 [0061]論理ゲートX4は、2-1選択回路を表し、図18、19に示す回路構成である。論理ゲ ートX4は、2通りの仮の桁上げ入力CIL、CIHとに基づいて、2通りの仮の桁上げ 出力COL、COHを生成する。真の桁上げ入力CCが確定すると、和Sを出力する。 [0062]図10は、図3に示す108ビットキャリーセレクト型加算器102内の16ビットの加 算器ブロックAD16MIDを示すブロック図である。 [0063]1 6 ビットの加算器ブロック A D 1 6 M I D は、 2 - 1 選択回路 X 1 ~ X 1 2 と、インバ 40 ータX13~X38と、4ビットの回路ブロックX39~X42とによって構成されてい る。 [0064]4ビットの回路ブロックX39~X42は、下位ビットからの桁上げ信号がある場合と無 い場合との両方の場合について、2通りの仮の桁上げ信号を生成する。 [0065] 2 - 1 選択回路 X 1 ~ X 1 2 とインバータ X 1 3 ~ X 3 8 とによって構成されている論理 回路は、これら仮の桁上げ信号と、下段の16ビットの加算器ブロックAD16MIDか らの桁上げ信号の相補信号CINBとに基づいて、次段の16ビットブロックへの桁上げ

信号CO15を生成する。

【0066】

図10に示す16ビットの加算器ブロックAD16MIDの中で、2-1選択回路X1~ X4、X7~X12は、図18、図19に示す従来の2-1選択回路100の回路構成を 有し、2-1選択回路X5、X6は、図1(1)、(2)に示す実施例の2-1選択回路 101の回路構成を有する。

【0067】

2 - 1 選択回路 X 5、 X 6 は、選択信号から出力信号に至る経路が、 1 0 8 ビット加算器 全体のクリティカルパス上に含まれるので、このパスの遅延時間が優先的に短い図 1 (1)、(2)に示す 2 - 1 選択回路 1 0 1 の回路構成を用いる。

[0068]

10

20

図11は、AD16MID内の4ビット加算器ブロックSUMUNIT2を示すブロック 図である。

【 0 0 6 9 】

4ビット加算器ブロックSUMUNIT2は、桁上げ入力がある場合と無い場合との2通 りの場合について、仮の桁上げ信号を発生できる半加算器GSADDILLを1つと、2 通りの仮の桁上げ入力を伝搬できる全加算器GSADDLLL2を3つとが直列接続され ているリップルアダーである。

図12は、全加算器GSADDLLL2を示す回路図である。

【0071】

全加算器GSADDLLL2は、論理ゲートX1~X10と、MOSFET M1~M8 とによって構成されている。

【0072】

全加算器GSADDLLL2が使用される場所では、仮の桁上げ信号CIL、CIHの確 定後に、真の桁上げ入力CCとその相補信号CCBとが確定する。このために、2-1選 択回路X4上のクリティカルパスは、選択信号から出力信号に至る経路となる。そこで、 2-1選択回路X4として、2-1選択回路101を用い、回路動作の高速化をはかって いる。

【0073】

図13は、図3に示す108ビットキャリーセレクト型加算器内の16ビットの加算器ブ 30 ロックAD16MID2を示すブロック図である。

【 0 0 7 4 】

加算器ブロックAD16MID2は、2-1選択回路X1~X12と、インバータX13 ~X42と、4ビットの回路ブロックX43~X46とによって構成されている。4ビッ トの回路ブロックX43~X46は、図11に示すSUMUNIT2であり、下位ビット からの桁上げ信号がある場合と無い場合との両方の場合について、2通りの仮の桁上げ信 号を生成する。

【0075】

2 - 1 選択回路 X 1 ~ X 1 2 とインバータ X 1 3 ~ X 4 2 とによて構成されている論理回 路は、これら仮の桁上げ信号と、下位の 1 6 ビットプロックからの桁上げ信号 C I N に基 40 づいて、次段の 1 6 ビットプロックへの桁上げ信号 C O 1 5 を生成する。

【0076】

2 - 1 選択回路 X 1 と X 4 と X 5 と X 1 2 とは、 1 0 8 ビットキャリーセレクト型加算器 のクリティカルパス上にあり、しかも、そのパスは、それぞれの 2 - 1 選択回路の選択信 号から出力信号に至る経路を含んでいる。

【0077】

このために、これら2-1選択回路として、図1(1)、(2)に示す実施例の2-1選 択回路101を用い、回路動作の高速化を図っている。 【0078】

AD16MID2は、図10に示すAD16MIDとほぼ同じ回路構成であるが、内部の 50

2 - 1 選択回路のより多くが、図1(1)、(2)に示す実施例の2 - 1 選択回路101 を採用している。これは、AD16MID2が、108ビット加算器内で、AD16MI Dよりも高ビット側に位置しているためである。 [0079]2 - 1 選択回路 X 1 ~ X 1 2 とインバータ X 1 3 ~ X 4 2 とによって構成されている桁上 げ信号処理部の2-1選択回路において、選択信号が被選択信号よりも、さらに遅く到着 するからである。 [0080]図14は、図3に示す108ビットキャリーセレクト型加算器(第2の実施例)内の12 ビットの加算器ブロックAD16MID3を示すブロック図である。 10 [0081]12ビットの加算器ブロックAD16MID3は、2-1選択回路X1~X7と、インバ ータX8~X29と、4ビットの回路ブロックX30~X32とによって構成されている 。4ビット回路ブロックX30~X32は、図11に示すSUMUNIT2であり、下位 ビットからの桁上げ信号がある場合と無い場合との両方の場合について、2通りの仮の桁 上げ信号を生成する。 [0082]2 - 1 選択回路 X 1 ~ X 7 と、インバータ X 8 ~ X 2 9 とによって構成されている論理回 路は、これらの仮の桁上げ信号と、12ビットの加算器ブロックAD16MID3よりも 下位の16ビットブロックからの桁上げ信号CINに基づいて、次段のブロックへの桁上 20 げ信号CO11を生成する。 [0083]2 - 1 選択回路X1~X7の中で、その選択信号から出力信号に至る経路が、108ビッ ト加算器のクリティカルパスに含まれる2-1選択回路X1とX2とX7には、図1(1)、(2)に示す実施例の2-1選択回路101と、この変形である後述の図15、図1 6に示す2-1選択回路103を用い、回路動作の高速化を図っている。 [0084]「第3の実施例] 図15は、本発明の第3の実施例である2-1選択回路103を示すの回路図である。 [0085]30 図16は、図15に示す2-1選択回路103をブロックで示す図である。 [0086]2 - 1 選択回路103は、図1に示す2 - 1 選択回路101の変形である。 [0087]2 - 1 選択回路103は、選択した出力の相補信号を出力し、かつ選択信号としてCCと その相補信号CCBとを共に入力する回路である。実現される論理関数はY=CC*!(A 1) + C C B * ! (A 2)である。なお、! (A 1)は、変数 A 1 の反転信号であり、 (A2)は、変数A2の変転信号である。 [0088]次に、2-1選択回路103の動作について説明する。 40 [0089]まず、変数A1とA2が共に論理値1であるときに、NANDゲートX1、X2の出力は 共に論理値1もなる。このときに、トランジスタM6のゲートには論理値1が入力され、 トランジスタM4のゲートには論理値0が入力されるので、トランジスタM6とM4とに よって構成されているトランスミッションゲートは非導通になる。上記と同様に、トラン ジスタM5とM1とによって構成されているトランスミッションゲートも非導通になる。 一方、トランジスタM8とM7とM3とM2とのゲートには論理値1が入力されるので、 トランジスタM3とM2とが導通状態になり、トランジスタM8とM7とが非導通になる 、この結果、出力端子Yには論理値0が出力される。 [0090]50

変数 A 1 と A 2 とが共に論理値 0 であるときに、 N A N D ゲート X 1、 X 2 の出力は共に 論理値 1 になる。このときに、トランジスタM 6 のゲートには論理値 1 が入力され、トラ ンジスタM 4 のゲートには論理値 0 が入力されるので、トランジスタM 6 とM 4 とによっ て構成されているトランスミッションゲートは非導通になる。同様に、トランジスタM 5 とM 1 とによって構成されているトランスミッションゲートも非導通になる。一方、トラ ンジスタM 8 とM 7 とM 3 とM 2 とのゲートには論理値 0 が入力されるので、トランジス タM 3 とM 2 とが非導通になり、トランジスタM 8 とM 7 とが導通状態になる。この結果 、出力端子 Y には論理値 1 が出力される。

【0091】

A 1 が論理値 1 であり、A 2 が論理値 0 であるときに、NANDゲートX1、X2の出力 10 は、それぞれ論理値 1、0 になる。このときに、トランジスタM6のゲートには論理値 0 が入力され、トランジスタM4のゲートには論理値 1 が入力されるので、トランジスタM 6とM4とによって構成されているトランスミッションゲートは導通状態になる。一方、 トランジスタM5のゲートには論理値 1 が入力され、トランジスタM1のゲートには論理 値 0 が入力されるので、トランジスタM5とM1とによって構成されているトランスミッ ションゲートは非導通になる。一方、トランジスタM8とM7とM3とM2とのゲートに は、それぞれ、論理値 0、1、1、0が入力されるので、トランジスタM8とM3とが導 通状態になり、トランジスタM7とM2とが非導通になる。この結果、出力端子Yには、 トランジスタM6とM4とによって構成されているトランスミッションゲートを通じて、 選択信号CCの相補信号であるCCBが出力される。 20

【0092】

変数 A 1 が論理値 0 であり、変数 A 2 が論理値 1 であるときに、 N A N D ゲート X 1、 X 2 の出力は、それぞれ論理値 0、 1 になる。このときに、トランジスタM 6 のゲートには 論理値 1 が入力され、トランジスタM 4 のゲートには論理値 0 が入力されるので、トラン ジスタM 6 とM 4 とによって構成されるトランスミッションゲートは非導通になる。一方 、トランジスタM 5 のゲートには論理値 0 が入力され、トランジスタM 1 のゲートには論 理値 1 が入力されるので、トランジスタM 5 とM 1 とによって構成されているトランスミ ッションゲートは導通状態となる。また、トランジスタM 8 とM 7 とM 3 とM 2 とのゲー トにはそれぞれ、論理値 1、 0、 0、 1 が入力されるので、トランジスタM 7 とM 2 とが 導通状態になり、トランジスタM 8 とM 3 とが非導通になる。この結果、出力端子 Y には 、トランジスタM 5 とM 1 とによって構成されているトランスミッションゲートを通じて 、C C が出力される。

30

50

[0093]

以上から、出力端子Yに現れる論理関数は、Y=CC*!(A1)+CCB*!(A2) となる。これは、CCを選択信号とし、CCBを相補信号とし、入力信号の一方を選択し 、その反転信号を出力する2-1選択回路を表している。なお、!(A1)は変数A1の 反転信号であり、!(A2)は、変数A2の反転信号である。

【0094】

ところで、桁上げ信号を生成する部分では、選択回路の出力が次段の選択回路の選択信号 に入力される。こうした信号経路では、選択信号の極性を調整するために、適宜インバー 40 タが挿入される。この場合、図15に示す2-1選択回路103のように、予め反転され ている信号を出力する2-1選択回路を用いることによって、冗長なインバータを削除す ることができ、より高速に桁上げ信号を生成することができる。

【 0 0 9 5 】

[第4の実施例]

図17は、本発明の第4の実施例である54×54ビットの乗算器104を示す図である。

[0096]

54×54ビットの乗算器104は、第2の実施例である108ビットキャリーセレクト 型加算器102を内蔵する乗算器である。

(11)

【0097】

部分積の生成には、 2 次のブースアルゴリズムを用い、部分積の加算には、ウォレスツリ ーを用いている。

(12)

【 0 0 9 8 】

ウォレスツリーを経て生成される108ビット長の2変数に対し、第2の実施例である1 08ビットキャリーセレクト型加算器102を用いて加算演算を施し、最終的な乗算結果 を得る。

【0099】

上記各実施例によれば、選択回路内部の選択信号から出力信号に至る経路の遅延時間を、

優先的に短縮することができる。これによって、上記信号経路をクリティカルパス上に含 10 む論理回路の動作を高速化することができる。

【0100】

【発明の効果】

- 本発明によれば、選択回路の選択信号から出力に至る信号伝搬を高速化することができ、 上記選択回路を用いた論理回路の動作を高速化することができるという効果を奏する。 【図面の簡単な説明】
- 【図1】本発明の第1の実施例である2-1選択回路101を示す図であり、SOI形式のCMOS回路で実現した2-1選択回路を示す図である。
- 【図2】2-1選択回路101の遅延時間を、0.25µmSOI CMOS技術に基づき、回路シミュレーションで計算した結果を示す図である。
- 【図3】本発明の第2の実施例である108ビットキャリーセレクト型加算器102の全体を示すブロック図である。
- 【図4】108ビットキャリーセレクト型加算器内の16ビットの加算器ブロックAD1 6HEADを示すブロック図である。
- 【図5】第2の実施例中の4ビットの単位ブロックSUMUNIT1(図4に示す4ビット加算器X19)を示すプロック図である。
- 【図6】第2の実施例中の4ビットの単位ブロックSUMUNIT(図4に示す4ビット 回路ブロックX20~X22)を示すブロック図である。
- 【図7】本発明の第2の実施例における第1の全加算器GSFLADLLを示す回路図である。
- 【図8】第2の実施例における第1の半加算器GSADILLを示す回路図である。
 【図9】第2の全加算器GSADDLLLを示す回路図である。
- 【図10】図3に示す108ビットキャリーセレクト型加算器102内の16ビットの加 算器ブロックAD16MIDを示すブロック図である。
- 【図11】AD16MID内の4ビット加算器ブロックSUMUNIT2を示すブロック 図である。
- 【図12】全加算器GSADDLLL2を示す回路図である。
- 【図13】図3に示す108ビットキャリーセレクト型加算器内の16ビットの加算器ブロックAD16MID2を示すブロック図である。
- 【図14】図3に示す108ビットキャリーセレクト型加算器(第2の実施例)内の12 40 ビットの加算器ブロックAD16MID3を示すブロック図である。
- 【図15】本発明の第3の実施例である2-1選択回路103を示す回路図である。 【図16】2-1選択回路103をブロックで示す図である。
- 【図17】本発明の第4の実施例である54×54ビットの乗算器104を示す図である
- 【図18】2つの入力信号のうちの一方を選択して出力する従来の2-1選択回路100 を示す図である。
- 【図19】従来の2-1選択回路18をブロックで示す図である。 【図20】従来の2-1選択回路100における遅延時間と電源電圧との関係を示す図で ある。

20

【図21】本発明における第1の実施例の変形例である2-1選択回路101aを示す図である。
【符号の説明】
101、103、104…2-1選択回路、
102…108ビットキャリーセレクト型加算器、
X1~X7…論理ゲート、
M1~M8…MOSFET、
CCM選択信号、
A1、A2…被選択信号、

Y...出力信号。

10

【図1】

(1) <u>101</u>: 2-1 選択回路







【図2】



(2) <u>101</u>



【図3】

102:108ビットキャリーセレクト型加算器



【図4】





SUMUNIT1









【図7】



【図8】











【図12】







【図15】

<u>103</u>:2-1選択回路



【図16】

103



【図17】





<u>100</u>:従来の2-1選択回路



 $Y = C C * A 1 + \overline{C C} * A 2$

【図19】



0

A 2





【図21】

<u>101a</u>:2-1選択回路



フロントページの続き

(56)参考文献 特開平01-175412(JP,A) 特開平11-161470(JP,A) 特開平06-244700(JP,A) 特開平07-131327(JP,A) 特開平01-256219(JP,A)

(58)調査した分野(Int.CI.⁷, DB名) H03K19/00,H03K17/00