

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5734819号  
(P5734819)

(45) 発行日 平成27年6月17日 (2015. 6. 17)

(24) 登録日 平成27年4月24日 (2015. 4. 24)

(51) Int. Cl.		F I			
<b>G03F</b>	<b>7/20</b>	<b>(2006.01)</b>	G03F	7/20	501
<b>G03F</b>	<b>1/28</b>	<b>(2012.01)</b>	G03F	1/28	
<b>H01L</b>	<b>33/22</b>	<b>(2010.01)</b>	H01L	33/00	172

請求項の数 19 外国語出願 (全 18 頁)

(21) 出願番号	特願2011-265742 (P2011-265742)	(73) 特許権者	502400304
(22) 出願日	平成23年12月5日 (2011. 12. 5)		ウルトラテック インク
(65) 公開番号	特開2012-133352 (P2012-133352A)		アメリカ合衆国 カリフォルニア州 95
(43) 公開日	平成24年7月12日 (2012. 7. 12)		134 サンノゼ ザンカーロード 30
審査請求日	平成25年3月11日 (2013. 3. 11)		50
(31) 優先権主張番号	12/928, 862	(74) 代理人	100136319
(32) 優先日	平成22年12月21日 (2010. 12. 21)		弁理士 北原 宏修
(33) 優先権主張国	米国 (US)	(74) 代理人	110000844
			特許業務法人 クレイア特許事務所
		(72) 発明者	ハウリーラック エム アンドリュウ
			アメリカ合衆国 カリフォルニア州 94
			024 ロスアルトス カーメルテラス
			1207

最終頁に続く

(54) 【発明の名称】 位相シフトマスクを使用したフォトリソグラフィによるLEDの作製

(57) 【特許請求の範囲】

【請求項1】

発光ダイオード(LED)の発光効率を改善するためにLEDに粗面を形成するフォトリソグラフィ法であって、

フォトレジストで被覆された表面を有する半導体基板を提供することと、

第1及び第2位相シフト領域の周期的配列ならびに前記第1及び第2位相シフト領域を離間した状態で取り囲む不透明バックグラウンドを備えると共に第1空間周波数を有する位相シフトマスクパターンを、前記フォトレジスト上にフォトリソグラフィックイメージングして、前記第1空間周波数のほぼ2倍の第2空間周波数を有する複数のフォトレジストポストの周期的配列を前記フォトレジストに形成することと、

前記フォトレジストと、前記フォトレジストに形成された前記フォトレジストポストとを加工することにより前記粗面を画定して、対応する複数の基板ポストの周期的配列を前記基板表面に形成することと、

前記基板粗面上にpn接合多層構造を形成して前記LEDを形成し、その結果として、周期的に配列された前記基板ポストを、基板粗面を有していないLEDと比較して前記LEDの発光効率を改善する散乱サイトとして機能させることとを備える、フォトリソグラフィ法。

【請求項2】

前記基板は、サファイア製である  
請求項1に記載のフォトリソグラフィ法。

## 【請求項 3】

前記フォトリソグラフィックイメージングは、イメージング波長で実行され、  
前記第 1 及び第 2 位相シフト領域は、前記イメージング波長で 0 度の位相シフト及び 180 度の位相シフトをそれぞれ提供するように構成される  
請求項 1 または 2 に記載のフォトリソグラフィ法。

## 【請求項 4】

前記イメージング波長は、365nm であり、  
前記フォトリソグラフィックイメージングは、単位倍率で実行される  
請求項 1 から 3 のいずれかに記載のフォトリソグラフィ法。

## 【請求項 5】

前記基板ポストは、径、間隙、高さを有し、  
前記フォトリソグラフィ法は、前記径、間隙、高さに対して最大焦点深度を提供する開口数で前記フォトリソグラフィックイメージングを実行すること  
をさらに備える  
請求項 1 から 4 のいずれかに記載のフォトリソグラフィ法。

10

## 【請求項 6】

前記第 1 及び第 2 位相シフト領域は、円形、楕円形、多角形のうち少なくとも一つの形状を呈する  
請求項 1 から 5 のいずれかに記載のフォトリソグラフィ法。

## 【請求項 7】

2 ミクロン以下の幅を有するように前記基板ポストを形成することをさらに備える  
請求項 1 から 6 のいずれかに記載のリソグラフィ法。

20

## 【請求項 8】

0.5 ミクロンから 3 ミクロンの端縁間隙を有するように前記基板ポストを形成することをさらに備える  
請求項 7 に記載のフォトリソグラフィ法。

## 【請求項 9】

最大 2 ミクロンの高さを有するように前記基板ポストを形成することをさらに備える  
請求項 8 に記載のフォトリソグラフィ法。

## 【請求項 10】

前記基板ポストの周期的配列は、ほぼ 1 : 1 のピッチを有する  
請求項 1 から 9 のいずれかに記載のフォトリソグラフィ法。

30

## 【請求項 11】

前記基板ポストは、1 ミクロン以下の寸法を有し、  
0.5 以下の開口数で前記フォトリソグラフィックイメージングを実行することをさらに備える  
請求項 1 から 10 のいずれかに記載のフォトリソグラフィ法。

## 【請求項 12】

第 1 及び第 2 位相シフト領域ならびに前記第 1 及び第 2 位相シフト領域を離間した状態で取り囲む不透明バックグラウンドで構成されたパターンを備える位相シフトマスクに照明光を通過させて、前記フォトレジストをフォトリソグラフィック露光し、半導体基板に支持されたフォトレジストに複数のフォトレジストポストの配列を形成することと、

40

前記フォトレジストを加工して、基板粗面を画定する複数の基板ポストの配列を形成することと、

p n 多層構造を前記基板粗面上に形成して発光ダイオード (LED) を形成し、その結果として、前記基板粗面が、前記 p n 多層構造により生成される光を散乱するように機能し、粗面処理されていない基板表面を有する LED と比較して、前記 LED が発する光の量を増加させることと

を備える、LED 形成方法。

## 【請求項 13】

50

前記基板ポストは、0.5ミクロンの寸法を少なくとも1つ有し、  
前記フォトリソグラフィック露光は、0.5以下の開口数と、約365nmのイメージング波長とを有する  
請求項12に記載の方法。

【請求項14】

前記基板は、サファイア基板である  
請求項12または13に記載の方法。

【請求項15】

前記第1及び第2位相シフト領域は、円形、楕円形、多角形のうち少なくとも一つの形状を呈する

10

請求項12から14のいずれかに記載の方法。

【請求項16】

前記フォトリソグラフィック露光は、イメージング波長で実行され、  
前記第1及び第2位相シフト領域は、前記イメージング波長で0度の位相シフト及び180度の位相シフトをそれぞれ提供するように構成される  
請求項12から15のいずれかに記載の方法。

【請求項17】

前記フォトリソグラフィック露光は、単位倍率で実行される  
請求項12から16のいずれかに記載の方法。

【請求項18】

20

前記基板ポストは、1ミクロン以下の寸法を有し、  
0.5以下の開口数で前記フォトリソグラフィック露光を実行することをさらに備える  
請求項12から17のいずれかに記載の方法。

【請求項19】

第1及び第2位相シフト領域の周期的パターンならびに前記第1及び第2位相シフト領域を離間した状態で取り囲む不透明バックグランドを有する位相シフトマスクに照明光を通過させて、前記フォトレジストをフォトリソグラフィック露光し、半導体基板に支持されたフォトレジストに複数のフォトレジストポストの配列を形成することと、

前記フォトレジストを加工して、基板粗面を画定する複数の基板ポストの配列を形成することと、

30

前記基板粗面上にpn多層構造を形成して発光ダイオード(LED)を形成し、その結果として、前記基板粗面が、前記pn多層構造により生成された光を散乱させるように機能し、粗面処理されていない基板表面を有するLEDと比較して、前記LEDが発する光の量を増加させることと

を備えるプロセスによって形成されるLED製品。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、一般に発光ダイオード(LED)の作製に関し、特に、LED発光効率を高めるために位相シフトマスクを使用してLEDを作製するフォトリソグラフィックシステム及び方法に関する。

40

【背景技術】

【0002】

LEDは、多様な照明用途(例えば、フルカラーディスプレイ、照明器具、交通信号、ホリデーライト等)に使用されており、LED技術の向上およびLEDの費用逓減に伴い、さらなる用途が見出されている。

【0003】

LEDの作製及び設計の絶え間ない改善の結果、LEDは益々効率的になってきている。しかし、LED発光効率は、一般にLED内で生成される光の全反射によって制限されている。例えば、窒化ガリウム(GaN)LEDでは、n型ドープGaN層およびp型ド

50

ーブGaN層が、表面を有する半導体基板（例えば、サファイア）によって支持されている。n型ドーブGaN層とp型ドーブGaN層とは活性層を挟み込んでおり、いずれかのGaN層が、空気と接する表面を有する。光は、活性層で生成され、等方的に放出される。しかし、GaNは、比較的高い約3の屈折率を有する。このため、結果的に、GaNと空気との界面において、最大入射角コーン（出口コーン）が存在する。出口コーンの内部では、光はp-GaNと空気との界面から放出されるが、出口コーンの外部では、スネルの法則に従い、光が反射されてGaN構造内に戻る。

【0004】

LED発光効率を改善するために、粗い基板面を有するLEDも作製されている。粗い基板面は、内部反射した光を散乱させる。このため、光の一部が、出口コーン内に入ってLEDから出る。これにより、LEDの発光効率が改善される。

10

【0005】

製造環境では、LEDが同一の構造および性能を有するように、粗い基板面を形成する制御可能な一貫性のある方法を有することが望ましい。摩耗を利用して基板を粗面処理する現在の方法は、繰り返し可能な処理ではないので、LEDの多量生産にあまり適していない。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】米国特許第5,402,205号明細書

20

【特許文献2】米国特許第5,621,813号明細書

【特許文献3】米国特許第6,898,306号明細書

【特許文献4】米国特許第6,455,877号明細書

【特許文献5】米国特許第7,259,399号明細書

【特許文献6】米国特許第7,436,001号明細書

【発明の概要】

【課題を解決するための手段】

【0007】

本発明の一態様は、LEDの発光効率を改善するためにLEDに粗面を形成するフォトリソグラフィ法である。このフォトリソグラフィ法は、フォトレジストで被覆された表面を有する半導体基板を提供することを備える。また、このフォトリソグラフィ法は、位相シフトマスクパターンをフォトレジスト上にフォトリソグラフィックイメージングすることを備える。位相シフトマスクパターンは、第1及び第2位相シフト領域の周期的配列を備えると共に、第1空間周波数を有する。このフォトリソグラフィックイメージングにより、第1空間周波数のほぼ2倍の第2空間周波数を有する複数のフォトレジスト造形物の周期的配列がフォトレジストに形成される。また、このフォトリソグラフィ法は、フォトレジストと、フォトレジストに形成されたフォトレジスト造形物とを加工することにより粗面を画定して、対応する複数の基板ポストの周期的配列を基板表面に形成することを備える。さらに、このフォトリソグラフィ法は、基板粗面上にpn接合多層構造を形成してLEDを形成することをさらに備える。ここで、周期的に配列された基板ポストは、基板粗面を有していないLEDと比較してLEDの発光効率を改善する散乱サイトとして機能する。

30

40

このフォトリソグラフィ法では、基板はサファイア製であることが好ましい。

このフォトリソグラフィ法では、フォトリソグラフィックイメージングはイメージング波長で実行されることが好ましい。また、第1及び第2位相シフト領域は、イメージング波長で0度の位相シフト及び180度の位相シフトをそれぞれ提供するように構成されることが好ましい。

このフォトリソグラフィ法では、イメージング波長は365nmであることが好ましい。そして、フォトリソグラフィックイメージングは、単位倍率で実行されることが好ましい。

50

このフォトリソグラフィ法では、基板ポストは、径、間隙、高さを有する。また、このフォトリソグラフィ法は、径、間隙、高さに対して最大焦点深度を提供する開口数でフォトリソグラフィックイメージングを実行することをさらに備えることが好ましい。

このフォトリソグラフィ法では、第1及び第2位相シフト領域は、円形、楕円形、多角形のうち少なくとも一つの形状を呈することが好ましい。

このフォトリソグラフィ法は、2ミクロン以下の幅を有するように基板ポストを形成することをさらに備えることが好ましい。

このフォトリソグラフィ法は、0.5ミクロンから3ミクロンの端縁間隙を有するように基板ポストを形成することをさらに備えることが好ましい。

このフォトリソグラフィ法は、最大2ミクロンの高さを有するように基板ポストを形成することをさらに備えることが好ましい。

このフォトリソグラフィ法では、基板ポストの周期的配列は、ほぼ1:1のピッチを有することが好ましい。

このフォトリソグラフィ法では、基板ポストは、1ミクロン以下の寸法を有することが好ましい。また、このフォトリソグラフィ法は、0.5以下の開口数でフォトリソグラフィックイメージングを実行することを備えることが好ましい。

#### 【0008】

本発明の他の態様は、LED形成方法である。この方法は、第1及び第2位相シフト領域で構成された周期的パターンを備える位相シフトマスクに照明光を通過させて、フォトレジストをフォトリソグラフィック露光し、半導体基板に支持されたフォトレジストに複数のフォトレジストポストの配列を形成することを備える。また、この方法は、フォトレジストを加工して、基板粗面を画定する複数の基板ポストの配列を形成することを備える。さらに、この方法は、pn多層構造を基板粗面上に形成してLEDを形成することを備える。ここで、基板粗面は、pn多層構造により生成される光を散乱するように機能し、粗面処理されていない基板表面を有するLEDと比較して、LEDが発する光の量を増加させる。

この方法では、基板ポストは、0.5ミクロンの寸法を少なくとも1つ有することが好ましい。また、フォトリソグラフィック露光は、0.5以下の開口数と、約365nmのイメージング波長とを有することが好ましい。

この方法では、基板は、サファイア基板であることが好ましい。

この方法では、位相シフトマスクパターンは、第1及び第2位相シフト領域を離間した状態で取り囲む不透明バックグラウンドを有することが好ましい。

この方法では、第1及び第2位相シフト領域は、円形、楕円形、多角形のうち少なくとも一つの形状を呈することが好ましい。

この方法では、フォトリソグラフィック露光は、イメージング波長で実行されることが好ましい。また、第1及び第2位相シフト領域は、イメージング波長で0度の位相シフト及び180度の位相シフトをそれぞれ提供するように構成されることが好ましい。

この方法では、フォトリソグラフィック露光は、単位倍率で実行されることが好ましい。

この方法では、基板ポストは1ミクロン以下の寸法を有することが好ましい。この方法は、0.5以下の開口数でフォトリソグラフィック露光を実行することをさらに備えることが好ましい。

この方法では、第1及び第2位相シフト領域は離間していないことが好ましい。

#### 【0009】

本発明の他の態様は、第1及び第2位相シフト領域の周期的パターンを有する位相シフトマスクに照明光を通過させて、フォトレジストをフォトリソグラフィック露光し、半導体基板に支持されたフォトレジストに複数のフォトレジストポストの配列を形成することを備えたプロセスによって形成されるLED製品である。また、このプロセスは、フォトレジストを加工して、基板粗面を画定する複数の基板ポストの配列を形成することを備える。このプロセスは、基板粗面上にpn多層構造を形成してLEDを形成することを備え

10

20

30

40

50

る。ここで、基板粗面は、pn多層構造により生成された光を散乱させるように機能し、粗面処理されていない基板表面を有するLEDと比較して、LEDが発する光の量を増加させる。

【0010】

本発明のさらなる特徴および利点は、下記の詳細な説明（発明を実施するための形態）に明記されている。また、それらの一部は、詳細な説明の記載内容から当業者にとって直ちに明白となるか、下記の詳細な説明、特許請求の範囲、添付図面を含む、ここに記載された発明を実施することによって認識される。

【0011】

上記の一般記載および下記の本発明の詳細な説明に関する記載は、特許請求の範囲に記載されているように、本発明の本質および特徴を理解するための概略または枠組みを提供するものであることを理解すべきである。添付図面は、本発明のさらなる理解を提供するために含まれており、本明細書に組み込まれ、本明細書の一部を構成する。図面は、本発明の様々な実施形態を図示するものであり、本明細書の記載とともに、本発明の原則および実施を説明する一助となる。

【図面の簡単な説明】

【0012】

【図1】ポスト配列により画定される基板粗面を有するGaN型LEDの一例の概略断面図である。

【図2】サファイア基板の粗面を画定する均一なポスト配列を有する図1に示すようなLEDに関し、ポスト寸法（ミクロン）と増大するLED（光）放出の測定値（％）との関係を示すプロットである。

【図3】均一なポスト配列の一例の部分斜視図である。

【図4】ポスト配列に含まれる4つの隣接ポストの拡大斜視図であり、端縁間隙S、ポスト径D、ポスト高Hを示す図である。

【図5】フォトリソグラフィックイメージングを実行し、本発明の方法を実行するために一般に使用される一般的なフォトリソグラフィシステムの概略図である。

【図6】図5に示すフォトリソグラフィシステムの一例のさらに詳細な概略図である。

【図7】グローバルアライメントマーク及びファインアライメントマーク、さらには露光フィールドを有する基板の一例の平面図であり、露光フィールドを示す挿入図A、露光フィールド内のLED領域を示す挿入図B、LED領域に形成された複数のフォトレジストポストの配列を示す挿入図Cを含む図である。

【図8A】位相シフトマスクの一例の部分概略図であり、マスクパターンが複数の領域Rを備え、領域Rが、0度の位相シフトを有する透過領域R<sub>0</sub>と、180度（ ）の位相シフトを有する透過領域R とに分類されることを示す図である。

【図8B】図8Aの位相シフトマスクの4つの領域Rの拡大図である。

【図9A】多角形の位相シフト領域が互いに離間し、サブミクロンの複数ポストの配列を形成するために利用可能な位相シフトマスクの他の一例の概略図である。

【図9B】図9Aと同様であるが、位相シフト領域が円形である場合を示す図である。

【図10】複数の領域R<sub>0</sub>、R を備え、L/2 = 0.6の図9Aと同様の位相シフトマスクを使用し、厚さ3ミクロンのフォトレジストに形成された複数ポストの配列の一例に関する走査型電子顕微鏡画像である。

【図11A】本発明に係るLEDの形成過程において、位相シフトマスクを利用したフォトリソグラフィックイメージング及びフォトリソグラフィ加工技術によって複数ポストの配列を基板表面に形成するように加工された基板の概略断面図である。

【図11B】本発明に係るLEDの形成過程において、位相シフトマスクを利用したフォトリソグラフィックイメージング及びフォトリソグラフィ加工技術によって複数ポストの配列を基板表面に形成するように加工された基板の概略断面図である。

【図11C】本発明に係るLEDの形成過程において、位相シフトマスクを利用したフォトリソグラフィックイメージング及びフォトリソグラフィ加工技術によって複数ポストの

10

20

30

40

50

配列を基板表面に形成するように加工された基板の概略断面図である。

【図11D】本発明に係るLEDの形成過程において、位相シフトマスクを利用したフォトリソグラフィックイメージング及びフォトリソグラフィ加工技術によって複数ポストの配列を基板表面に形成するように加工された基板の概略断面図である。

【発明を実施するための形態】

【0013】

ここで、本発明の様々な実施形態を詳細に参照する。実施形態の一例を図面に示す。図中、同一または同様の部分を参照する際、可能な限り同一または同様の参照番号及び符号を使用する。

【0014】

(LED構造の一例)

図1は、窒化ガリウム(GaN)型LED10の一例の概略断面図である。GaN型LED10の一例は、米国特許第6,455,877号、第7,259,399号、第7,436,001号に開示されており、これらを本願に援用する。なお、本発明は、GaN型LEDに限定されず、フォトリソグラフィックイメージング及び加工技術を使用して形成され、ここに記載の複数ポストの配列で形成された基板粗面によって増大する発光から利益を享受し得る、あらゆる種類のLEDを対象とする。

【0015】

LED10は、表面22を有する基板20を備える。基板20の材料の一例は、サファイア、SiC、GaN、Si等である。基板20上にはGaN多層構造30が形成されている。GaN多層構造30は、n型ドープGaN層(以下、n型GaN層と称す)40、および、表面52を有するp型ドープGaN層(以下、p型GaN層と称す)50を備える。n型GaN層40及びp型GaN層50は、n型GaN層40が基板20に隣接する状態で、活性層60を挟み込んでいる。他のガリウム(Ga)型LEDの実施形態では、p型GaN層50が基板20に隣接するように、GaN多層構造30が上下逆に形成されている。活性層60は、例えば、未ドープGaInN/GaN超格子等の多層量子井戸(MQW)を構成する。GaN多層構造30は、このようにpn接合を画定し、より一般的にはpn接合多層構造と呼ばれる。一例では、LED発光が増大するように、表面52が粗面処理されてもよい。

【0016】

基板20の表面22には、基板20の表面22の粗さを画定する複数ポスト72の配列70が含まれる。後述のより詳細な例では、基板材料でポスト72が形成されるように、ポスト配列70がエッチングされ、基板表面22が形成されている。LEDの発光効率を増加させるためには、ポスト72が、放出LED波長 $L_{LED}$ の2Xから10Xの寸法(例えば、径または幅D)を有することが好ましい。なお、放出LED波長 $L_{LED}$ は、例えば400から700nmの範囲にあってもよいが、GaN層40,50におけるLED波長は、GaNの屈折率nが原因で2.5x程度小さくされており、約150から250nm(即ち、 $L_{LED}/n$ )になっている点が重要である。一例では、n型GaN層40内で光を効率的に散乱させるためには、ポスト72が約0.5ミクロンから約3ミクロンの寸法Dを有する。また一例では、ポスト72間の端縁間隙Sは、0.5ミクロンから3ミクロンの間で変化し、ポストの高さHは最大約3ミクロンになり得る(図3、4参照)。

【0017】

図1には、LED10が傾斜部80を有することが示されている。なお、この傾斜部80は、GaN多層構造30に形成されている。傾斜部80は、n型GaN層40の露出面部42を形成する。そして、この露出面部42は、2つの電気コンタクト90の一方、即ち、n型コンタクト90nを支持するレッジ(突起)として機能する。n型コンタクト材料の一例としては、Ti/Au、Ni/Au、Ti/Alまたはこれらの組み合わせが挙げられる。他方の電気コンタクト90は、p型コンタクト90pである。p型コンタクト90pは、p型GaN層50の表面52上に配置されている。p型コンタクト材料の一例

10

20

30

40

50

としては、Ni/Au、Cr/Auが挙げられる。距離d1の一例は約4ミクロンであり、距離d2の一例は約1.4ミクロンである。LED10の一例は、典型的には1mm×1mmの正方形である。

#### 【0018】

(LED発光効率の向上)

図2は、例えば図1に示すような、サファイア基板20に粗面22を画定する均一なポスト配列70を有するLED10に関し、ポスト寸法(ミクロン)と、増大するLED(光)放出の測定値(%)との関係をプロットしたグラフである。図3は、均一なポスト配列70の一例の部分斜視図である。図4は、配列70に含まれる4つのポスト72の拡大斜視図であり、図中、端縁間隙S、ポスト径D、ポスト高Hを示す。図2のプロットでは、ポスト寸法を水平軸に沿って(D、S、H)の形式で示す。参照のため、粗面処理されていないサファイア面22を有するLED10のLED発光が示されており、この参照値(0%)に対してLED発光の増大が確認されている。

#### 【0019】

図2のプロットから、一般にポスト72が細高くなる程、LED発光が増大することが分かる。均一な配列70である場合、オーバーレイ要件は厳しくなく、時折、欠陥が発生しても特に問題視されない。しかし、ポスト72の形成には反復性および一貫性を備える多量処理が利用されるため、ポスト72のサイズが重要となる。なお、ポスト72は、任意の妥当な断面形状を有してもよいが、便宜上、円形断面を有する円筒状ポストとして図示されている。ポスト72は、非円筒状であってもよく(即ち、傾斜または非直線状の側壁を有してもよく)、また、矩形または正方形の断面形状、インゲン豆状の形状等であってもよい。一般に、(後述する)ポスト72の形成に利用されるフォトリソグラフィックイメージングの分解能の限界または限界付近で形成されるポスト72の一例は、鋭利な端縁というよりは円形断面形状を有する。したがって、ここでポスト径または幅Dは、ポスト72の断面サイズの代表的または効果的な寸法を意味するものであり、特定形状に限定されるものではない。例えば、ポスト径Dは、楕円形断面形状のポストの長軸径であってもよい。

#### 【0020】

上述の通り、ポスト72は、例えばD=0.5ミクロンのサブミクロン径Dを有することができる。現代のフォトリソグラフィック技術を使用してこのようなポスト72を形成するには、典型的には、0.5ミクロンの造形物をイメージング可能なフォトリソグラフィックシステムが必要となる。しかし、このようなフォトリソグラフィックシステムは、典型的には限界層(即ち、最小寸法の層)を形成する従来の半導体集積回路製造用に設計されており、一般にLED製造用としては極めて費用のかかるシステムであると考えられている。

#### 【0021】

本発明の一態様には、基板20の表面22にポスト72の配列70を形成し、基板平面を有する同一のLEDよりもLED発光効率の高いLED10を作製するフォトリソグラフィックシステム及び方法が含まれる。しかし、ここに記載するフォトリソグラフィックシステム及び方法の実施に適しているのは、所定種類の位相シフトマスクを組み合わせた非限界層フォトリソグラフィックシステムを利用することである。位相シフトマスクは、フォトリソグラフィックシステムの開口数および照度(即ち、シグマ)に適合し、所望の寸法のポスト72を形成する。したがって、フォトリソグラフィックシステムは、従来のCOG(クロムオンガラス)型非位相シフトマスクの使用時に比して、かなり小型のポスト72を、適した焦点深度(DOF)に対してプリントすることができる。

#### 【0022】

(フォトリソグラフィックイメージング)

周知のように、2つの交差するコヒーレント光線を使用することによりフォトレジストに格子状構造を生成することができる。通常、波長の2つのコヒーレント光線が入射で干渉することによって、 $P = \lambda / (2 * \sin \theta)$  で与えられる周期Pを有する周期的な格子状構造をフォトレジストに生成することができる。4つのコヒーレント光線、即ち

、2つのX方向の光線と2つのY方向の光線を重ねることにより、XY平面に二次元格子状（市松模様）パターンを形成することができる。

【0023】

図5は一般的なフォトリソグラフィシステム100の概略図であり、図6はフォトリソグラフィシステム100の一例のさらに詳細な概略図である。参考のため、直交座標系のX、Y、Z軸を示す。フォトリソグラフィシステム100は、フォトリソグラフィックイメージングを実行するように構成されている。なお、このイメージングで感光性材料（即ち、フォトレジスト）が露光されることから、このイメージングを「フォトリソグラフィック露光」と称する場合もある。一般に、フォトリソグラフィックイメージングまたはフォトリソグラフィック露光は、マスクを透過する光を捕集し、捕集した光をDOF内で像面にイメージングすることを意味する。なお、このとき、感光性材料は、一般にDOF内に配置され、像を記録する。

10

【0024】

図5及び6を参照すると、フォトリソグラフィシステム100は、システム軸A1に沿って、イルミネータ106、マスクステージ110、投影レンズ120および可動基板ステージ130を備える。マスクステージ110は、位相シフトマスク112を支持する。位相シフトマスク112は、位相シフトマスクパターン115が形成された表面114を有する。基板ステージ130は、基板20を支持する。基板20は、ウエハ形状であってもよい。一例では、フォトリソグラフィシステム100は、約0.3の開口数を有すると共にi線（公称365nm）等の中紫外線波長で動作する1:1システム（即ち、単位倍率システム）である。他の例では、縮小フォトリソグラフィを利用することができる。一例では、フォトリソグラフィシステム100は、半導体プロセスの非限界層の加工での使用に適している。ここに記載するフォトリソグラフィシステム及び方法の実行に適したフォトリソグラフィシステム100の一例としては、カリフォルニア州サンノゼのウルトラテック社製のサファイア（登録商標）100フォトリソグラフィシステムが挙げられる。

20

【0025】

投影レンズ120の一例は、可変開口絞りASを備える。可変開口絞りASは、径DPを有する瞳Pを画定すると共に瞳平面PPを画定する。イルミネータ106は、瞳Pの一部を満たすソース像SIを供給することにより、位相シフトマスク122に光を照射するように構成されている。一例では、ソース像SIは、径DSIを有する均一な円盤である。瞳Pを円形とした場合、フォトリソグラフィシステム100の部分コヒーレント係数は、 $\sigma = DSI / DP$ で定義される。ソース像SIが単なる均一の円盤とは異なる形状である場合、部分コヒーレント係数の定義は、より複雑になる。一例では、位相シフトマスク112に対する光照射は、ケラー照明またはその変型である。

30

【0026】

また、フォトリソグラフィシステム100は、図示の通り、マシンビジョンアライメントシステムを利用可能なTTL（Through-The-Lens）アライメントシステム等の光学アライメントシステム150を有する。光学アライメントシステムの一例は、米国特許第5,402,205号、第5,621,813号、第6,898,306号、米国出願第12/592,735号に開示されており、本発明に援用する。

40

【0027】

図7は、基板20の一例の平面図である。基板20は、フォトリソグラフィシステム100により形成される複数の露光フィールドEFを有し、ファインアライメント用の複数のファインアライメントマーク136F（差込図Aを参照）、さらにはグローバルアライメント用の複数のグローバルアライメントマーク136Gを有する。なお、この例では、アライメントマーク136は、両方とも露光フィールドEF間、または、露光フィールドEFに隣接した複数の露光フィールドスクライブ領域137に位置する。露光フィールドEFについては、LED10を形成するフォトリソグラフィプロセスにおいて位相シフトマスク112を使用して形成されることと併せて、以下さらに詳細に記載する。

【0028】

50

再び図6を参照すると、光学アライメントシステム150の一例は、光源152を備える。光源152は、軸A2に沿って配置され、波長 $\lambda_A$ のアライメント光153を発する。ビームスプリッタ154は、軸A2とこれに垂直な軸A3との交点に配置されている。レンズ156及び折り返しミラー158は、軸A3に沿って配置されている。折り返しミラー158は、軸A3を折り返し、システム軸A1に平行な軸A4を形成する。軸A4は、マスク112、投影レンズ120を通過して基板20に到達する。また、光学アライメントシステム150は、画像センサ160を備える。画像センサ160は、軸A3に沿って配置され、レンズ156及び折り返しミラー158の反対側でビームスプリッタ154に隣接する。画像センサ160は、画像処理部164に電氣的に接続されている。画像処理部164は、画像センサ160が取得したデジタル画像を処理するように構成されている。画像処理部164は、表示部170および可動基板ステージ130に電氣的に接続されている。

10

#### 【0029】

一般に、フォトリソグラフィシステム100の動作時、位相シフトマスク112及びその上に形成された位相シフトマスクパターン115がイルミネータ106からの光108によって照射され、投影レンズ120からの曝露光121により、位相シフトマスクパターン115が基板表面22の所定の露光フィールドEF(図7参照)に結像される。アライメントパターン115Wは、複数の基板アライメントマーク136を形成する。位相シフトマスクパターン115を基板20に記録・転写できるように、基板表面22は、典型的にはフォトレジスト層135(図5参照)等の感光性材料で被覆されている。

20

#### 【0030】

フォトリソグラフィシステム100は、フォトリソグラフィックイメージング(フォトリソグラフィック露光)をフォトリソグラフィ加工技術と組み合わせて利用して比較的大量(例えば数千)のLED10を形成するために使用される。例えば、LED10を構成する複数の層は、ステップアンドリピートまたはステップアンドスキャン方式で形成され、一括加工される。このように、フォトレジスト層135に位相シフトマスクパターン115をイメージングして複数の露光フィールドEFの配列70を形成する前に、位相シフトマスクパターン115を、予め形成した層、特に、予め形成した複数の露光フィールドEFに対して適切に位置合わせしなければならない。これは、前述の複数の基板アライメントマーク136の少なくとも一つ及びアライメント参照を利用して、基板20を位相シフトマスク112に対して位置合わせすることによって達成される。なお、光学アライメントシステム150では、アライメント参照は少なくとも一つのマスクアライメントマーク116である。

30

#### 【0031】

このように、光学アライメントシステム150の動作時、光源152からの曝露光153は、軸A2に沿って進行し、ビームスプリッタ154によって軸A3に沿ってレンズ156に向かって反射される。アライメント光153は、レンズ156を通過し、折り返しミラー158によって反射され、位相シフトマスク112、投影レンズ120を通過し、基板アライメントマーク136を含む基板表面22の一部を照射する。アライメント光153の一部153Rは、基板表面22及び基板アライメントマーク136によって反射され、投影レンズ120、位相シフトマスク112、特に、マスクアライメントマーク116を順に通過する。基板アライメントマーク136が回折型である場合、基板アライメントマーク136による回折光153Sが集光される。

40

#### 【0032】

投影レンズ120とレンズ156との組み合わせにより、反射光の一部153Rから、基板アライメントマーク136とマスクアライメントマーク116との重畳像が画像センサ160上に形成される。ここで、マスクアライメントマーク116は、アライメント参照の役割を果たす。軸外システム等、他の種類の光学アライメントシステムでは、アライメント参照は、リソグラフィシステムの基準に沿って調整された光学アライメントシステムの光学軸である。

50

## 【0033】

画像センサ160は、取得したデジタル画像を表す電気信号S1を生成し、これを画像処理部164に送信する。画像処理部164は（例えば、メモリ部165等のコンピュータ読み取り可能な媒体で具現化される画像処理ソフトウェアを介して）受信したデジタル画像の画像処理を実行するように構成されている。特に、画像処理部164は、重なり合う基板およびマスクアライメントマークの画像についてパターン認識を行い、相対的なズレを計測し、これに対応して、可動基板ステージ130に送信されるステージ制御信号S2を生成するように構成されている。また、画像処理部164は、画像信号S3を表示部170に送信し、重なり合う基板およびマスクアライメントマークの画像を表示する。

## 【0034】

ステージ制御信号S2に応答して、可動基板ステージ130は、位相シフトマスク112と基板20との適切な位置合わせを示す、マスクと基板アライメントマーク116及び136の画像の位置合わせが行なわれるまで（即ち、画像が直に重なり合うまで）、XY平面（焦点合わせに必要な場合、Z平面も含む）を移動する。

## 【0035】

再び図5を参照すると、位相シフトマスクパターン115のイメージングは、回折プロセスとみなすことができる。このため、位相シフトマスク112に入射する光108は、位相シフトマスクパターン115によって回折され、（回折）曝露光121を形成する。このとき、（回折）曝露光121の一部（即ち、最低次の回折次数、例えば、ゼロ次、プラス/マイナス一次）が、投影レンズ120によって取得され、フォトレジスト層135に結像される。投影レンズ120による画質は、投影レンズ120の収差、さらには、投影レンズ120が捕捉する回折次数の数に直接関連性がある。なお、ゼロ次回折光線は、「DC」バックグラウンドレベルの強度を画像に寄与する（一般にそれ自体は望ましくない）単なる直線成分である。

## 【0036】

このように、フォトリソグラフィックイメージングプロセスを回折プロセスとみなす場合、フォトリソグラフィックシステム100は、こうした回折プロセスを最適化して所望の画像を形成するように構成可能である。特に、位相シフトマスク112とマスク内の位相シフト領域Rを適切に設計することで、ゼロ次回折光線を除去することができる。さらに、投影レンズ120の開口数ASを適切に選択することで、いずれの回折次数がフォトリソグラフィックイメージングプロセスに寄与するかを正しく選択することができる。具体的には、2つの一次回折光線のみが投影レンズ120によって捕捉されるように、開口数ASを調整することができる。

## 【0037】

さらに、一次光線がx方向およびy方向の両方向に生成されるように、二次元の周期的な位相シフトマスクパターン115を位相シフトマスク112に形成することにより、上述の格子状または市松模様のパターンを基板20に形成することができる。しかし、ゼロ次光線の実質的な除去に注意を払わなければならない。そうするためには、伝送されたゼロ次光線の電界の振幅を実質的にゼロにしなければならない。一実施形態では、異なる位相シフト領域Rが同一面積を有するように位相シフトマスク112を構成することにより、これが達成される。

## 【0038】

（位相シフトマスクの一例）

図8Aは、位相シフトマスク112の一例の部分概略図である。この図には、位相シフトマスクパターン115が複数の透過位相シフト領域Rを有する場合が示されている。ここで、透過位相シフト領域Rは、ゼロ度で位相シフトされた複数の透過位相シフト領域R<sub>0</sub>と、180度（ $\pi$ ）で位相シフトされた複数の透過位相シフト領域R<sub>180</sub>とに分類される。図8Bは、図8Aの位相シフトマスク112の4つの位相シフト領域Rの拡大図である。位相シフト領域R<sub>0</sub>、R<sub>180</sub>は寸法（一辺の長さ）Lを有する正方形であり、位相シフト領域Rはそれぞれ同一面積を有し、市松模様のパターンで構成されている。実施形態の一

10

20

30

40

50

例では、位相シフト領域 R は、任意の妥当な形状で形成することができ、特に、円形、楕円形、多角形の少なくともいずれかの形状で形成することができる。

【 0 0 3 9 】

フォトリソグラフィシステム 1 0 0 は、周期的な位相シフトマスクパターン 1 1 5 を有する位相シフトマスク 1 1 2 を使用して構成される場合、フォトリソグラフィックイメージングを実行してフォトレジスト層 1 3 5 に、約  $L/2$  の寸法（即ち、位相シフトマスク 1 1 2 の位相シフト領域 R の寸法 L のほぼ半分）の対応する周期的な（例えば、市松模様の）造形物を形成することができる。具体的には、イメージングプロセスにおいて二倍になる空間的周期が存在し、これにより、位相シフトマスクパターン 1 1 5 の空間的周期が基板表面 2 2 でほぼ二倍となり、その結果、二倍の数の明暗領域が基板 2 0 に形成される。これは、ゼロ次回折光線の除去により、ゼロ次光線と、位相シフトマスク 1 1 2 の本来の空間的周期を再現する一次光線のそれぞれとを組み合わせることが可能となるからである。ゼロ次光線の除去により、2 つの一次光線のみが結像される。これら 2 つの一次光線を結合する場合、本来の位相シフトマスクパターン 1 1 5 の空間的周期の 2 倍の正弦波パターンが生成される。したがって、 $L = 1$  ミクロンである場合、 $L/2 = 0.5$  ミクロンの寸法を有する複数のフォトレジスト造形物を形成することができる。

10

【 0 0 4 0 】

フォトリソグラフィックイメージングの経験則では、最小造形物寸法  $FS$  と  $NA$  の関係は、 $FS = k_1 \lambda / NA$  となる。ここで、 $k_1$  は、特定のフォトリソグラフィックプロセスに依存する定数であり、典型的には 0.5 から 1 と想定されている。また、最小造形物寸法  $FS$  は、イメージング波長  $\lambda$  を有するフォトリソグラフィックシステムを利用してプリント可能な（即ち、シャープな造形物でフォトレジスト層 1 3 5 にイメージング可能な）寸法である。一方、 $DOF$  は、 $k_2 \lambda / NA^2$  で与えられる。このとき、 $k_2$  は、特定のフォトリソグラフィックプロセスに依存する他のプロセススペースの定数であり、多くの場合、約 1.0 となる。このように、造形物寸法  $FS$  と  $DOF$  との間にはトレードオフの関係がある。

20

【 0 0 4 1 】

半導体チップ製造用基板と比較した場合、LED 製造用基板 2 0 は、伝統的に、平坦とは言えないレベルにある。事実、ほとんどの LED 基板 2 0 には（MOCVD 処理による）反りが生じており、この反りは、基板表面 2 2 全体で（頂部・底部間の反りが）数十ミクロンを超え、各露光フィールド EF 上で（頂部・底部間の反りが）約 5 ミクロンとなっている。一般に、基板の非平坦度の量に応じて  $DOF$  が制限されるため、上述の非平坦性レベルは、フォトリソグラフィックイメージングプロセスを利用して LED 1 0 を形成する際の大きな問題とみなされている。

30

【 0 0 4 2 】

従来のフォトリソグラフィックフォトレジストを使用する伝統的なフォトリソグラフィックプロセスでは、フォトレジストに作製可能な最小造形物寸法（ライン幅）は、 $0.7 * \lambda / NA$ （即ち、 $k_1 = 0.7$ ）で与えられる。1 ミクロン寸法の造形物のプリントを所望する状況では、 $\lambda = 365 \text{ nm}$  のイメージング波長を使用する場合、必要となる  $NA$  は 0.255 である。この  $NA$  では、通常のイメージングシステムの  $DOF$  は、5.6 ミクロンであり、典型的な LED 基板 2 0 のフィールド内基板の非平坦度と同程度である。これは、露光フィールド EF 全体を  $DOF$  内に配置することが困難になることを意味する。したがって、 $DOF$  の外側に形成されるポスト 7 2 は、必要なサイズ・形状要件を満たさない。

40

【 0 0 4 3 】

しかしながら、位相シフトマスク 1 1 2 および従来のフォトリソグラフィックフォトレジストを使用した場合、プリント可能な最小造形物寸法は、 $0.3 * \lambda / NA$ （即ち、 $k_1 = 0.3$ ）で与えられる。これは、従来のマスクを使用する場合と比較すると、必要な  $NA$  を約半分減少させ、 $DOF$  を約 4 X に増大させる実用的効果を有する。したがって、任意のポスト径  $D$  に対し、 $NA = k_1 \lambda / D$  となり、 $DOF$  は以下の通りとなる。

50

$$DOF = k_2 \lambda_I / NA^2 = k_2 \lambda_I / [k_1 \lambda_I / D]^2 = k_2 D^2 / k_1^2 \lambda_I$$

【0044】

一例として、フォトリソグラフィによりフォトレジストを露光し、イメージング波長  $\lambda_I = 365 \text{ nm}$  を利用して径  $D = 1 \text{ ミクロン}$  の複数ポスト72を形成する場合、必要なNAは僅か0.11である。そして、DOFは、30ミクロンを超える。その結果、非平坦なLED基板20の各露光フィールドEFは十分にDOF内に収まる。

【0045】

一例では、ここに記載の方法を実行するために使用されるフォトリソグラフィシステム100は、現在の限界レベルの投影レンズのNA（例えば0.5以上）に比して、比較的低い投影レンズのNA（0.5以下）を有する。また、このようなフォトリソグラフィシステム100は、現在の限界レベルのイメージング波長（例えば、深度193nm）に比して、比較的大きなイメージング波長（例えば、 $\lambda_I = \text{約} 365 \text{ nm}$ 、または、他の水銀の輝線のいずれか）を有する。したがって、NAが低く波長が長いフォトリソグラフィシステム100が好ましいが、これは、集積回路の半導体製造において限界レベルで使用される、NAが高く、波長が短い、高度なフォトリソグラフィシステムと比較して、一般に購入、動作、維持に必要な費用が随分と少ないからである。

【0046】

図9Aは、サブミクロンの寸法を有する複数ポスト72の配列70を形成するために使用可能な位相シフトマスク112の他の一例の概略図である。図9Aの位相シフトマスク112は、不透明バックグランド部117が設けられ、位相シフト領域 $R_0$ 、 $R$ が寸法 $L/2$ を有し、互いに離間している点を除き、図8A及び図8Bの位相シフトマスクと同様である。多角形型位相シフト領域の一種の例示として、位相シフト領域 $R_0$ 、 $R$ が八角形である場合を示す。図9Bは図9Aと同様であるが、位相シフト領域 $R$ が円形の位相シフトマスク112である一例を示している。

【0047】

不透明バックグランド部117は、例えばクロムやアルミニウム等の吸収層で被覆可能である。位相シフト領域 $R_0$ 、 $R$ は、ほぼ同一の寸法 $L/2$ で、フォトレジスト層135にプリントされる。なお、寸法 $L/2$ は、1ミクロン設計のフォトリソグラフィシステム100の従来の分解能を超過している。図9A及び図9Bの位相シフトマスク112の構成は、複数ポスト72の配列70を形成する最終的なフォトリソグラフィ像の配置及び間隔を制御することが容易である点で有利である。

【0048】

図10は、 $L/2 = 0.6$ の位相シフト領域 $R_0$ 、 $R$ を有する図9Aと同様の位相シフトマスク112を使用して、厚さ3ミクロンのフォトレジスト層135に形成された複数のフォトレジストポスト72'の配列70'の一例の走査型電子顕微鏡（SEM）画像である。各フォトレジストポスト72'の径（幅） $D$ は約0.6ミクロンである。また、実際の端縁間隙 $S$ も約0.6ミクロンであるが、フォトレジストポスト72'は基端において幾分か広がっているため、図10の上面図ではフォトレジストポスト72'が異常に幅広に見える。2つの破線円73は、フォトレジストポスト72'の上部の実際のサイズ及び形状を推定して示したものである。

【0049】

（基板粗面形成方法の一例）

このように、本発明の一態様には、フォトリソグラフィックイメージング及びフォトリソグラフィ加工技術を使用して、複数のLED10を形成する過程で、複数ポスト72の配列70を有する、粗いまたは粗面処理された基板面22を形成する方法が含まれる。図6及び図11Aから11Dを参照し、複数ポスト72の配列70を形成する方法の一例を以下に記載する。

【0050】

まず、図11Aを参照すると、この方法は、基板20の表面22上にフォトレジスト層135を有する基板20を提供することを備える。そして、この方法は、フォトリソグラ

10

20

30

40

50

フィシステム100の可動基板ステージ130上に被覆基板20を配置することを備える(図6参照)。上述の位相シフトマスク112は、フォトリソグラフィシステム100のマスクステージ110に配置される。そして、この方法は、フォトリソグラフィシステム100を動作させてフォトリソグラフィックイメージングを実行することを備える。このため、位相シフトマスク112は照射光108で露光され、位相シフトマスクパターン115から得られる(回折)曝露光121が投影レンズ120により捕捉されると共にイメージングされ、フォトレジスト層135の露光フィールドEFが露光され、露光フィールドEFのほぼ全体に複数フォトレジストポスト72'の配列70'が形成される。この工程を図11Bに示す。

#### 【0051】

なお、多くのLED領域10'がフォトレジスト層135の各露光フィールドEFに形成されている。したがって、位相シフトマスクパターン115が15mm×30mmの領域を有すると共に、各LED10'が一边1mmの正方形である一例では、フォトリソグラフィシステム100が単位倍率で動作する場合、15mm×30mmの寸法を有する各露光フィールドEFに450のLED領域10'が存在する。

#### 【0052】

図7を再び参照すると、図中の差込図Bには、複数のLED10'の形成に関連する複数のLED領域10'のLED領域配列10A'が図示されている。複数のLED領域10'は、複数のスクライプ領域11によって離間している。複数のフォトレジストポスト72'の配列70'は、差込図Aに示す露光フィールドスクライプ領域137を含み、露光フィールドEF(図7、差込図Cを参照)のあらゆる箇所に形成されている。露光フィールドの境界にはフィールド間ステッチが必要となる場合もあるが、これは、あらゆるステッチ誤差が露光フィールドスクライプ領域137に収まるように、位相シフトマスクパターン115の寸法をLED領域配列10A'の整数倍にすることで対処可能である。また、露光フィールドEFの縁に形成されるフォトレジストポスト72'は、露光フィールドEFの中央部に形成されたものと僅かに異なるが、これは、位相シフトマスクパターン115の縁に、他の位相シフト領域によって部分的にのみ囲まれた一部の位相シフト領域Rが残っているからである。したがって、一例では、露光フィールドEFの縁のフォトレジストポスト72'が露光フィールドスクライプ領域137に形成される。その結果、対応する基板ポスト72がLED10'に組み込まれることはない。

#### 【0053】

ここで図11Cを参照すると、図11Bの露光後のフォトレジスト層135は、未露光レジスト(ネガ型フォトレジスト)及び露光済レジスト(ポジ型フォトレジスト)のいずれかを除去して、フォトレジストポスト72'の配列70'或いはその補足的造形物(即ち、孔)を残すように加工される。そして、フォトレジスト配列70'は、矢印200で示す標準的なフォトリソグラフィックエッチング技術を利用してエッチングされる。この結果、基板20にフォトレジストパターンが転写され、図11Dに示される基板表面22に複数ポスト72の配列70が形成される。

#### 【0054】

基板20は、適切に粗面加工された基板表面22を有する複数のLED領域10'を有するように構成されており、LED10'は、標準的なフォトリソグラフィによるLED加工技術を利用して加工される。例えば、この方法には、図1に示すように、基板20の粗面22上にGaIn多層構造30を形成することと、その後、p型コンタクト90p及びn型コンタクト90nを層50及び40にそれぞれ加えることが含まれる。

#### 【0055】

当業者には明白であるが、本発明の精神および範囲を逸脱することなく、本発明に対して様々な修正及び変更を加えることができる。したがって、本発明は、添付の特許請求の範囲およびその均等範囲内において本発明の修正及び変更を包含する。

10

20

30

40

【 図 1 】




FIG. 1

【 図 2 】




FIG. 2

【 図 3 】




FIG. 3

【 図 4 】




FIG. 4

【 図 5 】




FIG. 5

【 図 6 】




FIG. 6

【 図 7 】




FIG. 7

【 図 8 A 】




FIG. 8A

【 図 8 B 】




FIG. 8B

【 図 9 A 】




FIG. 9A

【 図 9 B 】




FIG. 9B

【 図 1 0 】




FIG. 10

【 図 1 1 A 】




FIG. 11A

【 図 1 1 D 】




FIG. 11D

【 図 1 1 B 】




FIG. 11B

【 図 1 1 C 】




FIG. 11C

## フロントページの続き

(72)発明者 ヒシェ エル ロバート

アメリカ合衆国 カリフォルニア州 94024 ロスアルトス ベリーアベニュー 910

(72)発明者 フラック ダブリュー ウォーレン

アメリカ合衆国 カリフォルニア州 95126 サンノゼ マックダニエルアベニュー 196  
9

審査官 関口 英樹

(56)参考文献 特開2004-128445(JP,A)

特開2006-330691(JP,A)

特開2005-101566(JP,A)

特開平11-274568(JP,A)

特開平07-234499(JP,A)

特開2001-015423(JP,A)

特開2012-230378(JP,A)

特開2006-332714(JP,A)

特開2002-040624(JP,A)

特開2004-191621(JP,A)

(58)調査した分野(Int.Cl., DB名)

H01L 21/027、33/00

G03F 1/00 - 1/86、7/20 - 7/24