(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11)特許番号

特許第4053651号

(P4053651)

(45) 発行日 平成20年2月27日 (2008. 2. 27)

(24) 登録日 平成19年12月14日 (2007.12.14)

請求項の数 23 外国語出願 (全 16 頁)

(51) Int.Cl.			FΙ		
HO1L	31/09	(2006.01)	HO1L	31/00	А
G01R	29/08	(2006.01)	GO1R	29/08	F
H01L	27/14	(2006.01)	HO1L	27/14	K

(21) 出願番号	特願平10-67575	(73)特許権者	506362510
(22) 出願日	平成10年2月9日(1998.2.9)		サイプレス・セミコンダクタ・コーポレー
(65) 公開番号	特開平 11-31839		ション・(ベルギー)・ビイヴイビイエイ
(43) 公開日	平成11年2月2日(1999.2.2)	.	ベルギー国・ビイ 2800 メッヘレン
審査請求日	平成16年3月19日 (2004.3.19)		・シャリエンホーヴァードリーフ・20ビ
(31) 優先権主張番号	60/037531		イ
(32)優先日	平成9年2月10日(1997.2.10)	(74)代理人 🗌	100082005
(33)優先権主張国	米国 (US)		弁理士 熊倉 禎男
(31) 優先権主張番号	97870084-7	(74)代理人 🗌	100067013
(32) 優先日	平成9年6月4日 (1997.6.4)		弁理士 大塚 文昭
(33)優先権主張国	ベルギー (BE)	(74)代理人	100086771
			弁理士 西島 孝喜
		(74)代理人 🗌	100109070
			弁理士 須田 洋之
			最終頁に続く

最終頁に続く

(54) 【発明の名称】電磁放射検出器、該検出器を用いた高感度ピクセル構造、及び該検出器の製造方法

(57)【特許請求の範囲】

【請求項1】

第1のドーパント濃度を持つ第1の導電型の半導体基板であって、その基板の中に定め られた、第2のドーパント濃度を持つ前記第1の導電型の第1の層を備える半導体基板と

前記第1の層の上に配置された、第3のドーパント濃度を持つ前記第1の導電型の第2 の層と、

実質的に前記第2の層の内部に配置された、第4のドーパント濃度を持つ第2の導電型 の第1の領域と第2の領域と、

を備えてなり、

10

前記第2の層が、前記第1の領域と前記第2の領域とを分離し、かつ、前記第1および 第2の領域と前記第1の層とを分離する第3の領域を有し、

前記第3の領域が、前記第1の層から前記第2の領域への電荷キャリアの拡散に対する バリアを有し、

さらに、

第5のドーパント濃度を持つ前記第2の導電型の第4の領域であって、前記第1の領域 から前記第3の領域を通って前記第1の層内に延在する第4の領域において、前記第1の 領域が、前記電荷キャリアを収集するための収集接合を有する第4の領域と、 を備えてなる電磁放射検出器。

【請求項2】

前記第1の層から前記第1の領域への電荷キャリアの拡散に対するバリアが、実質的に 存在せず、また、前記電荷キャリアの平均拡散距離が、前記電荷キャリアの平均再結合距 離よりも相当に短い請求項1に記載の検出器。

【請求項3】

前記第2の領域が、前記収集接合によって収集される前記電荷キャリアによって発生す る信号を処理するように適合化された読み出し回路内の接合を有する請求項1に記載の検 出器。

【請求項4】

前記第1の層を含む前記半導体基板が、電磁放射線に応答して前記電荷キャリアを発生させるための放射線感応体積部を備えてなる請求項1に記載の検出器。

【請求項5】

前記第2の領域の下の前記放射線感応体積部に発生した電荷キャリアが、前記第1の領 域内に収集され、前記検出器のフィルファクタ(開口率)が、ほぼ100パーセントであ る請求項1に記載の検出器。

【請求項6】

前記第2のドーパント濃度が、前記第1のドーパント濃度よりも低く、前記第3のドー パント濃度が、前記第1のドーパント濃度よりも高く、そして、前記第5のドーパント濃 度が、前記第4のドーパント濃度よりも低い請求項1に記載の検出器。

【請求項7】

前記第4の領域が、前記第1の層との接合を備えてなり、そして、前記接合が、フォト ²⁰・ダイオードを備えてなる請求項1に記載の検出器。

【請求項8】

前記第1の領域に、前記第1の導電型のウェルをさらに備えてなる請求項1に記載の検 出器であって、前記ウェルが、フォトトランジスタのエミッタを備えてなり、前記第1お よび第4の領域が、前記フォトトランジスタのベースを備えてなり、そして、前記半導体 基板が、前記フォトトランジスタのコレクタを備えてなる検出器。

【請求項9】

前記検出器が、CCDまたはCCD類似のセンサ内に集積化されており、そして、前記 第1の領域が、前記CCDまたはCCD類似のセンサの電極の下に反転層または埋め込み チャネルを備えてなる請求項1に記載の検出器。

【請求項10】

30

10

前記CCD類似のセンサが、フォトゲート、電荷注入デバイス、CSD(電荷掃きよせ デバイス)のうちの1つである請求項9に記載の検出器。

【請求項11】

前記第3の領域が、前記第2の領域への電荷キャリアの拡散を妨げるための静電バリア をもたらし、前記静電バリアが、前記第3の領域と前記第1の層の間の界面に形成される 請求項1に記載の検出器を備えてなる、光検出用のMOSベースピクセル構造。

【請求項12】

前記第1の層から前記第1の領域への電荷キャリアの拡散に対するバリアが、実質的に 存在せず、また、前記電荷キャリアの平均拡散距離が、前記電荷キャリアの平均再結合距 40 離よりも相当に短い請求項11に記載のMOSベースピクセル構造。

【請求項13】

前記第2の領域が、前記収集接合によって収集される前記電荷キャリアによって発生す る信号を処理するように適合化された読み出し回路内の接合を有する請求項11に記載の MOSベースピクセル構造。

【請求項14】

前記第1の層を含む前記半導体基板が、電磁放射線に応答して前記電荷キャリアを発生 させるための放射線感応体積部を備えてなる請求項11に記載のMOSベースピクセル構 造。

【請求項15】

前記第2の領域の下の前記放射線感応体積部に発生した電荷キャリアが、前記第1の領 域内に収集され、前記検出器のフィルファクタが、ほぼ100パーセントである請求項1 4に記載のMOSベースピクセル構造。

【請求項16】

前記第2のドーパント濃度が、前記第1のドーパント濃度よりも低く、前記第3のドー パント濃度が、前記第1のドーパント濃度よりも高く、そして、前記第5のドーパント濃 度が、前記第4のドーパント濃度よりも低い請求項11に記載のMOSベースピクセル構 造。

【請求項17】

前記第1の領域が、MOSコンポーネントまたは埋め込みチャネルMOSトランジスタ ¹⁰ の空乏層または反転層を備えてなる請求項11に記載のMOSベースピクセル構造。 【請求項18】

前記第1の領域と前記第2の領域の間で、前記第3の領域上に配置されたゲート構造を さらに備えてなる請求項11に記載のMOSベースピクセル構造であって、前記第1の領 域、前記第2の領域、前記第3の領域、および前記ゲート構造が、MOSトランジスタを 構成しているMOSベースピクセル構造。

【請求項19】

前記ゲート構造および前記第2の領域の上に配置された電磁放射線シールドをさらに備 えてなる請求項18に記載のMOSベースピクセル構造であって、前記MOSトランジス タが、蓄積された電荷を、前記第1の領域から前記第2の領域に転送するためのスイッチ として設定されており、前記第2の領域が、メモリ素子として動作可能であるMOSベー スピクセル構造。

20

【請求項20】

p型基板中にp⁻層を定めるステップと、

前記 p⁻層中<u>の</u>上に p⁺層を定めて、前記 p 型基板および前記 p⁻層内に発生する光電荷 に対する拡散バリアを設けるステップと、

実質的に前記p⁺層内に、第1のn⁺⁺領域および第2のn⁺⁺領域を定めるステップであって、前記第1のn⁺⁺領域が、前記p⁺層によって、前記第2のn⁺⁺領域及び前記p⁻層から分離され、そして、前記第2のn⁺⁺領域が、前記p⁺層によって、前記第1のn⁺⁺領域 および前記p⁻層から分離されるステップと、

30

前記 p 型基板および前記 p ⁻層内に発生する前記光電荷を前記第 1 の n ⁺⁺領域に収集す るための、前記第 1 の n ⁺⁺領域および前記 p ⁺層を通って前記 p ⁻層内に至る n 型領域を定 めるステップと、を、

含んでなる、電磁放射線検出用のCMOSベースのピクセル構造の製造方法。

【請求項21】

前記n型領域が、nウェル注入層、アンチパンチスルー注入層、ブランケット注入層、 Vth(閾値電圧)調整注入層のうちの1つである請求項20に記載の方法。

【請求項22】

n型基板中にn⁻層を定めるステップと、

前記 n⁻層中<u>の</u>上に n⁺層を定めて、前記 n 型基板および前記 n⁻層内に発生する光電荷 ⁴⁰ に対する拡散バリアを設けるステップと、

実質的に前記 n ⁺層内に、第 1 の p ⁺⁺領域および第 2 の p ⁺⁺領域を定めるステップであ って、前記第 1 の p ⁺⁺領域が、前記 n ⁺層によって、前記第 2 の p ⁺⁺領域および前記 n ⁻層 から分離され、そして、前記第 2 の p ⁺⁺領域が、前記 n ⁺層によって、前記第 1 の p ⁺⁺領 域および前記 n ⁻層から分離されるステップと、

前記 n 型基板および前記 n ⁻層内に発生する前記光電荷を前記第 1 の p ⁺⁺領域に収集す るための、前記第 1 の p ⁺⁺領域および前記 n ⁺層を通って前記 n ⁻層内に至る p 型領域を定 めるステップと、を、

含んでなる、電磁放射線検出用の CMOSベースのピクセル構造の製造方法。 【請求項23】 前記 p 型領域が、 p ウェル注入層、アンチパンチスルー注入層、ブランケット注入層、 V t h 調整注入層のうちの 1 つである請求項 2 2 に記載の方法。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体を基礎とする電磁放射用検出器の分野に関する。更には、広い放射検出 区域又は高いフィルファクタを備えた半導体検出器及び半導体ピクセル構造に関する。 本発明は、また、そのような検出器の製造方法に関する。

[0002]

【従来の技術】

10

半導体を基礎とするセンサ及び電磁放射を検出するデバイスは、よく知られている。例えば、EP-A-739039及びWO93/19489に述べられたようなセンサである。それらのセンサは、CMOS又はMOS技術により形成される。それらのセンサにおいて、半導体基板中の放射により発生した電荷キャリアを集めるために付加された領域は、 p-n又はn-p接合から形成され、基板は、夫々、n型導電体又はp型導電体から形成 される。かかる接合は、コネクション接合と呼ばれる。CMOS又はMOS技術を用いて 形成されたイメージセンサにおいて、受動ピクセルを備えたCMOS又はMOSイメージ センサと、能動ピクセルを備えたCMOS又はMOSイメージセンサとは、区別されてい る。EP-A-739039又はWO93/19489のセンサは、能動ピクセルセンサ である。

[0003]

【発明が解決しようとする課題】

能動ピクセルセンサは、電荷の増幅のためのピクセルを集積した手段を備えるように形成 され、かかる電荷は、光感受性エレメント又はピクセル中の構成により集められる。受動 ピクセルは、そのような手段を有さず、電荷感度増幅器を必要とし、これはピクセルの中 に集積化されずにピクセルに対して長い配線により接続される。能動ピクセルの付加的な 電気成分により、能動ピクセルイメージセンサは、より精巧な機能を果たすように形成さ れ、イメージングデバイス又はそのセンサに基づくシステムの性能において、優れること ができる。かかる機能は、フィルタリング、高速動作、又はより照度の高い状態での動作 を含むことができる。

しかしながら、能動ピクセルCMOS又はMOSイメージセンサには、大きな欠点がある。かかる欠点は、より少ないが、受動ピクセルセンサにも存在する。それは、ピクセルの 表面の重要な部分が、読み出し回路に用いられるということである。

【 0 0 0 4 】

p - n 又はn - p 接合の電荷検知体積(Volume)が、かかる接合の空乏層よりも広 いということがよく知られている。実際に、コレクション接合から再結合長と呼ばれる範 囲内で発生したすべての電荷は、かかる接合に拡散して集められる機会を有する。このメ カニズムに基づくと、小さな接合と、広い光検知体積とを有するセンサを形成することは 可能である。光センサは、3 × 2 μ mの接合と、15 μ mの再結合長とを備えることがで きる。このように、かかる検知器は、外観上、表面サイズ又は光検知領域が30μmの直 径を有する。

しかしながら、もし、関係のない電気的回路、例えば、引き出し回路が、そのようなコレ クション接合に隣合って設けられた場合、そのコレクション接合に達するべき電荷の一部 がその読み出し回路の接合又は構造により集められる。そこからの読出し回路に用いられ る検知器の領域上に注いだ光により発生する電荷キャリアは、主に、かかる読出し回路の 接合により集められる。ピクセル中の読出し回路に取られる区域は、放射を集めることを 損ない、これは、センサに基づく能動ピクセルの低いフィルファクタ又は低い感度の原因 となる。

【0005】

"Solid-State Imaging with Charge Coupled Devises, A.THeuwissen (Kluwer Academic 50

30

40

publishers, 1995 ISDN 0-7923-3456-6)"の本の中では、半導体を基礎とするイメージ デバイスの現状について概説されている。例えば、CCDやMOSカメラについである。 この本の第7章には、ピクセルのフィルファクタ又は感度を増加させるトピックスについ て述べられている。かかる方法は、マイクロレンズの使用や光変換トップレイヤーの使用 によるものである。

[0006]

"XYW detector a smart two-dimensional particle detector、Bart Dierckx" (Nuclea r Instruments and Methods in Physics Research, vol. A275 (1989), p.542-544)の論 文の図4には、半導体に基づくピクセルデバイスの4つの形成方法について述べられてい る。第1の方法は、古典的なCMOSプロセスに基づくものである。この方法の欠点は、 低いフィルファクタであり、これは読み出し電気回路により半導体表面の一部分が覆われ るためである。かかるフィルファクタの問題を解決するために提案された他の方法では、 一般的ではないCMOS技術を用いて問題解決が図られている。即ち、フリップチップ(バンプボンディング)、SOI(シリコン - オン - インシュレータ)技術、又は光子検知 ゾーンをアモルファストップレイヤ上に移動させる技術である。

【0007】

"Design and Performance of semiconductor detectors with integrated amplification and charge storage capability、P.Klein & al "(Nuclear Instruments and Methods in Physics Research, vol. A305 (1991), p.517-526)の論文の図2には、トランジス

タ接合を用いた半導体を基礎とするセンサが示されている。ここでは、半導体基板中で生 成された電荷が、接合を基礎とするバリアにより、トランジスタのソース及びドレイン接 合中へ拡散するのを妨げられ、ゲートに押し込められる。かかるゲートは、ソース及びド レインと接触している。

【0008】

アバランシェ・フォト・ダイオード(APD)はより知られたものである。APDは、p ++/p-/p+/n++の連続した層構造を有し、p++層は裏面コンタクト、p-層 は検知層、p+層は電子のアバランシェ増幅を提供するための層、及びn++層は増殖さ れた電子を最終的に集める層となっている。かかる増殖層のドーピング量及び幅は、大変 厳密である。更に、かかる構造に印加される電圧は、かなり高いものであり、かかる構造 の電気的プレークダウンに近い値である。p-/p+層の接合部は、電子の拡散のバリア としては働かず、アバランシェ増幅デバイスとして働く。

30

20

10

そこで、本発明は、電磁放射検知用の半導体デバイスであって、半導体中で放射により形 成された電荷キャリアのすべてがコレクティング接合又は領域中に集められ、読み出し回 路の接合又は領域には集められない構造を提供することを目的とする。

【 0 0 1 0 】

【課題を解決するための手段】

本発明は、第1に半導体基板を含む電磁放射用検知器に関するものであり、かる基板は、 第1及び第2の領域を含む。該第1の領域及び第2の領域は、基板中で放射により形成さ れた電荷キャリアを集めるために取り付けられる。かかる基板は、更に、かかる第2の領 域への電荷の拡散を十分に防止できるバリアを形成する第3の領域を含む。

40

50

基板及びかかる第1の領域の間では、バリアは存在しないか、あるいはほとんどゼロのバ リアが存在するか、又は第2の領域と基板との間のバリアよりも十分に低いバリアが存在 する。

上記第3の領域も、かかる電荷キャリアが第1の領域に拡散するために十分に低いバリア を形成することができる。

[0011]

更には、本発明は、小さいが、効果的なバリアを、半導体基板中の放射検知体積と、読出 し回路を備えた領域又は接合との間に備えた、放射検知器に関するものである。そしてか かる検知器は、半導体中の放射検知体積と、放射により形成された電荷キャリアを集める ために付加された領域及び接合と、の間に、バリアを有しないか又は低いバリアを有する ものである。

【 0 0 1 2 】

本発明の第1の見地によれば、第2の領域に隣接し、特にその下部にある基板により発生 した電荷キャリアのいくらかの部分は、かかる第1の領域により集められる。かかる基板 は、第1導電型のドーパントを有し、かかる第1領域及び第2領域は、他の第2導電型の ドーパントを有する。第3の領域は、第1の導電型を有し、その第3領域のドーピング量 は、基板のドーピング量よりも高い。

[0013]

本発明の第2の見地によれば、第1領域は基板との間に接合を形成し、第2の領域は第3 ¹⁰の領域との間に接合を形成する。

【0014】

更に、本発明の他の見地によれば、本発明の検知器を含む光を検知するMOSを基礎とす るピクセル構造が述べられている。この場合、第3の領域は、第2の領域に電子又はホー ルが拡散することを防止するのに十分な電気的バリアを形成する。かかる電気的バリアは 、第3の領域及び基板の界面に形成することができる。

かかる基板から第1の領域に電子又はホールが拡散するために十分に低い電気的バリアが 、第1の領域及び基板の界面に形成される。第2の領域は、第1の領域での荷電キャリア により発生した信号を処理するための回路の部分である。かかる信号は、第1の領域で生 成された電流となる。ピクセル構造は、更に、かかる第1領域及び基板に隣接する第4の 領域を含むこともできる。そしてかかる第4の領域と基板の間には、基板の界面には十分 に低いバリアが形成される。

20

【0015】

本発明の他の見地によれば、電磁放射検知用 CMOSピクセル構造の製造方法及び動作方 法について述べられている。

[0016]

本発明は、更には、 C M O S ピクセル構造及びセンサの発明、及び C C D 又は C C D 類似 の構造の発明の設計集積化の原理に関するものも含む。本発明は、低雑音光検知に応用す るために大きな利点を有している。

【0017】

【発明の実施の形態】

30

本発明は、半導体基板中の放射検知体積と、読出し回路を備えた領域及び接合との間の、 小さいが効果的なバリアを備えた検知器や半導体検知器に関するものである。

また、本発明は、半導体中の放射検知体積と放射により生み出された電荷キャリアを集め るために設けられた領域及び接続との間の、存在しないかあるいは大変低いバリアを備え た検知器に関するものである。電荷が生成される放射検知体積と、引き出し回路の関係を 有さない電気部と、の間にバリアを形成する領域は、放射検知体積と同じ導電型のドーパ ントを備えることができる。

[0018]

本発明の検知器は、放射により生成された電荷キャリアを集めるコレクション接合と他の 電気的部分から構成される。かかるコレクション接合は、かかる他の電気的構成の下部に 隣接する放射検知体積中に形成された電荷キャリアを集めるのを高める。かかる機能は、 他の電気的構成部分の下部のかかる体積と同じ導電型を備えた領域との界面に形成された 電気的バリア手段により形成される。かかるバリアは、他の電気的構成部分の下部で形成 された電荷キャリアが他の電気的構成部分の接合又は構造中に拡散することを防止する。 この電気的バリアは、コレクション接合の下部には存在しないか、あるいは十分に低いも のである。その結果として、他の電気的構成部分の下で生成された電荷キャリアが集めら れることとなる。

【0019】

かかる検知器は、CMOSプロセスにより実現され、構成はp型基板からなり、電気的バ ⁵⁰

リアを形成する領域は p + 型注入として実現される。他の構成部分は、さまざまな導電型、即ち、 n 型接合を含んで形成される。コレクション接合は、基板に対して低い電気的バリアを備えた n 型領域から形成される。より低いか、又は形成されないバリアの区域は、コレクション接合と一致し、一部又は完全に一致し、又はその一部からなる。低いか、あるいは存在しないバリアは、コレクション接合の区域への n 型注入の追加により実現することができる。又は、その電気的バリアを実現する p + 型注入を行なわないことにより実現することができる。

かかる p +型注入は、 p ウエル注入と呼ばれるものであり、又はアンチパンチスルー注入 と呼ばれるものであり、あるいはブランケット注入と呼ばれるものでありあるいは V th 調整注入と呼ばれるものである。これらは C M O S プロセスにおいてほぼ同様の効果を有 し C M O S プロセスの標準的な工程として多くの場合役に立つ。

[0020]

かかる n 型注入は、 n ウエル注入と呼ばれるものであり、あるいはアンチパンチスルー注 入と呼ばれるものであり、あるいはブランケット注入と呼ばれるものであり、あるいは V t h 調整注入と呼ばれるものである。

【0021】

本発明の代わりの具体例では、コレクション接合であってより深いn型注入又はp+p-バリアの形成を行なわないコレクション接合を備えたピクセル構造の部分を形成する検知 器が、MOSFETの1の電極(ソース又はドレイン)として実現される。そして、他の 電極は、一定の電圧に保たれる。正確な電圧は適切でない。即ち、他の電極は、フローテ ィングノードでなければ良い。コレクション接合は、MOSFETのゲートによって、好 ましくは完全に又は部分的に囲まれる。他の電極は、完全に又は部分的にゲート及び第1 の電極を囲む。MOSFETのゲートはオフにバイヤスされ、双方の電極は電気的に絶縁 される。MOSFETゲート及び接合を囲む他の電極は、接合エッジ効果による暗電流の 部分を減少させる。

[0022]

[0023]

本発明の原理は、CCD又はCCD類似の構造(フォトゲート、チャージインゼクション デバイス(CID)、チャージスイープデバイス(CSD))に応用することができ、か かる構造においては、コレクティング接合が反転層又はCCD電極下部の埋め込みチャネ ルからなる。即ち、表面チャネルCCD又は埋め込みチャネルCCDである。コレクショ ン接合又はその一部は、そのような構造で置き換えることも可能である。

30

10

20

本発明で説明する方法では、本発明は、結局、EP-A-0739039に述べられているようなピクセル構造を備えたCMOS光検知センサのような手段により説明される。E P-A-0739039は、ここに、添付文献として添付される。

結局、例として述べられたところによると、半導体基板は、 p 型導電体と仮定されている。しかし、かかる記述から当業者であれば n 型導電体の半導体基板を想像することは容易である。他の均等の具体例は、当業者にとっては明らかであり、本発明の精神及び見地は、添付した請求の範囲の文言に限定されるものではない。

【0024】

図1(A)は、p型ドーピングを備えた半導体基板6を備えたピクセル構造の一部を示す。 p層又は領域5は、かかる基板中に限定される。基板は代わりの具体例においては、均 ーなp-又はp++ドーピングにより形成される。p-層は、拡散又はイオン注入又は結 晶成長又はCMOS技術で知られた他の技術により限定される。更に加えたp+層又は領 域3は、かかるp-層基板中又は基板上に限定される。p+領域は、拡散により又はイオ ン注入又は結晶成長又はCMOSプロセスで知られた他の技術により限定される。 【0025】

p + 領域 3 中に、第 1 の領域 1 及び第 2 の領域 2 が限定される。かかる第 1 及び第 2 の領 域は、 n 型ドーピングからなる。これらの第 1 及び第 2 の領域は、イオン注入又は拡散又 は C M O S プロセスにより知られた他の技術により限定される。これらの第 1 及び第 2 の

領域は、p型領域及び/又は基板とで接合を形成する。第1領域1は、基板中及び/又は p-領域(6、5)中で放射により生成される電荷キャリアを集めるためのコレクション 接合を形成する。この例によると、コレクション接合は、フォトダイオードである。第2 の領域2は、第1の領域1により集められた電荷キャリアにより発生する信号を導く引き 出し電極の部分の接合を形成する。

【0026】

更には、付加的に、 n 型の第4領域4を形成し、第1領域1を完全に又は部分的に覆うことも可能である。かかる第4領域は、第1領域から p - 領域及び/又は基板へと延びる。 この第4領域は、好ましくは深いイオン注入工程により限定されることが好ましいが、 C M O S プロセスで知られた他の技術により限定されるものであっても構わない。

【0027】

図1(B)は、図1(A)に示した構造の他の具体例を示す。

図 2 及び 3 は、図 1 に示した構造の第 1 及び第 2 に沿った断面における電気的ポテンシャ ルを示すものである。

図1に示された構造においては、図2及び3に示されるように、p-領域に部分的ポテンシャルの最少を有する。図2に示すようにp+領域3により形成された界面(3/5)における電気的バリアにより、p-領域の電子は第2領域2の中には容易には拡散しない。図3によれば、電子は、p-領域5及びn+領域1の間のバリアによっては妨げられない。ゾーンI中の電子はゾーンIIに拡散し、第1領域1で集められることは明らかである。

図 1 に概略を模式的に示した構造中の電荷キャリアの拡散は、モンテ・カルロ・シミュレ 20 ーションに基づいてシミュレートされた。かかるシミュレーション結果を図 4 に示す。 【 0 0 2 8】

本発明によるピクセルのマトリックスで、放射により発生した電子がランダムワークする ことがシミュレートされている。ピクセルは、図1(A)に示す構造に基づき形成される 。電子の平均拡散距離が記録される。第4領域4が存在しない(すなわち従来構造)構造 における拡散距離は大きく電子は集められるか、あるいはホールと再結合する前に、多く のピクセルを拡散する。第4の領域4を有する構造においては、電子はずっと速く集めら れる。かかる結果を以下の表に示す。表は、7.5×7.5µmのピッチで形成されたピ クセルのピクセルマトリックスについてシミュレートされ、各ピクセル中には第1及び第 4領域がさまざまなサイズで形成されたものである。電子は、最も悪い場合においては、 4つのピクセルの間の端部において生成する。

30

10

 コレクティング接合(1,4)
 拡散距離X(σ)

 の大きさ
 .

 領域(4)なし
 15.5 μm

 1 μm
 6.1 μm

 2 μm
 4.5 μm

40

【 0 0 3 0 】

【0029】 【表1】

結果的な拡散距離は、理想的な結果(3.75µm)に近くなる。この種類のピクセルは、このように理想に近いモジュレーショントランスファーフアンクション(MTF)を備える。それは、ほぼ100%のフィルファクタを有し、このことは光に晒されるピクセル

マトリックスのすべての表面が、光の収集に寄与することを意味する。

実際に光により生成される基板電荷キャリアのすべてがコレクション接合に流れる。従来 技術のピクセル構造においては、生成された電荷キャリアの一部は引き出し回路の接続に より収集されこのような電荷は消失していた。

【0031】

領域3の導入は多くの効果を持つがそれらの2つは以下の通りである。

フォトダイオード1、4-5、6は、すべてのピクセルからの光電荷を集め100%のフ ィルファクタに到達することができる。フォトダイオードは、すべてのピクセルからの光 電荷を集め、フィルファクタは単に以下の3つの要素によってのみ制限されるにすぎない

10

1 引き出し回路、それ自身の接続の内部の光トラップ。これは短い波長に対して確 かに制限となり低い浸透深さを備える。

2 接合部金属による光の反射。

3 再結合。自由電子は不明瞭には拡散せず一定の典型的な再結合長さの後に再結合 する。CMOS技術においては、この長さがピクセルピッチの数倍を越える。

【 0 0 3 2 】

第2はイメージの鮮明さ又はMTFである。領域3が基板及びコレクション接合1の間に 存在するような場合においては、領域3と基板との界面において電荷キャリアの拡散のた めのバリアを形成する領域3があり、これがコレクション接合1により電荷キャリアが容 易に集められることを妨げる。自由電子は隣のピクセルに拡散するための時間を有し、結 局そこで集められる又は再結合し、イメージの不鮮明さを引き起こす。フォトダイオード 中の領域4の限定によるこのようなバリアの省略は、光電荷を低減することとなる。

20

【 0 0 3 3 】

発明の好ましい具体例

標準的なCMOSプロセスにおいて、フォトダイオードの小さな2つのアレイ(A、B) が、集積回路の部分として形成される。(A)の場合、接合は従来技術のように p型基板 中の浅い n型領域からなる。接合寸法は、2×2µmであり、ピクセルピッチは7.5µ mである。ピクセルアレイの中央の列は光に晒され、ピクセルの隣接した列は金属シール ドにより光から遮断される。ピクセルの列の平行した出力は、集積回路の外部に設けられ 、ピクセルの列の効果的な光電流が測定できる。

【0034】

(B)の場合、基板はすべてのフォトダイオードにおいて、小さな2×2µmのnウエル 注入がホトダイオードの内部に形成されている点を除いて、上記構造と同一である。ここ で用いられたСМОSプロセスは、pウエルと呼ばれるものであり、これはnウエル中に 補足的に設けられるものである。nウエル注入に晒されない他の区域は、p型ドーパント が注入され、かかる部分においてp型ノードが表面に近ずくようにされる。

【 0 0 3 5 】

最終的な構造は、図1(A)に示した発明の概略図による検知器の具体例であることが好ましい。理想的な場合、ピクセルの露出された列はすべての光電流を検知し、覆われたピクセルの列はゼロ電流であることが好ましい。これは横方向の電荷の拡散及び光の反射が 起こらないケースである。

【0036】

測定結果は、図5に要約され、Aは従来技術の場合であり、Bは本発明による領域及び接合を備える場合である。図5に示す結果において、A1/B1は露出したピクセルにより 集められた電流であり、A2/B2は覆われた隣接されたピクセルにより集められた電流 であり、A3/B3はさらにそれに隣接するピクセルにより集められた電流であり、A4 /B4はかかるピクセルに連続して隣接した4つのピクセルの電流の層である。

図5(B)に示すようなnウエルドットの効果による振舞いの変化は、本発明の原理を示すものである。露出された中央のピクセル列がより多い光電流を集める(B1)のみならず全電流の絶対量もずっと高くなりこのことは、構造Bが構造Aにおいて電荷キャリアの

30

再結合により失われる電流をも集めていることを示す。

【 0 0 3 7 】

能動ピクセルの多くの型の他の実現は、更に、多くの優れた違いを示す。好ましい具体例 においては、我々は、EP-A-0739039に示されているような3つのトランジス タのピクセル構造を用いる。ホトダイオードの内部のnウエルの小さなドットの追加は集 められる電流を急激に増加させ、650nmの光に対して5から10倍となる。ピクセル が15%のフィルファクタで形成されるという事実を考慮すると(露出されたホトダイオ ードのみの区域)、かかる5から10のファクターはフィルファクタが100%に近いこ とを示している。

【 0 0 3 8 】

本発明の検知器の利点は更に以下の通りである。

フォトダイオード接合により覆われないピクセル区域上に入射する光により発生する光チャージは、フォトダイオード接続により集められる。これは、たとえこの区域が光生成チャージを集めることができる接続を含んだ引き出し回路により覆われている場合であって もである。本発明のピクセルは、金属接合のような不透明の材料により覆われたような部 分を除いて、ほぼ100%に近いフィルファクタを有する。関係しない回路の接続の内部 で発生した電荷は、検知のために喪失される。これらの接続は浅く、約500から600 nm以下の波長の放射はシリコン基板の深くで電子ホール対に変換され、かかる影響は検 知性能の僅な低下のみしか招かない。

[0039]

本発明の検知器のコレクション接合の容量は、全ピクセル表面を覆うような接続の容量に 比べて大変小さく、それでこれらは同様の光を集める表面を、有効に有する。イメージン グセンサの主なノイズソースの1つとして、KTCノイズと呼ばれるものがある。このノ イズは、典型的にはフォトチャージの測定の確定性のノイズチャージとの量として表され 、接合の容量の平方根に比例する。低いノイズチャージを備えたピクセルを得るために、 容量の低いホトダイオードを設計しなければいけない。単位区域に対して与えられた容量 において、最もノイズの低いダイオードは、最も狭い区域を有し、即ち、低い光収集区域 である。本発明は、小さい接続区域及び小さい接続容量を有するが、大きなコレクション 体積を備えたフォトダイオードを形成するものである。

[0040]

本発明の好ましい具体例のデバイスは、一般的なCMOS技術に適用された注入を備える ことにより満たされる。これにより必要なプロファイルが実現できる。本発明の構造は、 標準的なCMOS技術においてでも得ることが可能である。ツインウエルと呼ばれるCM OSプロセスにおける特徴を備えたファンドリーである。他のファンドリーは、似た構造 であるが、違ったように呼ばれる。即ち、アンチパンチスルー注入、ブランケット注入、 Vth調整注入等である。原理自体は同じであり、本発明の好ましい具体例の実現の方法 として同様に用いることができる。ツインウエルCMOSプロセスにおいては、nMOS 及びpMOS双方の構造がそれら自身のウエル中に形成される(それぞれpウエル及びn ウエル中に形成される)。結果として、シリコン基板は、低ドープのp型となり、又は低 くドープされたp型結晶成長層であって高くドープされたウエハの上に形成された層から なる。

【0041】

pMOS構造は、nウエル中に形成され、基板と深く接続される。nMOS構造は、pウ エル中に形成され、かかる場合は接続とはならない。(これはかかるpタイプが基板の型 と同じ型だからである)。しかしながら、その下の基板よりも高くドープされた部分にn MOS構造が形成される。これは、標準的なCMOSプロセスで短いチャネルのトランジ スタを形成するために導入される構造と類似している。本発明は、光コレクティングコレ クション接合としてn接合を用いることにより実現され、nウエル注入を伴ったn接合の 部分を被せることによりp+/p-バリアを貫いて実現される。 【0042】 10

20



nウエル注入は深く、 pウエルを通って低ドープ基板中に突き抜ける。結果として、能動 あるいは受動ピクセルの部分である他の n M O S F E T は浅い接合のみで形成され基板に は到達しない。もし能動ピクセルの複雑さが p M O S F E T を含むことを要求した場合、 即ち、 n ウエル中で形成することを必要とした場合、この n ウエル、 即ち光コレクティン グ接合と同じ型の接続である n ウエルが、光コレクティング接合と光コレクティング接続 に匹敵することになり、その効果の一部をキャンセルすることとなることを明記しておく

【0043】

この問題は、MOSFETの1つの型のみを用いた能動ピクセルにおいては発生しない。 通常のプロセスにおいては、かかる状況は光コレクション接合のためではなく、pMOS ¹⁰ FETを越えたnウエルに深いp型注入を有することにより緩和することが可能となる。 接合スパイクは浅い接合を通ったメタライゼーションスパイクの効果として知られている 。これは高い暗電流ピクセルの原因の1つである。本発明のピクセルで可能なウエルの上 に接触したクリティカルなダイオードを置くことにより、基板のリークを避けることがで きる。これはピクセルマトリックス中の白いピクセルの少ない数を越えて発生する。

【0044】

発明の他の具体例

本発明による C M O S センサのピクセルの光コレクティング接続は、 M O S 構造又は埋め 込みチャネル M O S F E T の反転領域又は空洞領域から形成することもできる。

光コレクティング接続は、フォトトランジスタであっても良く、かかるフォトトランジス 20 タは、垂直pnp構造から形成することができ、かかる構造ではコレクタは基板であり、 ベースが深いnウエル注入層であり、エミッタがかかるウエル内部に浅い接続を形成する p型領域である。このような構造は、本発明の好ましい具体例のような電荷コレクティン グ特性を有するが、更に、内部電流増殖といった付価値をも含む。

【0045】

集積メモリエレメントを備えたピクセル

本発明は、ピクセル中にメモリエレメントを有するピクセルを形成することもでき、かか るメモリエレメントは、光からよりよく遮断される。アナログメモリエレメントは通常キ ャパシタであり、かかるキャパシタは接合の一部であるか又は接合を有するトランジスタ のような他の回路エレメントとの接続である。

接続部は光検知をし、かかる光検知特性はキャパシタに蓄積された電荷に影響を与える電流の流れを引き起こす。メモリエレメント又はキャパシタはさまざまな目的のために用いることができる。空間的及び時間的な染み出しイメージの記憶等である。

図6は遅い集積時間を備えたフレームの回路の例であり、非破壊的な方法で高速で読み出 しすることができる。この図では光コレクション接合(1、4 - 5、6)は、スイッチに よりリセットされる(例えば、MOSFET20)。

【0046】

光コレクション接合により得られた信号は、キャパシタ22上のスイッチ21により定期 的にサンプリングされる。この電圧は、Aとして表した回路上で古典的な方法により増幅 される。図6の回路は、適当な動作を得るためにキャパシタ22上で安定信号を有する。 キャパシタ22及びそれに相互接続される部分は光から遮断されるべきであり、メタライ ゼーションを用いることにより真っ直ぐとなる。

40

30

しかしながら、キャパシタ22及び/又はそれに対する相互接続部は、光生成により基板 内に存在する電荷を集めることができる。特に、基板深くで生成される光電荷は、容易に キャパシタ22又はその接続部分に拡散することができ、そこで電荷を放出する。 もしフォトダイオード(1、4-5、6)が本発明にしたがって形成されていれば、基板

内で拡散する電荷はフォトダイオード(1、4-5、6)に集められ、キャパシタ22上の電荷には影響を与えない。

【0047】

可能な改良の断面図を図7に示す。

ここでは、キャパシタ及びスイッチは、金属製の光シールド124を備えたMOS構造と して実現されている。かかるシールドは、キャパシタ領域上に堆積され、誘電体は金属シ ールド124とスイッチ121、120及びキャパシタ122の金属又はポリシリコンゲ ートとの間に配置される。増幅及び増殖回路は図示されていない。 [0048]低い暗電流を備えたピクセルを得るためのウエルピクセルの適用 フォトダイオードの暗電流がダイオードのエッジ又はシリコンとSiОっとの界面におけ る熱的発生メカニズムによることはよく知られている。CCDの暗電流は、インバージョ ンモード又はオールフェースピンニングと呼ばれる方法により十分に低減されている。こ 10 のようなCCDにおいて、Si-SiO。界面は反転させられ、埋め込みチャネル(有用 な検知体積)はこの界面とはコンタクトを有しない。かかる方法は典型的には100のフ ァクターで暗電流を減少することができる。 [0049]本発明のウエルピクセルは、同じ目的のために適用される。もしピクセルが光コレクショ ン接合に対して大きければ、他の領域はその材料のバルクを表面からさえぎる構造により 覆われる。これには2つの方法がある。 (A) スクリーンジャンクション32の使用 (B)反転層132の使用これはポリシリコンゲート電極により引き起こされる。 $\begin{bmatrix} 0 & 0 & 5 & 0 \end{bmatrix}$ 20 (A)の例を図8に示す。 (B)の2つの例は図9示される。ここにおいて、バリア領域中のスクリーニング反転層 132を形成するポリシリコンゲート電極37が示されている。 [0051]CCD又はCCD類似の構造における改良 本発明は、能動又は受動ピクセル構造に対しても適用可能であり、図10に示すようなC CD構造に対しても適用できる。本発明の光コレクション接合は、フォトダイオードから なるが、半導体基板45に対する空乏層又は反転層41からなる接合であってもよい(表 面チャネルCCDのように)。また、本発明の光コレクション接合は、半導体基板に埋め 込まれた(部分的に)空乏層された埋め込みチャネルによっても形成することができる(30 埋め込みチャネルCCDのように)。 [0052]かかる構造は、典型的にはCCD、CID(チャージインゼクションデバイス)、フォト ゲート、又はそれらにおいて用いられる。これらはバーチャル接合と呼ばれ、光生成電荷 キャリアを集める物理的なnp接続と同じような機能を実際に有する。CCDセルはこの ようにそれ自体光検知エレメントであり、CCDエレメント49により電気静電誘導され たポテンシャルポケットに蓄えられる。もしポテンシャルバリアが光センシティブ体積(基板47)とポテンシャルポケットとの間に存在した場合、電荷の収集が妨げられるであ ろう。 [0053]40 本発明は、このようにバーチャルジャンクションの電荷収集の増加にも用いることができ る。図10においては、CCD類似の構造の表面チャネルの断面図が示されている。ここ において、CCDの反転層41に到達する基板からの電子のためのバリアが供給される。 (A) pウエル43の開口により(省略)。 (B) そのポテンシャルバリアを貫き又は低くする本発明の原理に基づく明白な n 型注入 44による。 【図面の簡単な説明】 【図1】 (A)(B)は、本発明の第1及び第2の具体例の検知器の概略図である。 【図2】 図1(A)のラインIに沿った断面における検知器の電気ポテンシャルを示す

(12)

【図3】 図1(A)のラインIIに沿った断面における電気ポテンシャルを示す。

(13)

【図4】 モンテ・カルロ・シミュレーションによる図1(A)の構造における電荷キャリアの拡散シミュレーションを示す。

【図5】 (A)(B)は、本発明(5(B))及び従来技術(5(A))に基づいて製造された検知器の測定結果を示す。

【図6】 ピクセル上にメモリエレメントを備えた本発明のピクセル構造を示す。

【図7】 図6のピクセル構造の可能な改良を施した半導体基板の断面図を示す。

【図8】 第1の低い暗電流ピクセルの本発明の検知器を示します。

【図9】 第2の暗電流ピクセルに適用した本発明の検知器の構造を示す。

【図10】 本発明の原理による表面チャネルCCD類似構造の断面図を示す。 【符号の説明】

1 第1の領域、2 第2の領域、3 p+領域、4 第4領域、5 p-層、6 半導体基板。

【図1】

















【図5】











【図8】



【図9】





フロントページの続き

- (74)代理人 100098394 弁理士 山川 茂樹
- (72)発明者 バール・ディエリック ベルギー、ベー - 2640モルツェル、コルネリス・デヘルトストラート8番

審査官 前川 慎喜

(56)参考文献 特開昭59-092562(JP,A) 特開平10-313109(JP,A) 特開昭64-020654(JP,A) 特開昭10-150180(JP,A) 特開昭57-162364(JP,A) 特開昭53-138284(JP,A)

(58)調査した分野(Int.Cl., DB名)

H01L 27/14-29/772、31/00 - 31/0392、31/08 - 31/09