(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第4907839号

(P4907839)

(45) 発行日 平成24年4月4日(2012.4.4)

(24) 登録日 平成24年1月20日 (2012.1.20)

(51) Int.Cl.	F I	
HO1L 21/318	(2006.01) HOIL	, 21/318 C
HO1L 27/04	(2006.01) HO1L	. 27/04 C
HO1L 21/822	(2006.01) HO1L	27/10 621C
HO1L 21/8242	(2006.01) HOIL	<i>2</i> 7/10 651
HO1L 27/108	(2006.01) HOIL	29/78 3 O 1 G
		請求項の数 9 (全 19 頁) 最終頁に続く
(21) 出願番号	特願2003-84314 (P2003-84314)	(73) 特許権者 302062931
(22) 出願日	平成15年3月26日 (2003.3.26)	ルネサスエレクトロニクス株式会社
(65) 公開番号	特開2004-296582 (P2004-296582A)	神奈川県川崎市中原区下沼部1753番地
(43) 公開日	平成16年10月21日 (2004.10.21)	(74)代理人 100110928
審査請求日	平成18年2月6日 (2006.2.6)	弁理士 速水 進治
審判番号	不服2010-24206 (P2010-24206/J1)	(74)代理人 100118544
審判請求日	平成22年10月27日 (2010.10.27)	弁理士 野本 可奈
		(74)代理人 100127236
		弁理士 天城 聡
		(72)発明者 山本 朝恵
		神奈川県川崎市中原区下沼部1753番地
		NECエレクトロニクス株式会社内
		(72)発明者 飯塚 敏洋
		神奈川県川崎市中原区下沼部1753番地
		NECエレクトロニクス株式会社内
		■ 最終頁に続く

(54) 【発明の名称】半導体装置の製造方法

(57)【特許請求の範囲】

【請求項1】

基板上に金属下部電極を形成する工程と、

前記金属下部電極上に<u>成膜温度200~400</u>、成膜圧力0.05~10torrの範 <u>囲で</u>Zr(N(CH₃)(C₂H₅))₄と酸化剤ガスを用いた原子層成長法により容量膜であるZrOCN膜を 前記Zr(N(CH₃)(C₂H₅))₄と前記酸化剤ガスの流量比(Zr(N(CH₃)(C₂H₅))₄/酸化剤ガス)が 1/100以下の条件で成膜する工程と、

前記容量膜上に金属上部電極を形成しMIMキャパシタを形成する工程と、

を含み、

前記酸化剤ガスがNOである半導体装置の製造方法。

【請求項2】

前記容量膜を成膜する工程は成膜速度を0.4-3 / cycleで行うことを特徴と する請求項1に記載の半導体装置の製造方法。

【請求項3】

前記酸化剤ガスにNOを用い、不活性ガスとしてN2を混合し、NO / N2の流量比が1 / 1 0 0 0 0 以上であることを特徴とする請求項<u>1または2</u>に記載の半導体装置の製造方法。

【請求項4】

前記金属下部電極がTiNからなることを特徴とする請求項<u>1乃至3</u>のいずれか1つに 記載の半導体装置の製造方法。

【請求項5】

50

40

10

20

前記金属上部電極がTiNからなることを特徴とする請求項<u>1乃至4</u>のいずれか1つに 記載の半導体装置の製造方法。

【請求項6】

基板上にゲート電極を形成する工程と、

ゲート電極を挟んで基板の主面に不純物を導入し、ソース領域およびドレイン領域を形成 する工程と、

ソース領域およびドレイン領域の表面をシリサイド化する工程と、

ゲート電極、ソース領域およびドレイン領域を覆うように層間絶縁膜を形成した後、該層 間絶縁膜を選択的に除去してソース領域およびドレイン領域に到達するコンタクトホール を形成し、次いでコンタクトホールを金属膜で埋め込むことにより接続プラグを形成する 工程をさらに有し、

前記接続プラグに接するように前記金属下部電極を形成することを特徴とする請求項<u>1乃</u> <u>至5</u>のいずれか1つに記載の半導体装置の製造方法。

【請求項7】

前記金属下部電極を100 以上500 以下の温度で形成することを特徴とする請求 項1乃至6いずれか1つに記載の半導体装置の製造方法。

【請求項8】

前記金属上部電極を100 以上500 以下の温度で形成することを特徴とする請求 項1乃至7のいずれか1つに記載の半導体装置の製造方法。

【請求項9】

前記金属下部電極は前記層間絶縁膜に形成された容量形成用のシリンダー内に形成されることを特徴とする請求項<u>6乃至8</u>のいずれか1つに記載の半導体装置の製造方法。

【発明の詳細な説明】

【 0 0 0 1 】

【発明の属する技術分野】

本発明は、半導体基板上に金属化合物膜を備える半導体装<u>置の</u>製造方法に関するもので ある。

【 0 0 0 2 】

【従来の技術】

近年、半導体素子の構成材料として、high-kとよばれる高誘電率薄膜の利用が検 30 討され始めている。high-k材料の代表的なものとしては、Zr、Hf等を含む酸化 物が挙げられる。こうした材料を容量素子の容量膜やMOSFETのゲート絶縁膜に用い ることにより、従来にない優れた素子性能を実現することが可能となる。

【 0 0 0 3 】

特許文献1には、こうしたhigh-k材料を用いた容量素子が開示されている。この 文献において、high-k材料からなる容量膜は、原子層成長法(ALD;Atomi c Layer Deposition)により形成されている。原子層成長法は、一原 子層ずつ層を堆積していく方法であり、成膜工程が低温プロセスになる上、良好な膜質の 膜が得られやすいという利点を有する。

【0004】

図2は、特許文献1記載の容量素子の断面図である。基板21上に、素子分離領域22 が設けられ、素子領域に、ゲート電極23、ソース/ドレイン拡散層24からなるトラン ジスタが形成されている。ゲート電極23の両脇にはサイドウォール25が設けられてい る。ゲート電極23上およびソース/ドレイン拡散層24上部は、不図示のコバルトシリ サイド膜で覆われている。

【 0 0 0 5 】

このトランジスタ上に、セルコンタクト28を介してビット線29が形成されている。 また、トランジスタ上に、容量コンタクト31を介してシリンダ型のMIM容量素子が設 けられている。この容量素子は、下部電極34、容量膜35および上部電極36が積層し 、さらにその上部にタングステン膜37が形成された構成を有している。容量膜35の絶

(2)

縁膜としては、 Z r O 2 等の金属材料が用いられる。容量膜 3 5 は、原子層成長法により 形成される。

【0006】

原子層成長法によりZrO2を形成する場合、成膜ガスとして、ZrCl4およびH2 Oを用いることが一般的である。上記文献にもこのような方法によりZrO2を形成する ことが記載されている。しかしながら、現在ではhigh-k膜に対し、より高水準の膜 質が求められ、より高い生産効率の成膜が望まれるようになってきており、従来の成膜方 法は、こうしたニーズに対し必ずしも充分な解を与えるものではなかった。また、近年で は、high-k材料を用いた容量素子については、リーク電流を低減することが強く望 まれていた。

【0007】

一方、high-k材料をトランジスタのゲート絶縁膜に用いる試みも行われている。 こうした材料を利用することにより、ゲート絶縁膜の厚みをある程度厚くしてもシリコン 酸化膜換算膜厚は薄くなり、物理的・構造的に安定なゲート絶縁膜を実現することができ る。しかしながら、このようなゲート絶縁膜を具備するトランジスタでは、ゲート電極中 に導入された不純物がゲート絶縁膜を突き抜けてチャネル領域に到達することがあった。 不純物の突き抜けが起こると、設計通りのトランジスタ特性が得られず、半導体素子の信 頼性が著しく低下する。high-kゲート絶縁膜を備えるトランジスタの設計において は、こうした不純物の突き抜けを充分に抑制することが重要な技術的課題となる。

[0008]

【特許文献1】

特開2002-373945号公報

[0009]

【発明が解決しようとする課題】

本発明は上記事情に鑑みなされたものであって、その目的とするところは、高誘電率材 料からなる膜を有する半導体素子において、当該膜中の漏れ電流を低減し、素子の信頼性 を向上させることにある。

[0010]

【課題を解決するための手段】

本発明によれば、基板上に金属下部電極を形成する工程と、

30

前記金属下部電極上に<u>成膜温度200~400</u>、成膜圧力0.05~10torrの範 <u>囲で</u>Zr(N(CH₃)(C₂H₅))₄と酸化剤ガスを用いた原子層成長法により容量膜であるZrOCN膜を 前記Zr(N(CH₃)(C₂H₅))₄と前記酸化剤ガスの流量比(Zr(N(CH₃)(C₂H₅))₄/酸化剤ガス)が 1/100以下の条件で成膜する工程と、

前記容量膜上に金属上部電極を形成しMIMキャパシタを形成する工程と、

を含み、

前記酸化剤ガスがNOである半導体装置の製造方法が提供される。

[0011]

【発明の実施の形態】

本発明において、前記式 M O_x C_v N_zが、

0.7 x 1.85、0.05 z 0.2

を満たす構成とすることができる。こうすることにより、金属化合物膜中の漏れ電流を一層確実に低減することができる。なお、窒素組成を示す z の値を 0 . 1 以下とすれば、相対的に酸素の組成比が増大し、誘電率の向上が図られる。なお、上記式 M O _x C _y N _z により規定される金属化合物膜は、他に、微量元素を含んでいても良い。

【0012】

本発明の半導体装置において、半導体基板上に形成されたゲート電極、および、半導体 基板中に設けられ表面がシリサイド化されたソース領域およびドレイン領域を有するトラ ンジスタと、トランジスタのソース領域およびドレイン領域と容量素子とを接続する接続 プラグと、をさらに備える構成としてもよい。ソース領域およびドレイン領域表面をシリ

(3)

20

40

20

30

サイド化することにより、ソース領域およびドレイン領域の低抵抗化およびソース領域お よびドレイン領域と接続プラグとのコンタクト抵抗の低減を図ることができ、これにより 、トランジスタの動作の高速化を図ることができる。

[0013]

本発明において、原子層成長法により前記金属化合物膜を形成する際、成膜ガスの原料 として、

 $M(NRR')_4$

(但し、Mは、少なくともHfまたはZrを含む。RおよびR'はそれぞれ独立に炭化水 素基を示す。)

を用いることができる。こうすることにより、上記特定組成の金属化合物膜を安定的に得 10 ることができる。また、成膜ガスの原料由来のパーティクルの混入が抑制され、金属化合 物膜の膜質をより向上させることができる。

【0014】

本発明において、金属化合物膜を形成した後、窒素または窒素を含むガス中でアニール を行い、膜中に窒素を導入してもよい。金属化合物膜中に窒素を導入することにより、よ り一層、漏れ電流の低減を図ることができる。

【 0 0 1 5 】

本発明を容量素子に適用した場合において、以下の構成を採用してもよい。すなわち、 半導体基板上に形成されたゲート電極、および、前記半導体基板中に設けられ表面がシリ サイド化されたソース領域およびドレイン領域を有するトランジスタと、前記トランジス タの前記ソース領域および前記ドレイン領域と前記容量素子とを接続する接続プラグと、 をさらに備える構成としてもよい。ソース領域およびドレイン領域表面をシリサイド化す ることにより、ソース領域およびドレイン領域の低抵抗化およびソース領域およびドレイ ン領域と接続プラグとのコンタクト抵抗の低減を図ることができ、これにより、トランジ スタの動作の高速化を図ることができる。シリサイド化されたソース領域およびドレイン 領域は、たとえば500 を超える高温プロセスを行うと、シリサイドの凝集が起こるこ とがある。本発明に係る容量素子は、容量膜を原子層成長法のような200~400 の低温成膜プロセスで形成することができるので、こうした凝集の発生を抑えることがで きる。こうした構成の半導体装置は、半導体基板上にゲート電極を形成する工程と、ゲー ト電極を挟んで半導体基板の主面に不純物を導入し、ソース領域およびドレイン領域を形 成する工程と、ソース領域およびドレイン領域の表面をシリサイド化する工程と、ゲート 電極、ソース領域およびドレイン領域を覆うように層間絶縁膜を形成した後、該層間絶縁 膜を選択的に除去してソース領域およびドレイン領域に到達するコンタクトホールを形成 し、次いでコンタクトホールを金属膜で埋め込むことにより接続プラグを形成する工程と を経ることにより作製することができる。この際、上記接続プラグと第一の電極とが接 続するように第一の電極を形成する。また、第一の電極および第二の電極は、500 以 下の温度で形成する。下限値は成膜方法に応じて適宜な温度が選択されるが、たとえば1 00 以上とする。

[0016]

ソース領域およびドレイン領域の表面をシリサイド化する工程は、ソース領域およびド 40 レイン領域に接して遷移金属からなる金属膜を形成した後、熱処理を加える工程を含むこ ととすることができる。遷移金属からなる金属膜としては、たとえばコバルト膜、ニッケ ル膜等を例示することができる。こうした構成を採用した場合、容量素子の第一の電極、 容量膜および第二の電極を形成する工程は、500 以下の温度で行うようにする。50 0 を超える温度とすると、ソース領域およびドレイン領域に形成されたシリサイドが凝 集を起こし、接続プラグとソース領域およびドレイン領域とのコンタクト抵抗が増大する 。低温プロセスで電極および容量膜を形成するためには、電極材料を適宜に選択するとと もに、容量膜の成膜を原子成長法により行うことが好ましい。こうした観点から、電極材 料としては、たとえば、Ti、W、Pt、IrまたはRu、またはこれらの窒化物を含む 材料が好ましく用いられる。 50 [0017]

以下、本発明の好ましい実施の形態について図面を参照して説明する。

【0018】

第一の実施の形態

本実施形態は、シリンダ型のMIM容量素子に関するものである。図1は、本実施形態 に係る容量素子の概略構造を示す図である。ゲート電極123およびソース・ドレイン領 域124を具備するトランジスタ上に、容量コンタクト131を介してシリンダ型のMI M容量素子が設けられている。容量素子は、下部電極(第一の電極)140、容量膜14 2、上部電極(第二の電極)144およびタングステン膜がこの順で積層し、さらにこれ をパターニングし加工された構造を有している。また、トランジスタ上に、セルコンタク ト128を介してビット線129が形成されている。なお、図1中、ビット線129と容 量コンタクト131が同じ断面図に描かれているが、全体構造の理解のためにこのように 記載したものであり、実際にはこれらは交差していない。容量コンタクト131が設けら れている領域の間隙にビット線129が配置された形態となっている。

【0019】

容量膜142は、ZrO_xC_yN_z(但し、x、y、zは、0<x、0.1 y 1. 25、0.01 z、x+y+z=2を満たす。)からなる組成の金属化合物膜により構 成されている。こうした組成の金属化合物膜は、単に成膜ガスを適切に選択することのみ では実現することは困難であり、成膜ガスの選択、成膜条件の最適化によりはじめて形成 することが可能となる。

[0020]

こうした特定組成の金属化合物膜により容量膜を構成しているため、本実施形態に係る 容量素子は、高容量であり、かつ、漏れ電流が顕著に低減されている。以下、図1に示す 素子の製造工程について説明する。

【0021】

まず、図3(a)に示すようにトランジスタを形成する。シリコンからなる基板121 上に、素子分離領域122を形成し、図示しないゲート絶縁膜を介してゲート電極123 を形成した後、基板121の表面近傍に不純物をイオン注入し、ソース・ドレイン領域1 24を形成する。つづいて、ゲート電極123およびソース・ドレイン領域124の表面 にコバルト膜を形成した後、熱処理し、コバルトシリサイドを形成する。以上のようにし て形成されたトランジスタ上に、層間絶縁膜126を形成する。 【0022】

30

10

20

次に、層間絶縁膜126を選択的にドライエッチングし、ソース・ドレイン領域124 に達するコンタクトホールを形成する。次いでこのコンタクトホールにバリア膜であるT iN/Tiを成膜した後、ホールを埋め込むようにタングステン膜を成膜し、次いでタン グステンをCMPにより研磨することにより、タングステンプラグを形成する。以上のよ うにして、図3(b)に示すように、セルコンタクト127、128が形成される。 【0023】

次にセルコンタクト127、128上にビット線129を形成し、さらにその上に層間 絶縁膜130を形成する。つづいて、層間絶縁膜130の上面をCMP(化学的機械的研 40 磨)により平坦化する(図4(c))。

【0024】

次に、層間絶縁膜130をドライエッチングし、セルコンタクト127に達するコンタクトホールを形成する。次いでこのコンタクトホールを埋め込むようにタングステン膜を 成膜し、次いでCMPにより、容量コンタクト131を形成する(図4(d))。なお、 図4(d)中、ビット線129と容量コンタクト131が同じ断面図に描かれているが、 全体構造の理解のためにこのように記載したものであり、実際にはこれらは交差していない。

[0025]

次に、図5(e)に示すように、容量コンタクト131上に層間絶縁膜132を形成す 50

3を開口する。シリンダー133は、たとえば、深さ300~500nm、長径0.3~ 0.5µm、短径0.15~0.3µmの楕円柱状とする。 [0026]次に図6(g)に示すように、CVD法により膜厚5~40nmの下部電極140を形 成する。 [0027]次いでシリンダー133の内部をフォトレジストで充填した後、基板全面をエッチバッ クし、その後、酸素プラズマ処理および有機剥離処理によりシリンダー133内部のフォ トレジストを除去する。以上により、シリンダー133外部の下部電極140が除去され る(図6(h))。 [0028]つづいて基板全面に容量膜142、上部電極144をこの順で成膜する。ここで、容量 膜142は原子層成長法(ALD法)により形成する。 [0029]容量膜142は、ZrO_xC_yN_z(但し、x、y、zは、0<x、0.1 y 1. 25、0.01 z、x+y+z=2を満たす。)で表される組成を有する膜である。 $\begin{bmatrix} 0 & 0 & 3 & 0 \end{bmatrix}$ 容量膜142を成膜する際に用いる成膜ガスのうち、金属原料ガスは、下記一般式 Zr (NRR') 4 (但し、RおよびR'は、それぞれ独立に炭化水素基を示し、好ましくは直鎖状または分 岐状のアルキル基とする。) で表される金属化合物を用いる。 R および R ' としては炭素数 6 以下のアルキル基が好ま しく、具体的には、メチル基、エチル基、プロピル基、ターシャルブチル基等が挙げられ る。 [0031]上記原料ガスのうち好ましいものとして、 Zr (N (C₂H₅)₂)₄, Zr (N (CH₃)₂)₄, Zr (N (CH₃) (C₂H

5))₄等が挙げられる。こうした化合物を選択することにより、平滑な表面を有する膜が得られ、また、膜中にパーティクルが混入することが抑制される。この結果、リーク電流の少ない良好な膜質の容量膜を得ることができる。 【0032】

30

40

50

10

20

容量膜142を成膜する際に用いる酸化剤ガスとしては、酸素または酸素元素を含む化 合物が用いられる。具体的には、NO、NO₂、N₂O、H₂O、O₂、O₃等が挙げら れる。このうち、NO、NO₂、N₂Oが好ましく、窒化性ガスと酸化性ガスの組み合わ せであるNOとNO₂の混合ガス、NOとO₃の混合ガスがより好ましい。これらを選択 することにより、良好な膜質の容量膜を安定的に得ることができる。従来頻用されていた H₂Oを酸化剤として用いるプロセスでは、成膜装置内にH₂Oが残存しやすいのに対し 、NO、N₂O、NO₂は、パージにより成膜装置から容易に除去することができ、生産 効率を向上させることができる。

【 0 0 3 3 】

たとえば、膜厚10nmのZrO2を以下の方法により成膜したところ、方法1では成 膜時間20分、方法2では成膜時間18分であったのに対し、方法3では55分を要した

【 0 0 3 4 】 方法 1 成膜ガス: Z r (N(C H ₃)(C ₂ H ₅))₄ + N O 方法 2 成膜ガス: Z r (N(C H ₃)(C ₂ H ₅))₄ + O ₃ 方法 3

る。つづいて図5(f)に示すように、層間絶縁膜132に容量形成用のシリンダー13

成 膜 ガ ス : Z r C l ₄ + H ₂ O

容量膜142の成膜温度は、200 以上400 以下とすることが好ましい。200 未満ではZrO₂膜中の不純物が増大する場合がある。400 を超えると成膜される 基板上でZr(NRR')₄の分解が起こり膜中不純物が許容度を超える場合がある。ま た、成膜温度を高くしすぎると結晶粒子の粒径が大きくなりリーク電流が増加することが ある。

[0035]

また、金属含有成膜ガスと酸化性ガスの比(金属含有成膜ガス/酸化性ガス)は、1/ 100以下とすることが好ましい。こうすることにより、膜中の不純物を低減することが できる。

[0036]

また、酸化性ガスとしてNOおよびN₂を混合して用いる場合、NO/N₂の値は、1 /10000以上とすることが好ましい。

【0037】

成膜時の圧力は、たとえば10mtorr~10torrとする。

【0038】

成膜ガスの供給は、たとえば図8に示すようにする。図8(a)は酸化膜、図8(b) は酸窒化膜を成膜する際のシークエンスの例である。図8(b)では、成膜中にアンモニ アを導入することにより、酸窒化膜を形成する。図中、「成膜ガス」は金属化合物の原料 ガスを示し、「酸化剤」とは、酸素または酸素を含む化合物ガスを示す。以下、図8(a))のシークエンスについて、成膜ガスとしてZr(N(CH₃)(C₂H₅))₄を用い 、酸化剤ガスとしてNOを用い、パージガスとして不活性ガスを用いた場合を例に挙げて 説明する。

【 0 0 3 9 】

まず、ALD装置のチャンバー内にZr(N(CH₃)(C₂H₅))₄を原料として 供給し、下部電極表面に反応を起こさせて1原子層だけ成長させる。次に、Zr(N(C H₃)(C₂H₅))₄の供給を停止してチャンバーの中にArやN₂に代表される不 活性ガスをパージガスとして入れて過剰の未反応Zr(N(CH₃)(C₂H₅))₄ を除去する。

[0040]

次にNOを供給して基板上に成長したZrを終端している官能基を除去する。次に、NOの供給を停止して、ArやN2に代表される不活性ガスをパージガスとして導入し、未反応NOや反応副生成物を除去し、パージガスを停止する。

【0041】

以上のように、 Z r (N (CH₃) (C₂H₅))₄ 供給、パージ、 N O 供給および パージの一連のサイクルを所望の回数だけ順次繰り返すことで 5 ~ 1 5 n m の 膜厚の Z r O_x C_y N_z (但し、 x、 y、 z は、 0 < x、 0 . 1 y 1 . 2 5 、 0 . 0 1 z 、 x + y + z = 2 を満たす。)からなる容量膜 1 4 2 を得ることができる。

【0042】

ここで、ZrO_xC_vN_zのx、y、zが、

0 < x 、 0 . 1 y 1 . 2 5 、 0 . 0 1 z 、 x + y + z = 2

を満たすようにするためには、成膜ガスを適切に選択するとともに、その成膜ガスに応じ て最適な成膜条件を選択することが重要である。成膜ガスとしては前述した Zr(NRR ')₄

(但し、RおよびR'は、それぞれ独立に直鎖状または分岐状のアルキル基を示す)

で表される金属化合物を用いることが好ましい。成膜条件としては、成膜温度、成膜圧力 、成膜速度、成膜ガスを供給する時間等を好適に調整する。

【0043】

容量膜142を形成した後は、CVD法により膜厚5~40nmの上部電極144を形成する。以上により図7(i)に示した状態となる。

10

30

20

40

[0044]

その後、図7(j)に示すように、シリンダー133内部を埋め込むようにタングステ ン膜146を形成する。次いで、タングステン膜146上に所定の開口部を有するレジス ト膜を形成し、これをマスクとして選択的にタングステン膜146をドライエッチングす ることにより素子分離を行い、図1に示すようなMIM型容量素子が完成する。 [0045]

このようにして形成されたMIM型容量素子は、電気絶縁性が高く、誘電率の大きい材 料であるZrOCNからなる容量膜を備えるため高容量の素子が得られる。また、下部電 極と容量膜との界面状態、および容量膜と上部電極との界面状態を良好に保つことができ るため、容量値の低下と容量膜リークの増加を効果的に抑制することができる。 [0046]

以上、シリンダー型容量素子の例について説明したが、これに限るものではなく、本発 明はプレーナ型容量素子およびボックス型容量素子に適用することもできる。 [0047]

第二の実施の形態

第一の実施の形態において、容量膜142を形成した後、N,O、NH 。のような窒素 含有化合物を用いたプラズマにより、容量膜142の窒化を行ってもよい。こうすること により、容量素子の漏れ電流をさらに効果的に低減することができる。

[0048]

20 この窒化処理では、リモートプラズマを利用することが好ましい。図9は、リモートプ ラズマの概念図である。基板の配置された処理室と異なる場所に、ガス導入口、導波管、 マイクロ波印加手段を備えたプラズマ発生室を設け、ここで発生したプラズマを、石英管 を経由させ、基板の配置された室に導く。この室内で、基板表面のプラズマ処理を行う。 図9では、窒素のみを導入し、プラズマを生成するようになっている。こうした方式を採 用することにより、基板へ与える損傷を抑制しつつ充分な窒化処理を行うことができる。 プラズマ条件は、たとえば以下のようにする。

[0049]

温度:400~450

プラズマパワー: 4 0 0 W ~ 5 0 0 0 W N っ または N H っ の 流量: 0 . 5 L ~ 5 L / m i n 圧力:1mtorr~10torr

第三の実施の形態

本実施形態は、デカップリングコンデンサに本発明を適用した例である。デカップリン グコンデンサとは、LSIの配線の上層に形成される高誘電薄膜キャパシタであって、電 源とLSIの配線間に存在する寄生インダクタンス等によって生じる電圧降下を補うため に設置される。本実施形態では、このコンデンサの容量膜を低温成膜が可能でかつ酸化雰 囲気のポストアニールを不要とするALD法により形成して、このMIM構造の薄膜キャ パシタを電源間のデカップリングコンデンサとして機能させるものである。

[0050]

40 図10は、本実施形態に係る半導体装置の一部断面図である。最上層配線(接地線)2 01、最上層配線(電源線)202上には層間膜205が形成され、層間膜205上には 、下部電極206、容量膜207、上部電極208がこの順で形成され、デカップリング コンデンサ210を構成している。下部電極206と最上層配線(接地線)201とはコ ンタクトプラグ203を介して接続されており、上部電極208と最上層配線(電源線) 202とはコンタクト204を介して接続されている。

[0051**]**

次に、図10に示すデカップリングコンデンサの製造方法について説明する。まず、既 知の製造方法に基づき作製したロジックデバイスの最上層配線201、202上に層間膜 205を成膜する。この層間膜205にコンタクトホールを形成し、Cu、A1、TiN 、Wからなる群から選択される一または二以上の材料を成膜して埋め込みを行い、CMP 10

30

を行ってコンタクトプラグ203、204を形成する。CMP後、層間膜205およびコ ンタクトプラグ203、204上に、反応性スパッタ法あるいはALD法により、TiN , Ti, TaN, Ta, W, WN, Pt, Ir, Ruから成る群中の少なくとも1つ以上 の材料からなる下部電極膜を成膜し、下部電極膜を所望の形状に加工して下部電極206 を形成する。

[0052]

下部電極206を形成した後に、ALD法により成膜温度200~400 で容量膜を 成膜する。この容量膜は、ZrO_xC_vN_z(但し、x、y、zは、0<x、0.1 V 1.25、0.01 z、x + y + z = 2を満たす。)で表される組成を有する膜であ る。膜厚は、2~15nm程度とする。この膜を成膜する方法や、用いる成膜ガス、酸化 剤ガスは、第一の実施の形態で述べたのと同様である。本実施形態では、こうした特定組 成を有する金属化合物膜を容量膜に用いるため、高容量で漏れ電流の少ない容量素子を実 現することができる。

[0053]

容量膜を所望の形状に加工して容量膜207を形成した後、スパッタ法あるいはALD 法によりTiN,Ti,TaN,Ta,W,WN,Pt,Ir,Ruから成る群中の少な くとも1つ以上の材料からなる上部電極膜を成膜し、次に、所望の形状に加工して上部電 極208を形成することにより半導体装置内部にデカップリングコンデンサとして機能す る薄膜キャパシタを得る。

[0054]

なお、図10では、下部電極を最上層配線(接地線)に接続し、上部電極を最上層配線 (電源線)に接続しているが、本発明は、この場合に限定されるものではなく、接続関係 を入れ替えて下部電極を最上層配線(電源線)に接続し、上部電極を最上層配線(接地線)に接続する場合も当然に同じ作用を奏するものである。

[0055]

また、図10では、デバイスの最上層配線の直上にデカップリングコンデンサとして機 能する薄膜キャパシタを形成したが、最上層配線上に限るものではなく、デバイスの内部 、下部いずれの場所でも良い。

[0056]

30 上述したように、この第三の実施の形態では、高誘電率を有する容量膜の形成に低温成 膜かつ酸化雰囲気のポストアニール不要の特徴を有するALD法を用いることにより、配 線層の酸化による特性劣化、歩留まり低下を引き起こさずに半導体装置の内部に薄膜キャ パシタを形成できる。

[0057]

この薄膜キャパシタをデカップリングコンデンサとして機能させることにより、従来の オンチップデカップリングコンデンサの問題を解決するとともに、オンチップデカップリ ングコンデンサの利点である低インダクタンス・大容量を実現できる。

[0058]

上記特性組成の容量膜を有する薄膜キャパシタを半導体装置の最上配線上に形成するこ とにより、LSIの高速化に対応した低インダクタンスかつ大容量のオンチップデカップ リングコンデンサを実現することができる。

[0059]

第四の実施の形態

本実施形態は、本発明をMOSFETに適用した例である。本実施形態に係るMOSF ETは、図11に示す構造を有している。図11のトランジスタは、シリコン基板400 上に、シリコン酸窒化膜402および金属化合物膜404が積層してなるゲート絶縁膜と 、ポリシリコンからなるゲート電極406とが積層したゲート電極を備えている。このゲ - ト電極の側面にシリコン酸化膜からなるサイドウォール410が形成されている。ゲー ト電極の両脇のシリコン基板400表面には不純物が拡散したソース領域およびドレイン 領域412が形成されている。

10

[0060]

金属化合物膜404は、HfO_xC_yN_z(但し、x、y、zは、0<x、0.1 y 1.25、0.01 z、x+y+z=2を満たす。)で表される組成を有する膜であ る。このような膜を採用することにより、ゲート電極中の不純物のシリコン基板への突き 抜けを効果的に防止することができる。

【0061】

上記金属化合物成膜用原料ガスとして好ましいものは、

H f (N (C ₂ H ₅) ₂) ₄ 、 H f (N (C H ₃) ₂) ₄ 、

H f (N(CH₃)(C₂H₅))₄等が挙げられる。こうした化合物を選択することに より、不純物の突き抜けの現象をより効果的に抑制することができる。

[0062]

以下、図11のトランジスタの製造方法について図12および図13を参照して説明す る。はじめに、図12(a)のように、表面を所定の薬液を用いて洗浄したシリコン基板 400を用意する。次いで図12(b)のように、、このシリコン基板400の主面にC VD法によりシリコン酸窒化膜402を形成する。つづいて、図12(c)のように、原 子層成長法により金属化合物膜404を形成する。この成膜に用いる成膜ガスのうち、金 属原料ガスは、下記一般式

 $Hf(NRR')_{4}$

(但し、 R および R ' は、それぞれ独立に炭化水素基を表し、好ましくは直鎖状または分 岐状のアルキル基とする。)

20

30

10

で表される金属化合物を用いる。 R および R ' としては炭素数 6 以下のアルキル基が好ま しく、具体的には、メチル基、エチル基、プロピル基、ターシャルブチル基等が挙げられ る。

[0063]

一方、金属化合物膜404を成膜する際に用いる酸化剤ガスとしては、酸素または酸素 元素を含む化合物が用いられる。具体的には、NO、NO₂、N₂O、H₂O、O₂、O ₃等が挙げられる。このうち、NO、NO₂、N₂Oが好ましく、窒化性ガスと酸化性ガ スの組み合わせであるNOとNO₂の混合ガス、NOとO₃の混合ガスがより好ましい。 これらを選択することにより、良好な膜質の容量膜を安定的に得ることができる。また、 NO、N₂O、NO₂は、パージにより成膜装置から容易に除去することができ、生産効 率を向上させることができる。

【0064】

成膜ガスの供給は、たとえば以下のようにする。まず、ALD装置のチャンバー内にH f(N(CH₃)(C₂H₅))₄を原料として供給し、下部電極薄膜表面に反応を起こ させて1原子層だけ成長させる。次に、Hf(N(CH₃)(C₂H₅))₄の供給を 停止してチャンバーの中にArやN₂に代表される不活性ガスをパージガスとして入れて 過剰の未反応Hf(N(CH₃)(C₂H₅))₄を除去する。

【0065】

次にNOを供給して基板上に成長したHfを終端している官能基を除去する。次に、N Oの供給を停止して、ArやN₂に代表される不活性ガスをパージガスとして導入し、未 ⁴⁰ 反応NOや反応副生成物を除去し、パージガスを停止する。

【0066】

以上のように、Hf(N(CH₃)(C₂H₅))₄ 供給、パージ、NO供給および パージの一連のサイクルを所望の回数だけ順次繰り返すことで 5 ~ 1 5 n mの膜厚のHf O_xC_yN_z(但し、x、y、zは、0<x、0.1 y 1.25、0.01 z、x + y + z = 2を満たす。)からなる金属化合物膜 4 0 4 を得る。 【0067】

その後、図12(d)に示すように、金属化合物膜404上にゲート電極膜406を形成する。ゲート電極膜406としては、多結晶シリコンを用いることが好ましいが、その ほか、SiGe、TiN、WN、Ni等の金属電極を用いることもできる。

[0068]

つづいて、図13(e)のように、シリコン窒化膜402、金属化合物膜404および ゲート電極膜406をエッチングして所定の形状に加工し、ゲート電極を得る。その後、 ゲート電極側面にサイドウォール410を形成するとともにゲート電極およびその両脇の シリコン基板400表面に不純物を導入する。以上により、図13(f)に示すMOSF ETが作製される。

【0069】

本実施形態に係るMOSFETでは、ゲート絶縁膜が上記特定組成の金属化合物膜40 4を含むため、ゲート電極膜406中の不純物がゲート絶縁膜を突き抜けシリコン請求項 基板400へ侵入することを効果的に抑制することができる。これにより、信頼性の高い ¹⁰ トランジスタが得られる。

【0070】

以上、本発明の好ましい実施の形態について説明した。この実施の形態は例示であり、 様々な変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理 解されるところである。

[0071]

たとえば、上記実施の形態において、容量素子ではZrを含有する膜を利用し、トラン ジスタではHfを含有する膜を利用したが、容量素子においてHf含有膜を、トランジス タにおいてZr含有膜を、それぞれ用いることもできる。また、HfとZrの両方を含む 膜を、容量膜やゲート絶縁膜に適用することもできる。

[0072]

また、容量膜やゲート絶縁膜は、単層構造でも多層構造のいずれであってもよい。多層 構造を採用する場合、上記特定組成の金属化合物膜を複数備えていてもよい。多層の場合 、上記特定組成範囲内であれば、例えばZrOCNとHfOCNの積層膜のように各層の 組成が異なっていても良い。

【0073】

また、容量膜やゲート絶縁膜において、電極等と接する部分が上記金属化合物膜以外の 材料により構成されていてもよい。たとえば、ゲート絶縁膜とシリコン基板との界面やゲ ート絶縁膜とゲート電極との界面において、シリコンと金属化合物膜との反応を抑制する ために金属窒化膜や金属酸窒化膜を形成してもよい。

30

20

【0074】 【実施例】

シリコン基板上にトランジスタを形成し、その拡散層と接続するように、トランジスタの上部に第一の実施の形態で説明した図1の構造のシリンダ型キャパシタを形成した。キャパシタは、TiNからなる膜厚30nmの下部電極、膜厚10nmの容量膜および膜厚30nmのTiNからなる上部電極がこの順で積層した構造を有する。

【0075】

容量膜は原子層成長法により形成した。その成膜条件を表1のように変更し、NO.1 ~NO.8のサンプルを作製した。得られた容量膜について、SIMS(二次イオン質量 分析)により元素組成を測定したところ、表2に示すような組成が得られた。

【0076】

NO.2~NO.4のサンプルは、

ZrO_xC_yN_z

式中、x、y、zは、0.7<x、0.1 y 1.25、0.01 z、x+y+z= 2を満たすものであった。

【0077】

一方、NO.6~NO.8は、上記×、y、zの組成が上記式で規定する範囲からはず れるものであった。NO.6~NO.8およびNO.2~NO.4は、いずれもZr(N (CH₃)(C₂H₅))₄(テトラキスメチルエチルアミノジルコニウム)を用いるも のであるが、成膜条件によって、得られる膜の組成が変動することがわかる。このことか

50

10

ら、上記条件を満たす Z r O _x C _y N _z (からなる組成の金属化合物膜は、単に成膜ガス を適切に選択することのみでは実現することは困難であり、成膜ガスの選択、成膜条件の 最適化によりはじめて形成できるものであることが明らかにされた。成膜条件としては、 成膜温度、成膜圧力、成膜速度、成膜ガスを供給する時間等を挙げられ、これらの条件の 組み合わせを最適化することにより、上記金属化合物膜を得ることができる。 【0078】

NO.1~NO.5と同条件で作成した膜について、パーティクルチェッカーで測定したところ、NO.1では膜中にパーティクルが混入していることが確認された。NO.2 ~NO.5およびNO.6~NO.8では、パーティクルの混入は認められなかった。 【0079】

次に、上記サンプルのうちNO.1、3、5、8について、容量および漏れ電流を測定 し比較した。結果を図14に示す。図中、各サンプルについて、それぞれ複数の測定結果 が示されているが、これは膜厚を変えて成膜し、複数の測定を行ったものである。NO. 3のサンプルは他のものに比べて漏れ電流が小さいことが明らかになった。NO.2、4 についても同様の測定を行ったところ、NO.1、5、8に対し漏れ電流が小さいという 結果が得られた。

 $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$

【表1】

(12)

	年 日 ポ コ	使用ガス	使用ガス	使用ガス流量	成膜温度	成膜圧力	成膜速度		元素紙	[成	
	気用シイ	7	e	比 1/2/3	<u>ତ</u>	(torr)	(A/cycle)	0	c	Z	ü
N0.1	ZrCl4	H2O	N2	1/2.5/10	200-400	0.05-10	0.4-3	1.974	0.02	0.001	0.005
N0.2	Zr(N(CH3)(C2H5))4	NO	N2	0001/001/1	200-400	0.05-10	0.4-3	1.842	0.105	0.053	0
NO.3	Zr(N(CH3)(C2H5))4	NO	N2	0001/001/1	200-400	0.05-10	0.4-3	1.15	0.8	0.05	0
NO.4	Zr(N(CH3)(C2H5))4	NO	N2	0001/001/1	200-400	0.05-10	0.4-3	0.71	1.19	0.1	0
NO.5	Zr(OiPr)4	02	N2		200-400	0.05-10	10-50	0.5	1.499	0.001	0
0.0N	Zr(N(CH3)(C2H5))4	0N	NZ	1/100/1000	150	0.05-10	0.4-3	0.415	1.583	0.002	0
N0.7	Zr(N(CH3)(C2H5))4	ON	NZ	1/20/1000	200-400	0.05-10	0.4-3	0.559	1.34	0.001	0
NO.8	Zr(N(CH3)(C2H5))4	ON	N2	100/1/1000	200-400	0.05-10	0.4-3	0.38	1.61	0.01	0

[0081**]**

【発明の効果】

以上説明したように本発明によれば、ZrやHfを含む高誘電率材料からなる膜を有す る半導体素子において、膜中の漏れ電流を低減し、素子の信頼性を向上させることができ る。本発明を容量素子に適用した場合、高容量で漏れ電流の少ない容量素子が提供される 。また本発明をトランジスタに適用した場合、シリコン酸化膜換算膜厚が薄く、信頼性の 高いゲート絶縁膜を備えたトランジスタが提供される。 【図面の簡単な説明】 40

50

20

10

【図1】 実施の形態に係る容量素子の構造を示す図である。 【図2】 従来の容量素子の構造を示す図である。 【図3】 実施の形態に係る容量素子の製造方法を説明するための図である。 【図4】 実施の形態に係る容量素子の製造方法を説明するための図である。 【図5】 実施の形態に係る容量素子の製造方法を説明するための図である。 【図6】 実施の形態に係る容量素子の製造方法を説明するための図である。 【図7】 実施の形態に係る容量素子の製造方法を説明するための図である。 【図8】 図8(a)は酸化膜、図8(b)は酸窒化膜を成膜する際のシークエンスの例 である。 【図9】 リモートプラズマの概念図である。 実施の形態に係るデカップリングコンデンサの構造を示す図である。 【図10】 【図11】 実施の形態に係るトランジスタの構造を示す図である。 【図12】 実施の形態に係るトランジスタの製造方法を説明するための図である。 【図13】 実施の形態に係るトランジスタの製造方法を説明するための図である。 【図14】 実施例で評価した容量素子の特性を示す図である。 【符号の説明】 2 1 基板 22 素子分離領域 23 ゲート電極 24 ドレイン拡散層 25 サイドウォール 3 1 容量コンタクト 34 下部電極 35 容量膜 36 上部電極 37 タングステン膜 1 2 1 基板 1 2 2 素子分離領域 123 ゲート電極 124 ソース・ドレイン領域 126 層間絶縁膜 127 セルコンタクト 1 2 8 セルコンタクト 129 ビット線 1 3 0 層間絶縁膜 131 容量コンタクト 132 層間絶縁膜 1 3 3 シリンダー 1 4 0 下部雷極 1 4 2 容量膜 144 上部電極 146 タングステン膜 151 基板 201 最上層配線 (接地線) 202 最上層配線(電源線) 203 コンタクトプラグ 204 コンタクトプラグ

205

206

207

層間膜

容量膜

下部電極

(14)

10

20

30

- 2 0 8 上部電極 2 1 0 デカップリングコンデンサ 4 0 0 シリコン基板 4 0 2 シリコン窒化膜 4 0 4 金属化合物膜 4 0 6 ゲート電極
- 4 1 0 サイドウォール 4 1 2 ドレイン領域

【図1】



【図2】

















【図6】

(d)



















【図10】



【図11】













【図14】



フロントページの続き

(51)Int.Cl. H 0 1 L 29/78 (2006.01)

合議体

審判長 北島 健次 審判官 田中 永一

- 審判官 恩田 春香
- (56)参考文献 国際公開第02/079211(WO,A1) 特表2004-529495(JP,A) 特開2003-86769(JP,A) 特開2002-343790(JP,A) 特開2003-55093(JP,A) 特開2003-60198(JP,A) 特開2001-196368(JP,A)

(58)調査した分野(Int.Cl., DB名)

H01L21/8247 H01L27/115 H01L29/788 H01L29/792 H01L21/318 H01L21/8242 J01L27/108 C23C16/32 C23C16/34 C23C16/40 FΙ