

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2018-63989

(P2018-63989A)

(43) 公開日 平成30年4月19日(2018.4.19)

(51) Int.Cl.	F I	テーマコード (参考)
HO1G 4/33 (2006.01)	HO1G 4/06 102	5E001
HO1G 4/30 (2006.01)	HO1G 4/30 301F	5E082
HO1G 4/12 (2006.01)	HO1G 4/30 301E	
	HO1G 4/30 301D	
	HO1G 4/30 301A	

審査請求 未請求 請求項の数 5 O L (全 12 頁) 最終頁に続く

(21) 出願番号 特願2016-200164 (P2016-200164)
 (22) 出願日 平成28年10月11日 (2016.10.11)

(71) 出願人 000003067
 TDK株式会社
 東京都港区芝浦三丁目9番1号
 (74) 代理人 100088155
 弁理士 長谷川 芳樹
 (74) 代理人 100113435
 弁理士 黒木 義樹
 (74) 代理人 100124062
 弁理士 三上 敬史
 (72) 発明者 ▲高▼▲崎▼ 寛史
 東京都港区芝浦三丁目9番1号 TDK株式会社内
 (72) 発明者 平岡 聖啓
 東京都港区芝浦三丁目9番1号 TDK株式会社内

最終頁に続く


(54) 【発明の名称】 薄膜キャパシタ

(57) 【要約】

【課題】電極層間がショートすることを抑制することが可能な薄膜キャパシタを提供する。

【解決手段】薄膜キャパシタ100は、電極層1、3、5、7と誘電体層2、4、6とが交互に積層されたキャパシタ部10であって、当該電極層まで延びる孔部11、12、13、14を有するキャパシタ部10を備える。キャパシタ部10の積層面Pと直交し、孔部11、12、13、14を通る断面において、当該孔部の側面は、積層面Pと交差する方向に延びる基準線S1、S2、S3、S4、S5、S6に沿って延び、誘電体層2、4、6は、当該孔部側に向かって基準線S1、S2、S3、S4、S5、S6まで延び、電極層3、5、7の側面3e、5e、7eと当該基準線との間にはギャップG3、G5、G7が形成されている。

【選択図】 図2



【特許請求の範囲】

【請求項 1】

少なくとも一つの誘電体層が一对の電極層に積層方向に挟まれるように、電極層と誘電体層とが交互に積層されたキャパシタ部であって、当該キャパシタ部の最上面から前記一对の電極層のうち積層方向下方側の電極層まで延びる孔部を有するキャパシタ部を備え、前記キャパシタ部の積層面と直交し、前記孔部を通る断面において、前記孔部の側面は、前記積層面と交差する方向に延びる基準線に沿って延び、前記少なくとも一つの誘電体層は、前記孔部側に向かって前記基準線まで延び、前記一对の電極層の少なくとも一方の前記孔部側の側面と前記基準線との間にはギャップが形成されている、薄膜キャパシタ。

【請求項 2】

前記断面において、前記ギャップの面積は、 $0.0025 \mu\text{m}^2$ 以上、 $2.5 \mu\text{m}^2$ 以下である、請求項 1 に記載の薄膜キャパシタ。

【請求項 3】

前記一对の電極層の前記少なくとも一方の前記孔部側の側面は、前記ギャップ側に向かって凸形状又は凹形状を有する、請求項 1 又は 2 に記載の薄膜キャパシタ。

【請求項 4】

前記断面において、前記基準線に沿って前記孔部内に設けられた絶縁材料からなる保護層をさらに有し、前記保護層は、前記ギャップ内に存在しない、請求項 1 ~ 3 のいずれか一項に記載の薄膜キャパシタ。

【請求項 5】

前記断面において、前記基準線に沿って前記孔部内に設けられた絶縁材料からなる保護層をさらに有し、前記保護層は、前記ギャップ内にも存在する、請求項 1 ~ 3 のいずれか一項に記載の薄膜キャパシタ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、薄膜キャパシタに関する。

【背景技術】

【0002】

薄膜キャパシタは、電極層と誘電体層とが交互に複数回積層されたキャパシタ部を有する。当該キャパシタには、上面から内部の各電極層に至る孔部が形成されており、当該孔部に各電極層に電圧を印加するための引き出し電極が形成されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献 1】国際公開第 2009/078225 号

【発明の概要】

【発明が解決しようとする課題】

【0004】

薄膜キャパシタの大容量化を図るためには、キャパシタ部において、一对の電極層に挟まれている誘電体層を薄層化する必要がある。しかし、誘電体層を薄層化すると、当該誘電体層の上下の電極層間の距離が近づく。すると、孔部に隣接する当該誘電体層の側面に導電材料が付着するなどの理由により、当該上下の電極層間がショートする可能性が高くなってしまふ。これにより、従来薄膜キャパシタでは、特性不良を防ぎつつ大容量化を図ることが難しかった。

【0005】

本発明は上述の課題に鑑みてなされたものであり、電極層間がショートすることを抑制することが可能な薄膜キャパシタを提供することを目的とする。

【課題を解決するための手段】

【0006】

10

20

30

40

50

上述の課題を解決するため、本発明に係る薄膜キャパシタは、少なくとも一つの誘電体層が一对の電極層に積層方向に挟まれるように、電極層と誘電体層とが交互に積層されたキャパシタ部であって、当該キャパシタ部の最上面から上記一对の電極層のうち積層方向下方側の電極層まで延びる孔部を有するキャパシタ部を備え、キャパシタ部の積層面と直交し、上記孔部を通る断面において、上記孔部の側面は、積層面と交差する方向に延びる基準線に沿って延び、上記少なくとも一つの誘電体層は、上記孔部側に向かって基準線まで延び、上記一对の電極層の少なくとも一方の上記孔部側の側面と基準線との間にはギャップが形成されている。

【0007】

本発明に係る薄膜キャパシタによれば、一对の電極層の少なくとも一方の上記孔部側の側面と基準線との間にはギャップが形成されているため、このようなギャップが形成されていない場合と比較して、当該一对の電極層間をショートさせる際に導通させるべき距離が長くなる。そのため、当該一对の電極層間がショートすることを抑制することができる。

10

【0008】

さらに、本発明に係る薄膜キャパシタでは、上記断面において、上記ギャップの面積は、 $0.0025\mu\text{m}^2$ 以上、 $2.5\mu\text{m}^2$ 以下であることが好ましい。当該面積が $0.0025\mu\text{m}^2$ 以上であることにより、当該一对の電極層間をショートさせる際に導通させるべき距離が十分に長くなる。これにより、当該一对の電極層間がショートすることを、より抑制することができる。また、当該面積が $2.5\mu\text{m}^2$ 以下であることにより、上記

20

【0009】

さらに、本発明に係る薄膜キャパシタにおいて、上記一对の電極層の上記少なくとも一方の上記孔部側の側面は、上記ギャップ側に向かって凸形状又は凹形状を有することが好ましい。これにより、電極層の端面の表面積が拡大され、誘電体層等の絶縁体材料に対する電界集中を防ぐという効果がある。

【0010】

さらに、本発明に係る薄膜キャパシタは、上記断面において、基準線に沿って上記孔部内に設けられた絶縁材料からなる保護層をさらに有し、当該保護層は、上記ギャップ内に存在しないことが好ましい。このような保護層によって、孔部に隣接する誘電体層及び電極層の側面が保護されるため、電極層間がショートすることを、より抑制することができる。また、当該保護層が上記ギャップ内に存在しないため、電歪に起因して誘電体内部に生じやすい電流の発生箇所が、構造的に脆弱な誘電体層の端部から離間され、電極層間のショート発生の確率を更に低下させることができるという効果がある。

30

【0011】

さらに、本発明に係る薄膜キャパシタは、上記断面において、基準線に沿って上記孔部内に設けられた絶縁材料からなる保護層をさらに有し、当該保護層は、上記ギャップ内にも存在することが好ましい。このような保護層によって、孔部に隣接する誘電体層及び電極層の側面が保護されるため、電極層間がショートすることを、より抑制することができる。また、当該保護層が上記ギャップ内に存在するため、上記ギャップ上の電極層の端部の支持が不十分になることに起因して当該端部が変形することを抑制することができる。

40

【発明の効果】

【0012】

本発明によれば、電極層間がショートすることを抑制することが可能な薄膜キャパシタが提供される。

【図面の簡単な説明】

【0013】

【図1】第1実施形態の薄膜キャパシタの断面図である。

【図2】キャパシタ部の断面図である。

50

【図3】第2実施形態の薄膜キャパシタの断面図である。

【図4】内部電極層の側面の他の態様の例を示す断面図である。

【発明を実施するための形態】

【0014】

以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、各図面において、可能な場合には同一要素には同一符号を用いる。また、図面中の構成要素内及び構成要素間の寸法比は、図面の見易さのため、それぞれ任意となっている。

【0015】

(第1実施形態)

本発明の第1実施形態に係る薄膜キャパシタについて説明する。図1は、第1実施形態の薄膜キャパシタの断面図である。図1に示すように、本実施形態に係る薄膜キャパシタ100は、キャパシタ部10と、保護層21と、絶縁層25と、引き出し電極31、33と、備える。

10

【0016】

キャパシタ部10は、電極層と誘電体層とが交互に積層されて形成されている。即ち、下部電極層1、誘電体層2、内部電極層3、誘電体層4、内部電極層5、誘電体層6、上部電極層7がこの順に積層されてキャパシタ部10を構成する。誘電体層2は、下部電極層1及び内部電極層3によって積層方向に挟まれてキャパシタを構成している。同様に、誘電体層4は、内部電極層3、5によって積層方向に挟まれてキャパシタを構成し、誘電体層6は、内部電極層5及び上部電極層7によって積層方向に挟まれてキャパシタを構成

20

【0017】

なお、図1は、キャパシタ部10の積層面(キャパシタ部10の積層方向と直交する平面)と直交し、後述の孔部11、12、13、14(図2参照)を通るという条件を満たす、薄膜キャパシタ100の断面を示している。

【0018】

下部電極層1、内部電極層3、内部電極層5、上部電極層7は、それぞれ、導電材料で構成され、例えばNi、Pt、Pd、Cu、Cr、Ti、W、Al又はこれらの2つ以上の合金等の金属材料で構成される。下部電極層1、内部電極層3、内部電極層5、上部電極層7のキャパシタ部10の積層方向の厚さは、それぞれ、例えば50nm以上、1000nm以下とすることができる。

30

【0019】

誘電体層2、4、6は、それぞれ、 $BaTiO_3$ (チタン酸バリウム)、 $(Ba_{1-x}Sr_x)TiO_3$ (チタン酸バリウムストロンチウム)、 $(Ba_{1-x}Ca_x)TiO_3$ 、 $PbTiO_3$ 、 $Pb(Zr_xTi_{1-x})O_3$ 等のペロブスカイト構造を持った(強)誘電体材料や、 $Pb(Mg_{1/3}Nb_{2/3})O_3$ 等に代表される複合ペロブスカイトリラクサー型強誘電体材料や、 $Bi_4Ti_3O_{12}$ 、 $SrBi_2Ta_2O_9$ 等に代表されるビスマス層状化合物、 $(Sr_{1-x}Ba_x)Nb_2O_6$ 、 $PbNb_2O_6$ 等に代表されるタングステンブロンズ型強誘電体材料等から構成される。ここで、ペロブスカイト構造、ペロブスカイトリラクサー型強誘電体材料、ビスマス層状化合物、タングステンブロンズ型強誘電体材料において、AサイトとBサイト比は、通常整数比であるが、特性向上のため、意図的に整数比からずらしても良い。なお、誘電体層2、4、6の特性制御のため、誘電体層2、4、6に適宜、副成分として添加物質が含有されていてもよい。誘電体層2、4、6のキャパシタ部10の積層方向の厚さは、それぞれ、例えば50nm以上、1000nm以下とすることができる。

40

【0020】

続いて、図2を参照して、キャパシタ部10の構成の詳細を説明する。図2は、キャパシタ部の断面図であり、図1に示す薄膜キャパシタ100のうちキャパシタ部10のみを示した図である。図2に示すように、キャパシタ部10は、孔部11、12、13、14を有する。

50

【 0 0 2 1 】

孔部 1 1 は、キャパシタ部 1 0 の最上面（本実施形態では、上部電極層 7 の表面 7 S）から内部電極層 5 まで、キャパシタ部 1 0 の積層方向に沿って延びている。孔部 1 2 は、上部電極層 7 の表面 7 S から内部電極層 3 まで、キャパシタ部 1 0 の積層方向に沿って延びている。孔部 1 3、1 4 は、上部電極層 7 の表面 7 S から下部電極層 1 まで、キャパシタ部 1 0 の積層方向に沿って延びている。

【 0 0 2 2 】

孔部 1 1、1 2、1 3、1 4 は、例えば、中心軸がキャパシタ部 1 0 の積層方向に沿った逆切頭円錐形状又は円柱形状を有する。孔部 1 1、1 2、1 3、1 4 が、これらのいずれかの形状を有する場合、図 1 及び図 2 は、例えば孔部 1 1、1 2、1 3、1 4 の略中心軸を通るキャパシタ部 1 0 の断面を示している。

10

【 0 0 2 3 】

図 2 に示すように、当該断面において孔部 1 3 の側面は、キャパシタ部 1 0 の積層面 P と交差する方向に延びる基準線 S 1 に沿って延びる。同様に、孔部 1 1 の 2 つの側面は、それぞれ積層面 P と交差する方向に延びる基準線 S 2、S 3 に沿って延び、孔部 1 2 の 2 つの側面は、それぞれ積層面 P と交差する方向に延びる基準線 S 4、S 5 に沿って延び、孔部 1 4 は、積層面 P と交差する方向に延びる基準線 S 6 に沿って延びる。

【 0 0 2 4 】

当該断面において、基準線 S 1、S 2、S 3、S 4、S 5、S 6 は、それぞれ実質的に直線状である。基準線 S 1、S 2、S 3、S 4、S 5、S 6 がそれぞれ積層面 P と成す角度 S 1、S 2、S 3、S 4、S 5、S 6 は、90 度又は鋭角であり、例えば 15 度以上、90 度以下とすることができる。角度 S 1、S 2、S 3、S 4、S 5、S 6 は、全て略同一の角度であってもよいし、これらの一部又は全てが互いに異なる角度であってもよい。

20

【 0 0 2 5 】

また、角度 S 1、S 2、S 3、S 4、S 5、S 6 は、略 90 度であることが好ましい。何故なら、キャパシタ部 1 0 の各層の対向面積を大きく保つことができ、キャパシタ部 1 0 のキャパシタンスが大きくなるからである。

【 0 0 2 6 】

図 2 に示すように、孔部 1 1 に着目すると、誘電体層 6 は孔部 1 1 に向かって積層面 P 方向に沿って基準線 S 2 及び基準線 S 3 まで延びている。即ち、図 2 に示す断面において、誘電体層 6 の孔部 1 1 に面する側面は、基準線 S 2 及び基準線 S 3 に実質的に沿って延びている。孔部 1 2 に着目すると、誘電体層 4 及び誘電体層 6 は、それぞれ孔部 1 2 に向かって積層面 P 方向に沿って基準線 S 4 及び基準線 S 5 まで延びている。即ち、図 2 に示す断面において、誘電体層 4、6 の孔部 1 2 に面する側面は、基準線 S 4 及び基準線 S 5 に実質的に沿って延びている、又は、当該側面のうち、誘電体層 4、6 の 1 / 2 の厚みに対応する位置を結んだ線は、基準線 S 4 及び基準線 S 5 に実質的に沿って延びている。孔部 1 3 に着目すると、誘電体層 2、誘電体層 4、及び誘電体層 6 は、それぞれ孔部 1 3 に向かって積層面 P 方向に沿って基準線 S 1 まで延びている。即ち、図 2 に示す断面において、誘電体層 2、4、6 の孔部 1 3 に面する側面は、基準線 S 1 に実質的に沿って延びている、又は、当該側面のうち、誘電体層 2、4、6 の 1 / 2 の厚みに対応する位置を結んだ線は、基準線 S 1 に実質的に沿って延びている。孔部 1 4 に着目すると、誘電体層 2、誘電体層 4、及び誘電体層 6 は、それぞれ孔部 1 4 に向かって積層面 P 方向に沿って基準線 S 6 まで延びている。即ち、図 2 に示す断面において、誘電体層 2、4、6 の孔部 1 4 に面する側面は、基準線 S 6 に実質的に沿って延びている、又は、当該側面のうち、誘電体層 2、4、6 の 1 / 2 の厚みに対応する位置を結んだ線は、基準線 S 6 に実質的に沿って延びている。

30

40

【 0 0 2 7 】

また、孔部 1 1 に着目すると、上部電極層 7 は、孔部 1 1 に向かって積層面 P 方向に沿って基準線 S 2 及び基準線 S 3 の手前まで延びているため、上部電極層 7 の孔部 1 1 側の

50

2つの側面7eと基準線S2及び基準線S3との間には、それぞれギャップG7が形成されている。孔部12に着目すると、内部電極層5及び上部電極層7は、孔部12に向かって積層面P方向に沿って基準線S4及び基準線S5の手前まで延びているため、内部電極層5の孔部12側の2つの側面5eと基準線S4及び基準線S5の間には、それぞれギャップG5が形成されており、上部電極層7の孔部12側の2つの側面7eと基準線S4及び基準線S5の間には、それぞれギャップG7が形成されている。

【0028】

また、孔部13及び孔部14に着目すると、内部電極層3、内部電極層5及び上部電極層7は、孔部13及び孔部14に向かって積層面P方向に沿って基準線S1及び基準線S6の手前まで延びているため、内部電極層3の孔部13及び孔部14側の2つの側面3eと基準線S1及び基準線S6の間には、それぞれギャップG3が形成されており、内部電極層5の孔部13及び孔部14側の2つの側面5eと基準線S1及び基準線S6の間には、それぞれギャップG5が形成されており、上部電極層7の孔部13及び孔部14側の2つの側面7eと基準線S1及び基準線S6の間には、それぞれギャップG7が形成されている。

10

【0029】

本実施形態では、図2に示す断面において、内部電極層3、内部電極層5、及び上部電極層7の側面3e、5e、7eは、それぞれ対応する孔部11、12、13、14側に向かって凸形状を有する。また、側面3e、5e、7eから、それぞれ対応する基準線S1、S2、S3、S4、S5、S6までの積層面P方向に沿った最大距離(側面3e、5e、7eの対応する基準線S1、S2、S3、S4、S5、S6からの積層面P方向に沿った最大凹み量)は、例えば0.05µm以上、5µm以下である。

20

【0030】

これらの最大距離は、全て略同一の距離であってもよいし、これらの一部又は全てが互いに異なる距離であってもよい。また、上部電極層7の側面7eの上記最大凹み量は、内部電極層5及び内部電極層3の側面5e、3eの上記最大凹み量よりも大きいことが好ましい。何故なら、電歪に起因して誘電体内部に生じやすい電流の発生箇所が、凹みによって構造的に脆弱な誘電体層の端部から離間されるため、電極層間のショート発生の確率を更に低下させることができるという効果が生じるところ、当該効果は、キャパシタ部10において特に先端効果によって電界の集中が生じやすい上部電極層7の側で顕著だからである。

30

【0031】

続いて、図1を再び参照して、薄膜キャパシタ100の他の要素について説明する。保護層21は、キャパシタ部10を覆うように当該キャパシタ部10の形状に略沿って設けられており、キャパシタ部10のうち、孔部11、12、13、14の側面及び底面に隣接する領域、上部電極層7の表面7S、及び、下部電極層1の露出表面を覆う部分を有する。

【0032】

保護層21のうち、孔部11、12、13、14の側面に隣接するキャパシタ部10の領域を覆う部分は、それぞれ基準線S2、S3、S4、S5、S6、S1に沿って延びる。保護層21は、SiO₂等の絶縁材料で構成され、誘電体層2、4、6のいずれかと同一の材料で構成されていてもよいし、異なる材料で構成されていてもよい。保護層21の厚さは、例えば0.5µm以上、5µm以下とすることができる。

40

【0033】

また、絶縁層25は、キャパシタ部10及び保護層21を埋め込むように形成されている。絶縁層25は、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂等の絶縁材料で構成される。絶縁層25の上面は、略平坦となっている。本実施形態では、保護層21は、ギャップG3、G5、G7内には設けられていない。

【0034】

また、絶縁層25上には、引き出し電極31、33が互いに積層面P方向に離間して設

50

けられている。引き出し電極 3 1、3 3 は、それぞれ、導電材料で構成され、例えば Ni、Pt、Pd、Cu、Cr、Ti、W、Al 又はこれらの 2 つ以上の合金等の金属材料で構成される。

【0035】

引き出し電極 3 1 は、下部電極層 1 及び内部電極層 5 と電氣的に接続されている。具体的には、引き出し電極 3 1 の一部は、キャパシタ部 1 0 の積層方向に延びるように孔部 1 3 内に設けられており、当該一部は、絶縁層 2 5 に設けられた貫通孔 k 1 及び保護層 2 1 に設けられた貫通孔 h 1 を通って下部電極層 1 と接している。引き出し電極 3 1 の他の一部は、キャパシタ部 1 0 の積層方向に延びるように孔部 1 1 内に設けられており、当該一部は、絶縁層 2 5 に設けられた貫通孔 k 5 及び保護層 2 1 に設けられた貫通孔 h 5 を通って内部電極層 5 と接している。

10

【0036】

また、引き出し電極 3 3 は、内部電極層 3 及び上部電極層 7 と電氣的に接続されている。具体的には、引き出し電極 3 3 の一部は、キャパシタ部 1 0 の積層方向に延びるように孔部 1 2 内に設けられており、当該一部は、絶縁層 2 5 に設けられた貫通孔 k 3 及び保護層 2 1 に設けられた貫通孔 h 3 を通って内部電極層 3 と接している。引き出し電極 3 3 の他の一部は、キャパシタ部 1 0 の積層方向に延びるように上部電極層 7 上に設けられており、当該一部は、絶縁層 2 5 に設けられた貫通孔 k 7 及び保護層 2 1 に設けられた貫通孔 h 7 を通って上部電極層 7 と接している。

20

【0037】

次に、本実施形態に係る薄膜キャパシタ 1 0 0 の製造方法の例について説明する。薄膜キャパシタ 1 0 0 の製造においては、例えば、最初に下部電極層 1 となるべき金属箔上に、誘電体層 2、内部電極層 3、誘電体層 4、内部電極層 5、誘電体層 6、上部電極層 7 となるべき層をこの順に、例えばスパッタリング法によって積層してキャパシタ部 1 0 となるべき積層体を形成する（積層体形成工程）。当該工程に代えて、基板上に、下部電極層 1、誘電体層 2、内部電極層 3、誘電体層 4、内部電極層 5、誘電体層 6、上部電極層 7 となるべき層をこの順に例えばスパッタリング法によって積層してキャパシタ部 1 0 となるべき積層体を形成してもよい。

【0038】

次に、当該積層体の表面のうち、孔部 1 1 に対応する領域以外をマスクで覆った後に当該積層体をドライエッチングすることにより、当該積層体に孔部 1 1 を形成する。続いて、同様の工程によって、当該積層体に孔部 1 2、1 3、1 4 を形成する（孔部形成工程）。続いて、例えばプラズマ CVD 法によって、当該積層体を覆うように当該積層体の形状に略沿って保護層 2 1 を形成する（保護層形成工程）。

30

【0039】

次に、当該積層体を構成する各層が結晶化するように、当該積層体の焼成処理（例えば 875 で 1 時間程度）を行う（焼成工程）。これにより、キャパシタ部 1 0 が形成される。焼成処理の際、内部電極層 3、内部電極層 5、上部電極層 7 を、誘電体層 2、4、6 よりも大きく縮ませることにより、ギャップ G 3、G 5、G 7 を形成する。

【0040】

この焼成処理の条件（焼成温度、昇温速度、降温速度など）、及び、キャパシタ部 1 0 の各層を構成する材料の種類等を適切に選択することにより、ギャップ G 3、G 5、G 7 の大きさ、及び、内部電極層 3、内部電極層 5、上部電極層 7 の側面 3 e、5 e、7 e の形状を制御することができる。一般的には、この焼成処理の際の昇温速度が小さい程、ギャップ G 3、G 5、G 7 を大きくすることができる。

40

【0041】

焼成処理の後、例えばスピコート法によって、キャパシタ部 1 0 及び保護層 2 1 を埋め込むように絶縁層 2 5 を形成する（絶縁層形成工程）。そして、例えば反応性イオンエッチング法によって、絶縁層 2 5 及び保護層 2 1 をエッチングして貫通孔 k 1、k 3、k 5、k 7 及び貫通孔 h 1、h 3、h 5、h 7 を形成し（貫通孔形成

50

工程)、例えばめっき法によって、引き出し電極 3 1 及び引き出し電極 3 3 を形成し(引き出し電極形成工程)、必要に応じてダイシング等によって個別に素子化を行うことにより、薄膜キャパシタ 1 0 0 が完成する

【0042】

上述のような本実施形態に係る薄膜キャパシタ 1 0 0 によれば、内部電極層 3、内部電極層 5、及び上部電極層 7 の孔部 1 1、1 2、1 3、1 4 側の側面 3 e、5 e、7 e と、基準線 S 1、S 2、S 3、S 4、S 5、S 6 との間にはギャップ G 3、G 5、G 7 が形成されているため(図 2 参照)、このようなギャップが形成されていない場合と比較して、誘電体層 2、4、6 を積層方向に挟む一对の電極層(下部電極層 1 及び内部電極層 3、内部電極層 3 及び内部電極層 5、内部電極層 5 及び上部電極層 7)間をショートさせる際に導通させるべき領域の距離が長くなる。そのため、当該一对の電極層間がショートすることを抑制することができる。

10

【0043】

また、本実施形態に係る薄膜キャパシタ 1 0 0 では、図 1、2 に示す断面において、上記ギャップ G 3、G 5、G 7 の面積は、 $0.0025 \mu\text{m}^2$ 以上、 $2.5 \mu\text{m}^2$ 以下であることが好ましい。当該面積が $0.0025 \mu\text{m}^2$ 以上であることにより、当該一对の電極層間をショートさせる際に導通させるべき距離が十分に長くなる。これにより、当該一对の電極層間がショートすることを、より抑制することができる。また、当該面積が $2.5 \mu\text{m}^2$ 以下であることにより、上記ギャップ G 3、G 5、G 7 上の誘電体層 4、6 の端部の支持が不十分になることに起因して当該端部が変形することを抑制することができる。

20

【0044】

また、本実施形態に係る薄膜キャパシタ 1 0 0 において、内部電極層 3、内部電極層 5、及び上部電極層 7 の側面 3 e、5 e、7 e は、それぞれ対応する孔部 1 1、1 2、1 3、1 4 側に向かって凸形状を有するため(図 2 参照)、内部電極層 3、5 及び上部電極層 7 の端面の表面積が拡大されることにより、カバー層 2 1 や誘電体層 2、4、6 の方向への電界集中を防ぎ、電極層間のショート発生の確率を更に低下させることができるという効果を有する。

【0045】

さらに、本実施形態に係る薄膜キャパシタは、図 1、2 に示す断面において、基準線 S 1、S 2、S 3、S 4、S 5、S 6 に沿って孔部 1 1、1 2、1 3、1 4 内に設けられた部分を有する保護層 2 1 をさらに有し、保護層 2 1 は、G 3、G 5、G 7 内に存在しない(図 1、2 参照)。このような保護層 2 1 によって、孔部 1 1、1 2、1 3、1 4 に隣接する誘電体層 2、4、6 及び内部電極層 3、5、7 の側面が保護されるため、一对の電極層間がショートすることを、より抑制することができる。また、保護層 2 1 が G 3、G 5、G 7 内に存在しないため、電歪に起因して誘電体内部に生じやすい電流の発生箇所が、構造的に脆弱な誘電体層の端部から離間されるため、電極層間のショート発生の確率を更に低下させることができるという効果がある。

30

【0046】

(第 2 実施形態)

次に、本発明の第 1 実施形態に係る薄膜キャパシタについて説明する。図 3 は、第 2 実施形態の薄膜キャパシタの断面図であり、第 1 実施形態の薄膜キャパシタ 1 0 0 の図 1 に示す断面図に対応する。

40

【0047】

図 3 に示す本実施形態の薄膜キャパシタ 2 0 0 は、キャパシタ部 1 0 を覆うように設けられた保護層の構成において、第 1 実施形態の薄膜キャパシタ 1 0 0 と相違する。即ち、本実施形態の保護層 2 3 は、ギャップ G 3、G 5、G 7 内にも設けられている。具体的には、保護層 2 3 のうち、孔部 1 1、1 2、1 3、1 4 の側面を覆う部分は、それぞれ基準線 S 2、S 3、S 4、S 5、S 6、S 1 に沿って延びると共に、ギャップ G 3、G 5、G 7 内にも設けられている。また、保護層 2 3 の表面は、ギャップ G 3、G 5、G 7 の形状

50

に対応した凹凸形状を有する。

【0048】

本実施形態の薄膜キャパシタ200の製造方法は、第1実施形態の薄膜キャパシタ100の製造方法において、保護層形成工程と焼成工程の順序を入れ替えたものに相当する。即ち、本実施形態の薄膜キャパシタ200は、第1実施形態の薄膜キャパシタ100の製造方法における各工程を、積層体形成工程、孔部形成工程、焼成工程、保護層形成工程、絶縁層形成工程、引き出し電極形成工程の順に行うことによって、製造することができる。

【0049】

本実施形態に係る薄膜キャパシタ200によれば、第1実施形態に係る薄膜キャパシタ100と同様の理由に基づき、誘電体層を積層方向に挟む一对の電極層間がショートすることを抑制することができる。

10

【0050】

さらに、本実施形態に係る薄膜キャパシタ200によれば、保護層23によって、孔部11、12、13、14に隣接する誘電体層2、4、6及び下部電極層1、内部電極層3、5、上部電極層7の側面が保護されるため、誘電体層を積層方向に挟む一对の電極層間がショートすることを、より抑制することができる。また、保護層23がギャップG3、G5、G7内に存在するため、ギャップG3、G5、G7上の内部電極層3、内部電極層5、上部電極層7の端部の支持が不十分になることに起因して当該端部が変形することを抑制することができる。

20

【0051】

本発明は上述の実施形態に限定されず、様々な変形態様が可能である。

【0052】

例えば、上述の第1実施形態の薄膜キャパシタ100及び第2実施形態の薄膜キャパシタ200においては、内部電極層3、内部電極層5、及び上部電極層7の側面3e、5e、7eは、それぞれ対応する孔部11、12、13、14側に向かって凸形状を有するが(図1～図3参照)、側面3e、5e、7eの形状は、このような態様に限られない。

【0053】

図4は、内部電極層の側面の他の態様の例を示す断面図であり、図1～図3に示す断面図に対応している。図4の(a)に示す態様では、誘電体層4と誘電体層6に挟まれた内部電極層5aの側面5e1は、対応する孔部12に向かって凹形状を有する。また、図4の(b)に示す態様では、誘電体層4と誘電体層6に挟まれた内部電極層5bの側面5e2は、キャパシタ部10の積層方向と鋭角を成す方向に延びる直線形状を有する。また、図4の(c)に示す態様では、誘電体層4と誘電体層6に挟まれた内部電極層5cの側面5e3は、キャパシタ部10の積層方向と略平行な方向に延びる直線形状を有する。

30

【0054】

内部電極層3の側面3e及び上部電極層7の側面7eについても、それぞれ同様に図4で示すような様々な形状を有し得る。また、内部電極層3の側面3e、内部電極層5の側面5e、及び上部電極層7の側面7eは、上述の断面において、互いに略同じ形状を有していてもよいし、互いに異なる形状を有していてもよい。

40

【0055】

また、上述の第1実施形態の薄膜キャパシタ100及び第2実施形態の薄膜キャパシタ200においては、キャパシタ部10の積層面と直交し、孔部11、12、13、14を通るという条件を満たす断面において、ギャップG3、G5、G7が形成されている(図2参照)。しかし、キャパシタ部10の積層面と直交し、孔部11、12、13、14の少なくとも一つを通るという条件を満たす複数の断面のうち少なくとも一部の断面において、キャパシタ部10にギャップG3、G5、G7の少なくとも一つが形成されていればよい。

【0056】

また、第1実施形態の薄膜キャパシタ100及び第2実施形態の薄膜キャパシタ200

50

は、保護層 2 1 及び保護層 2 3 を有していなくてもよい。この場合、保護層 2 1 及び保護層 2 3 が形成されていた領域は、絶縁層 2 5 によって占められてもよい。


また、第 2 実施形態の薄膜キャパシタ 2 0 0 の保護層 2 3 は、ギャップ G 3、G 5、G 7 の全てを占めるようにこれらのギャップ中にも設けられていたが（図 3 参照）、ギャップ G 3、G 5、G 7 のそれぞれの一部のみを占めるように、それぞれのギャップの中にも設けられていてもよい。

【符号の説明】


【 0 0 5 7 】

1 ... 下部電極層、2、4、6 ... 誘電体層、3、5 ... 内部電極層、7 ... 上部電極層、3 e、5 e ... 内部電極層の側面、7 e ... 上部電極層の側面、1 0 ... キャパシタ部、1 1、1 2、1 3、1 4 ... 孔部、3 1、3 3 ... 引き出し電極、G 3、G 5、G 7 ... ギャップ、P ... 積層層面、S 1、S 2、S 3、S 4、S 5、S 6 ... 基準線。


【 図 1 】




【 図 2 】



【 図 3 】



【 図 4 】



フロントページの続き

(51)Int.Cl. F I テーマコード(参考)
H 0 1 G 4/12 3 4 6

(72)発明者 齊田 仁
東京都港区芝浦三丁目9番1号 T D K株式会社内

(72)発明者 吉田 健一
東京都港区芝浦三丁目9番1号 T D K株式会社内

Fターム(参考) 5E001 AB03 AF06
5E082 AA01 AB03 GG10