(19) **日本国特許庁(JP)** (12) 特

(12) 特許公報(B2)

(11) 特許番号

特許第4182376号

(P4182376)

(45) 発行日 平成20年11月19日(2008.11.19)

(24) 登録日 平成20年9月12日 (2008.9.12)

(51) Int.Cl.		
HO1L	21/338	(2006.01)
HO1L	29/778	(2006.01)
HO1L	29/812	(2006,01)

F I HO1L 29/80

Н

請求項の数 8 (全 18 頁)

(21) 出願番号	特願平10-342561	(73)特許権者	首 000005223
(22) 出願日	平成10年12月2日 (1998.12.2)		富士通株式会社
(65) 公開番号	特開2000-174260 (P2000-174260A)		神奈川県川崎市中原区上小田中4丁目1番
(43) 公開日	平成12年6月23日 (2000.6.23)		1号
審査請求日	平成16年12月8日 (2004.12.8)	(74) 代理人	100072833
			弁理士 柏谷 昭司
		(74) 代理人	100075890
			弁理士 渡邊 弘一
		(74) 代理人	100105337
			弁理士 眞鍋 潔
		(72)発明者	原 直紀
			神奈川県川崎市中原区上小田中4丁目1番
			1号 富士通株式会社内
		審査官	恩田 春香
			最終頁に続く

(54) 【発明の名称】半導体装置

(57)【特許請求の範囲】

【請求項1】

半導体基板上に形成されて少なくともチャネル層及びキャリヤ供給層及びバリヤ層を含む半導体層積層構造と、

前記半導体層積層構造に於けるソース領域に穿設されたリセス内に形成されたソース電極と、

前記リセスの壁面と前記ソース電極との間に介在<u>すると共に</u>双方に接触<u>し且つ合金化熱</u> 処理時に合金化領域が異常拡散することを有効に防止することができる</u>耐熱金属層と を備えてなることを特徴とする半導体装置。

【請求項2】

10

半導体層積層構造に於けるドレイン領域に穿設されたリセス内に形成されたドレイン電 極と、

前記リセスの壁面と前記ドレイン電極との間に介在<u>すると共に</u>双方に接触<u>し且つ合金化</u> 熱処理時に合金化領域が異常拡散することを有効に防止することができる</u>耐熱金属層と を備えてなることを特徴とする請求項1記載の半導体装置。

【請求項3】

リセスがバリヤ層に達していること

を特徴とする請求項1或いは2記載の半導体装置。

【請求項4】

リセスがチャネル層に達していること

を特徴とする請求項1或いは2記載の半導体装置。 【請求項5】 キャリヤ供給層が含有する不純物がプレーナ・ドーピングされたものであること を特徴とする請求項1乃至4の何れか1記載の半導体装置。 【請求項6】 キャリヤ供給層が電子供給層であって且つ該電子供給層上にi層或いは電子供給層に比較 して低不純物濃度であるn層が積層形成されてなること を特徴とする請求項1乃至5の何れか1記載の半導体装置。 【請求項7】 10 キャリヤ供給層が正孔供給層であって且つ該正孔供給層上に i層或いは正孔供給層に比較 して低不純物濃度であるp層が積層形成されてなること を特徴とする請求項1乃至5の何れか1記載の半導体装置。 【請求項8】 キャリヤ供給層をチャネル層と半導体基板との間に介在させてなること を特徴とする請求項1乃至7の何れか1記載の半導体装置。 【発明の詳細な説明】 [0001]【発明の属する技術分野】 本発明は、ゲートに於ける順方向及び逆方向の耐圧が共に高く、且つ、ソース及びドレイ 20 ンなどの良好なオーミック・コンタクトをとることができる電界効果トランジスタを含む 半導体装置に関する。 $\begin{bmatrix} 0 & 0 & 0 & 2 \end{bmatrix}$ 【従来の技術】 高周波特性及び高速動作特性が良好な化合物半導体電界効果トランジスタの一つとして高 電子移動度トランジスタ(high electron mobility trans istor:HEMT)が知られている。 [0003]HEMTには、必要な特性に応じて種々なバリエーションがあり、例えば高耐圧が必要で あれば、電子供給層の不純物ドーピングを全てに亙って一様にすることなく、プレーナ・ ドーピングにしたり、電子供給層上に低濃度ドーピング層或いはアンドープ層を積層する 30 などの手段が採られている。 [0004]このような構成をもつHEMTに於いては、標準的な構造をもつHEMT、即ち、高耐圧 を意図していないHEMTに比較し、オーミック・コンタクトを取り難いとされている。 [0005]図12は標準的な構造をもつHEMTを説明する為の要部切断側面図であり、図に於いて 1は基板、2はバッファ層、3はチャネル層、4はスペーサ層、5aは電子供給層、6 はキャップ層、7はソース電極、8はドレイン電極、9はゲート電極、11は合金化領域 、13は電流パス、14はリーク電流パスをそれぞれ示している。 40 [0006]このHEMTでは、ゲートに於ける順方向及び逆方向の耐圧をそれ程高く要求されない為 ゲート電極9は電子供給層5aに直接コンタクトする構造になっていて、その電子供給 層5a及びキャップ層6は共に高濃度にドーピングされている為、ソース電極7及びドレ イン電極8と二次元電子ガス層とは容易にオーミック・コンタクトさせることができる。 [0007]図13及び図14はゲートに於ける順方向及び逆方向の耐圧を高くする構造をもつHEM Tを説明する為の要部切断側面図であり、図12に於いて用いた記号と同記号は同部分を 表すか或いは同じ意味を持つものとする。

【 0 0 0 8 】

図13に於いて、5bは電子供給層5aとキャップ層6との間に在って電子供給層5a上 50

の全面に形成したバリヤ層を示している。 [0009]図14に於いて、12はバリヤ層5B上に形成した低不純物濃度ゲート電極埋め込み層を 示している。 [0010]図13或いは図14に見られるHEMTに於いては、バリヤ層5b、低不純物濃度ゲート 電極埋め込み層12の存在で、ソース電極7やドレイン電極8を形成する領域の抵抗が高 い為、オーミック・コンタクトをとり難い。 [0011]図15は図13或いは図14について説明した従来例の問題を解消する為のHEMTを説 明する為の要部切断側面図であり、図12乃至図14に於いて用いた記号と同記号は同部 分を表すか或いは同じ意味を持つものとする。 図15に於いて、21はキャップ層6の表面からチャネル層3に達するリセスを示してい [0013]図15に見られるHEMTに於いては、低不純物濃度ゲート電極埋め込み層12やバリヤ 層5bなど抵抗が高い層を除去し、ソース電極7やドレイン電極8をチャネル層3に直接 コンタクトさせているので、図13或いは図14について説明したHEMTの問題を解消 されたが、その構造に起因して新たな問題が派生する。 [0014]このような空乏層を生成させないようにする為には、前記のような空隙を生成させないよ 【発明が解決しようとする課題】

20

10

即ち、図15のHEMTに於いて、リセス21のゲート側壁面とオーミック電極との間に 空隙を生ずるので、その空隙の直下に於けるチャネル層3の部分に空乏層が拡がり、寄生 抵抗が増大することになる。

[0015]

る。

うにすれば良いと思われようが、そのようにした場合、また、新たな不都合が生ずること になる。

[0016]

30 図16は図15について説明したHEMTに於ける空隙をなくしたHEMTを説明する為 の要部切断側面図であり、図12乃至図15に於いて用いた記号と同記号は同部分を表す か或いは同じ意味を持つものとする。

[0017]

図16に見られるHEMTに於いては、リセスの壁面とソース電極7或いはドレイン電極 8とが接触した状態に在り、このような構造では、ソース電極7及びドレイン電極8とチ ャネル層3との合金化熱処理を行った場合、合金化領域11が横方向に異常拡散し、ゲー ト電極9とオーミック電極とが接近してゲートに於ける順方向及び逆方向の耐圧が共に低 下してしまう。

[0018]

40

50

本発明では、キャップ層とチャネル層との間に低濃度ドーピング層やノンドープ層を介在 させてゲートに於ける順方向及び逆方向の耐圧を向上させたHEMTであっても、何らの 問題も派生することなく、ソース電極やドレイン電極などのオーミック・コンタクトを良 好にとれるようにする。

[0019]

【課題を解決するための手段】

本発明では、オーミック電極の形成領域にリセスを形成し、オーミック・コンタクトを必 要とする半導体層に直接接触させる点に於いては従来の技術と変わりないが、リセスの壁 面とオーミック電極との間に空隙を生じない構成、そして、オーミック電極の合金化領域 がゲート方向に拡がらない構成にすることが基本になっている。

10

20

30

[0020]

図1は本発明の原理を解説する為の半導体装置を表す要部切断側面図であり、図に於いて、1は基板、2はバッファ層、3はチャネル層、4はスペーサ層、5aは電子供給層、5 bはバリヤ層、6はキャップ層、7はソース電極、8はドレイン電極、9はゲート電極、 10は耐熱金属層、11は合金化領域、12は低濃度ゲート電極埋め込み層をそれぞれ示 している。

【0021】

図1に見られる半導体装置に於ける特徴的な構成は、ソース電極7或いはドレイン電極8 を形成する為のリセスに於ける壁面と各オーミック電極との間に耐熱金属層10を介在さ せたことである。

【0022】

この構成を採ることで、リセスの壁面とオーミック電極との間の直下に在るチャネル層3 に空乏層が拡がって寄生抵抗が増大する旨の問題を解消することができ、また、オーミッ ク電極と半導体との合金化熱処理を行った場合、合金化領域がゲート方向に延伸して耐圧 が低下する旨の問題も起こらない。

[0023]

前記したところから、本発明に依る半導体装置に於いては、

(1)

半導体基板(例えば基板1)上に形成されて少なくともチャネル層(例えばチャネル層 3)及びキャリヤ供給層(例えば電子供給層5a)及びバリヤ層(例えばバリヤ層5b) を含む半導体層積層構造と、前記半導体層積層構造に於けるソース領域に穿設されたリセ ス内に形成されたソース電極(例えばソース電極7)と、前記リセスの壁面と前記ソース 電極との間に介在すると共に双方に接触し且つ合金化熱処理時に合金化領域(例えば合金 化領域11)が異常拡散することを有効に防止することができる耐熱金属層(例えば耐熱 金属層10)とを備えてなることを特徴とし、この構成に依れば、通常、ドレインに比較 してゲート電極に近い位置に設けられるソースに於いて、リセスを形成した後にソース電 極を形成しても、合金化熱処理時に合金化領域が異常拡散することを耐熱金属層で有効に 防止することができ、また、

【0024】

(2)

前記(1)に於いて、半導体層積層構造に於けるドレイン領域に穿設されたリセス内に 形成されたドレイン電極(例えばドレイン電極8)と、前記リセスの壁面と前記ドレイン 電極との間に介在すると共に双方に接触し且つ合金化熱処理時に合金化領域が異常拡散す ることを有効に防止することができる耐熱金属層とを備えてなることを特徴とし、この構 成に依れば、通常、ドレインに於いて、リセスを形成した後にドレイン電極を形成しても 、合金化熱処理時に合金化領域が異常拡散することを耐熱金属層で有効に防止することが でき、また、

【0025】

(3)

前記(1)或いは(2)に於いて、リセスがバリヤ層に達していることを特徴とし、また 40

[0026]

(4)

前記(1)或いは(2)に於いて、リセスがチャネル層に達していることを特徴とし、この構成及び前記(3)に見られる構成に依れば、半導体層積層構造に応じてリセスの深さを選択し、合金化熱処理に依って合金化領域が良好にチャネル層とオーミック・コンタク トさせることができ、また、

[0027]

(5)

前記(1)乃至(4)の何れか1に於いて、キャリヤ供給層が含有する不純物がプレーナ 50

給層105a:図2参照、以下同じ)であって且つ該電子供給層上にi層(例えばバリヤ 層105b)或いは電子供給層に比較して低不純物濃度であるn層(例えばn^層)が積 層形成されてなることを特徴とし、また、 [0029](7) 10 前記(1)乃至(5)の何れか1に於いて、キャリヤ供給層が正孔供給層であって且つ該 正孔供給層上にi層或いは正孔供給層に比較して低不純物濃度であるp層が積層形成され てなることを特徴とし、また、 [0030](8) 前記(1)乃至(7)の何れか1に於いて、キャリヤ供給層(例えば電子供給層135a : 図9参照、以下同じ)をチャネル層(例えばチャネル層133)と半導体基板(例えば 基板131)との間に介在させてなることを特徴とし、この構成に依れば、いわゆる逆H EMT構造が実現される。 [0031]20 前記手段を採ることに依り、HEMTに於けるキャップ層とチャネル層との間に低濃度ド ーピング層やノンドープ層を介在させてゲートに於ける順方向及び逆方向の耐圧を向上さ せ、そして、そのような半導体層構成であってもソース電極やドレイン電極などのオーミ ック・コンタクトを良好に実現させ、しかも、その構成に起因する問題、例えば、リセス 壁面とオーミック電極との間の空隙に起因する空乏層の発生やオーミック電極の合金化領 域がゲートに接近するなどの問題は皆無である。 [0032] 【発明の実施の形態】 図2は本発明に於ける実施の形態1を説明する為の半導体装置を表す要部切断側面図であ 30 [0033]図に於いて、101は基板、102aはバッファ層、102bはバッファ層、103はチ ャネル層、104はスペーサ層、105aは電子供給層、105bはバリヤ層、106は キャップ層、107はソース電極、108はドレイン電極、109はゲート電極、110 は耐熱金属層、111は合金化領域をそれぞれ示している。 [0034]図3乃至図7は図2に見られる半導体装置の製造工程を説明する為の工程要所に於ける半 導体装置を表す要部切断側面図であり、以下、これ等の図を参照しつつ説明する。 [0035]図3(A)参照 40 3 - (1) MOVPE(metalorganic vapor phase epitaxy)法 を適用することに依って、基板101上に第一バッファ層102a、第二バッファ層10 2 b、チャネル層103、スペーサ層104、電子供給層105a、バリヤ層105b、 キャップ層106を形成する。 [0036]上記各半導体部分に関する主要なデータを例示すると次の通りである。 基板101について 材料:半絶縁性InP 第一バッファ層102aについて 50 材料: i - I n P

(5)

前記(1)乃至(5)の何れか1に於いて、キャリヤ供給層が電子供給層(例えば電子供

・ドーピングされたものであることを特徴とし、また、

[0028]

(6)

る。

1

厚さ:50 [nm] 第二バッファ層102bについて 3 材料: i - I n A l A s (I n 組成 0 . 5 2) 厚さ:300 [nm] チャネル層103について 4 材料: i - I n G a A s (I n 組成 0 . 5 3) 厚さ:20〔nm〕 5 スペーサ層104について 材料:i-InAlAs 10 厚さ:3〔nm〕 電子供給層105aについて 6 材料:n-InAlAs(In組成0.52) 不純物濃度: 5×10^{18} [cm⁻³] 厚さ:5〔nm〕 バリヤ層105bについて 7 材料: i - I n A l A s (I n 組成0.52) 厚さ:20〔nm〕 8 キャップ層106 について 材料:n-InGaAs(In組成0.53) 20 不純物濃度: 1 × 1 0¹⁹ [cm⁻³] 厚さ:50 (nm) [0037]図3(B)参照 3 - (2) リソグラフィ技術に於けるレジスト・プロセスを適用することに依り、リセス形成予定部 分に開口をもつレジスト膜161を形成する。 [0038] 3 - (3)エッチャントをリン酸系エッチング液とするウエット・エッチング法を適用することに依 30 り、レジスト膜161をマスクとしてキャップ層106、バリヤ層105b、電子供給層 105a、スペーサ層104をエッチングしてリセス104Aを形成する。 [0039]図4(A)参照 4 - (1) スパッタリング法を適用することに依り、全面に厚さが5〔nm〕程度のWSi膜162 を形成する。 [0040]図4(B)参照 4 - (2) 40 エッチング・ガスをSF。とするドライ・エッチング法を適用することに依り、WSi膜 162の異方性エッチングを行って、リセス104Aの壁面にのみWSi膜162を残す [0041]図5(A)参照 5 - (1) 真空蒸着法を適用することに依り、厚さが30〔nm〕/300〔nm〕であるAuGe / A u からなる電極材料膜163を形成する。 [0042]図5(B)参照 50 5 - (2)

(6)

(7)

レジスト剥離液中に浸漬することに依り、レジスト膜161を積層されている電極材料膜 163と共に剥離することでパターニングを行う。 [0043]このリフト・オフエ程を経て残った電極材料膜163がソース電極107及びドレイン電 極108となる。 [0044]5 - (3) イオン・ミリング法を適用することに依り、リセス壁面に於いて突出している電極材料膜 163とWSi膜162を斜め方向からのミリングで除去する。 10 [0045]5 - (4) 温度を400〔〕、時間を3〔分〕として、ソース電極107及びドレイン電極108 と半導体との合金化熱処理を行って、チャネル層3、従って、二次元電子ガス層とコンタ クトする合金化領域111を生成させる。 [0046]図6(A)参照 6 - (1) リソグラフィ技術に於けるレジスト・プロセスを適用することに依り、感度を異にする電 子ビーム(electron beam:EB)・レジスト膜164a及び164bを形 20 成する。尚、EBレジスト膜164a及び164bの感度は164a<164bである。 [0047]6 - (2) E B 描画を行ってゲート電極形成予定部分のレジスト膜164b及び164aに横断面T 字形のゲート電極に於ける横方向張り出し部分に対応する形状の開口164B及び同じく 脚部分に対応する形状の開口164Aを形成する。 [0048]図6(B)参照 6 - (3) エッチャントをクエン酸系エッチング液とするウエット・エッチング法を適用することに 30 依り、レジスト膜164b及び164aをマスクとしてキャップ層106のエッチングを 行う。 [0049]ここでのエッチングはオーバ・エッチングであり、キャップ層106に対して、横方向に 例えば0.1〔µm〕程度のサイド・エッチングが加わり、その結果、レジスト膜164 aの開口164A(図5(A)参照)の範囲を越えて延在する空所106日が生成される ことになる。尚、クエン酸系エッチング液はキャップ層106の下地であるi-InA1 Asからなるバリヤ層105bはエッチングしない。 [0050]6 - (4) 40 真空蒸着法を適用することに依り、全面に厚さが30〔nm〕程度のAl膜を形成する。 [0051] A1膜はレジスト膜164b及び164aの開口を介してキャップ層106の除去部分内 に入り込み、その先端はバリヤ層105bにショットキ・コンタクトする。 [0052]図 7 参照 7 - (1) レジスト剥離液中に浸漬することに依り、レジスト膜164b及び164aを積層されて いるA1膜と共に剥離することで、そのA1膜のパターニングを行ってゲート電極165 を形成する。 [0053]50

前記工程を経て製造された半導体装置は、ソース電極107或いはドレイン電極108と リセス壁との間にはWSi膜162が介在しているので、チャネル層103に空乏層は発 生せず、従って、寄生抵抗が大きくなることはなく、また、合金化領域111がソース電 極107或いはドレイン電極108の側面から延び出てゲート電極165に近付くなどの 問題も起こらないから、ゲート耐圧が低下することはない。 [0054]図8は本発明に於ける実施の形態2を説明する為の半導体装置を表す要部切断側面図であ り、図2乃至図7に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つも のとする。 [0055]図に於いて、121は基板、122aはバッファ層、122bはバッファ層、123はチ ャネル層、124はスペーサ層、125aは電子供給層、125bはバリヤ層、126は キャップ層をそれぞれ示している。 [0056]実施の形態2と実施の形態1との主な相違点は、半導体部分の構成とオーミック電極用リ セスの形成方法であり、以下、これについて説明する。 [0057]1 基板121について 材料:半絶縁性GaAs バッファ層122 a について 2 材料: i - G a A s 厚さ:50〔nm〕 バッファ層122bについて 3 材料: i - A 1 G a A s (A 1 組成0.3) 厚さ:300〔nm〕 4 チャネル層123について 材料: i - InGaAs(In組成0.15) 厚さ:15〔nm〕 5 スペーサ層124について 材料: i - InGaP(In組成0.5) 厚さ:3〔nm〕 電子供給層125aについて 6 材料:n-InGaP(In組成0.5) 不純物濃度: 2×10^{18} [cm⁻³] 厚さ:20〔nm〕 7 バリヤ層125bについて 材料: i - I n G a P (I n 組成0.5) 厚さ:10〔nm〕 キャップ層126について 8 材料:n-GaAs 不純物濃度: 2 × 1 0¹⁸ [cm⁻³] 厚さ:50 (nm) [0058] オーミック電極用リセスの形成方法としては、 G a A s に対しては、エッチング・ガスを S i C l a とするドライ・エッチング 1 、或いは、エッチャントをアンモニア系エッチング液とするウエット・エッチングを適用 する。 InGaPに対しては、エッチャントをHC1系エッチング液とするウエット・ 2 エッチングを適用する。

[0059]

50

10

20

30

40

(8)

図9は本発明に於ける実施の形態3を説明する為の半導体装置を表す要部切断側面図であ り、図2乃至図8に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つも のとする。 $\begin{bmatrix} 0 & 0 & 6 & 0 \end{bmatrix}$ 図に於いて、131は基板、132aはバッファ層、132bはバッファ層、133はチ ャネル層、134はスペーサ層、135aは電子供給層、135bはバリヤ層、136は キャップ層をそれぞれ示している。 [0061]実施の形態3と実施の形態1との主な相違点は、半導体部分の構成とオーミック電極用リ 10 セスの形成方法であり、以下、これについて説明する。 [0062]基板131について 1 材料:半絶縁性GaAs バッファ層132 a について 2 材料: i - G a A s 厚さ:50 [nm] バッファ層132bについて 3 材料: i - A l G a A s (A l 組成 0 . 3) 厚さ:300 [nm] 20 チャネル層133について 4 材料: i - I n G a A s (I n 組成 0 . 1 5) 厚さ:15〔nm〕 スペーサ層134について 5 材料: i - A 1 G a A s (A 1 組成0.3) 厚さ:3〔nm〕 電子供給層135aについて 6 材料: n - A l G a A s (A l 組成0.3) 不純物濃度: 2 × 1 0¹⁸ [cm⁻³] 厚さ:20 [nm] 30 バリヤ層135bについて 7 材料: i - A 1 G a A s (A 1 組成0.5) 厚さ:20 [nm] キャップ層136について 8 材料:n-GaAs 不純物濃度: 2 × 1 0¹⁸ [cm⁻³] 厚さ:50〔nm〕 尚、バリヤ層としてA1組成が0.4以上のA1GaAsを用いた場合、オーミック電極 をキャップ層136上に形成する構成を採ると、オーミック接触をとり難くなるので、オ ーミック電極をリセス内に形成する構成では、その問題は解消されるので有利になる。 [0063]オーミック電極用リセスの形成方法としては、エッチング・ガスをSiCl4 とするドラ イ・エッチング、或いは、エッチャントをアンモニア系エッチング液とするウエット・エ ッチングを適用する。 [0064]図10は本発明に於ける実施の形態4を説明する為の半導体装置を表す要部切断側面図で あり、図2乃至図9に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つ ものとする。 [0065]図に於いて、141は基板、142aはバッファ層、142bはバッファ層、143はチ ャネル層、144はスペーサ層、145aは電子供給層、145bはバリヤ層、145c 50

(9)

はゲート埋め込み層、146はキャップ層をそれぞれ示している。 [0066]実施の形態4と実施の形態1との主な相違点は、半導体部分の構成、オーミック電極用リ セスの形成方法とエッチング深さ、ゲートの作製方法であり、以下、これについて説明す る。 [0067]基板141について 1 材料:半絶縁性GaAs 2 バッファ層142 a について 10 材料: i - G a A s 厚さ:50〔nm〕 バッファ層142bについて 3 材料: i - A l G a A s (A l 組成0.3) 厚さ:300 [nm] チャネル層143について Δ 材料: i - InGaAs (In組成0.15) 厚さ:15〔nm〕 5 スペーサ層144について 材料: i - A l G a A s (A l 組成0.3) 20 厚さ:3〔nm〕 電子供給層145aについて 6 材料:n-AlGaAs(Al組成0.3) 不純物濃度: 2 × 1 0¹⁸ [cm⁻³] 厚さ:20 (nm) バリヤ層145bについて 7 材料: i - A l G a A s (A l 組成 0 . 3) 厚さ:10 [nm] 8 ゲート埋め込み層145cについて 材料: i - G a A s 30 厚さ:30〔nm〕 キャップ層146について 9 材料:n-GaAs 不純物濃度: 2×10^{18} [cm⁻³] 厚さ:50 [nm] [0068]オーミック電極用リセスの形成方法としては、エッチング・ガスをSiCl。とするドラ イ・エッチング、或いは、エッチャントをアンモニア系エッチング液とするウエット・エ ッチングを適用し、そのリセスはキャップ層146及びゲート埋め込み層145cを除去 した深さとなる。 40 [0069]また、ゲートの作製方法としては、実施の形態1と同様、キャップ層146をエッチング してから、引き続いてゲート埋め込み層145cのエッチングを行った後、ゲート金属を 蒸着してからリフト・オフ法でパターニングする。 図11は本発明に於ける実施の形態5を説明する為の半導体装置を表す要部切断側面図で あり、図2乃至図10に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持 つものとする。 [0071]図に於いて、151は基板、152aはバッファ層、152bはバッファ層、153はチ

ャネル層、154はスペーサ層、155aは電子供給層、155bは高いA1組成のバリ

(10)

ヤ層、155cはバリヤ層、155dはゲート埋め込み層、156はキャップ層をそれぞ れ示している。 [0072]実施の形態5と実施の形態1との主な相違点は、半導体部分の構成、オーミック電極用リ セスの形成方法とエッチング深さ、ゲートの作製方法であり、以下、これについて説明す る。 [0073](1) 基板151について 材料:半絶縁性GaAs 10 (2) バッファ層152aについて 材料: i - G a A s 厚さ:50 (nm) (3) バッファ層152bについて 材料: i - A l G a A s (A l 組成 0 . 3) 厚さ:300 [nm] (4) チャネル層153について 材料: i - I n G a A s (I n 組成0.15) 厚さ:15 [nm] (5) スペーサ層154について 20 材料: i - A l G a A s (A l 組成0.3) 厚さ:3〔nm〕 (6) 電子供給層155aについて 材料:n-AlGaAs(Al組成0.3) 不純物濃度: 2×10^{18} [cm⁻³] 厚さ:20 [nm] (7) 高いA1組成のバリヤ層155bについて 材料: i - AlGaAs(Al組成0.5) 厚さ:7〔nm〕 (8) バリヤ層155cについて 材料: i - A l G a A s (A l 組成0.3) 30 厚さ:3〔nm〕 (9) ゲート埋め込み層155dについて 材料: i - G a A s 厚さ:30 [nm] (10) キャップ層156について 材料:n-GaAs 不純物濃度: 2 × 1 0¹⁸ [cm⁻³] 厚さ:50 [nm] [0074]40 オーミック電極用リセスの形成方法としては、エッチング・ガスをSiCl₄とするドラ イ・エッチング、或いは、エッチャントをアンモニア系エッチング液とするウエット・エ ッチングを適用し、そのリセスはキャップ層156及びゲート埋め込み層155cを除去 した深さである。 [0075]また、ゲートの作製方法としては、実施の形態1と同様、キャップ層156をエッチング してから、引き続いてゲート埋め込み層155cのエッチングを行った後、ゲート金属を 蒸着してからリフト・オフ法でパターニングする。 [0076]次に、キャリヤ供給層をプレーナ・ドーピングで作成した例を本発明に於ける実施の形態 6として説明するが、半導体装置の構成としては、図2乃至図10について説明した実施 50

(11)

の形態1に於いて、n-InAlAs電子供給層105aをプレーナ・ドーピング層に代 替するのみであるから図示は省略する。 [0077]プレーナ・ドーピングを用いた半導体装置を作成するには、実施の形態1と同じ工程を採 って基板101上にスペーサ層104までの各半導体層を積層形成してから、As原料、 例えばアルシン(AsH。)と共にSi原料、例えばジシラン(Si。H。)を供給して Siプレーナ・ドーピング層を形成する。 [0078]ここで、As原料を供給する理由は、スペーサ層104からAsが再蒸発するのを抑止す る為であり、また、Siプレーナ・ドーピング層に於ける不純物濃度は5×10¹²〔cm⁻² 〕である。 [0079]Siプレーナ・ドーピング層を形成した後は、再び実施の形態1と同じ工程、即ち、バリ ヤ層105b及びキャップ層106の成長、WSi膜162の形成、ソース電極107及 びドレイン電極108の形成、ゲート電極165の形成などを行って完成させれば良い。 実施の形態6に於いては、キャリヤ供給層である電子供給層或いは正孔供給層が単原子層 となる為、ゲート電極とチャネル層との距離が短くなり、短チャネル効果が起こり難い旨 の利点があり、短ゲート長半導体装置に適している。 [0081]本発明では、前記実施の形態に限られことなく、他に多くの改変を実現することができ、 例えば、各半導体層の導電型を適切に選択するなどして、電子供給層を正孔供給層に代替 し、キャリヤに正孔を用いる半導体装置にすることも容易である。 [0082]また、各半導体層の材料、例えば、キャリヤ供給層にInAlAs、InGaP、A1G a A s など適宜のものを選択して使用することができ、更にまた、各半導体層の厚さなど の寸法的な条件、ドーピング濃度、不純物添加の条件、金属材料、製造プロセスなどは適 切に選択することが可能であり、特に耐熱金属層の材料としては、前記実施の形態で用い たWSiの他、WSiN、TiW、TiWN、Moなどから一種以上を選択することがで きる。 [0083]【発明の効果】 本発明に依る半導体装置に於いては、半導体基板上に形成されて少なくともチャネル層 及びキャリヤ供給層及びバリヤ層を含む半導体層積層構造と、前記半導体層積層構造に於 けるソース領域(或いはドレイン領域)に穿設されたリセス内に形成されたソース電極(或いはドレイン電極)と、前記リセスの壁面と前記ソース電極(或いはドレイン電極)と の間に介在すると共に双方に接触し且つ合金化熱処理時に合金化領域が異常拡散すること を有効に防止することができる耐熱金属層とを備える。 [0084]前記構成を採ることに依り、HEMTに於けるキャップ層とチャネル層との間に低濃度ド ーピング層やノンドープ層を介在させてゲートに於ける順方向及び逆方向の耐圧を向上さ せ、そして、そのような半導体層構成であってもソース電極やドレイン電極などのオーミ ック・コンタクトを良好に実現させ、しかも、その構成に起因する問題、例えば、リセス 壁面とオーミック電極との間の空隙に起因する空乏層の発生やオーミック電極の合金化領 域がゲートに接近するなどの問題は皆無である。

【図面の簡単な説明】

【図1】本発明の原理を解説する為の半導体装置を表す要部切断側面図である。

【図2】本発明に於ける実施の形態1を説明する為の半導体装置を表す要部切断側面図で ある。

【図3】図2に見られる半導体装置の製造工程を説明する為の工程要所に於ける半導体装 50

20

10

30

置を表す要部切断側面図である。

【図4】図2に見られる半導体装置の製造工程を説明する為の工程要所に於ける半導体装置を表す要部切断側面図である。

(13)

【図 5】図 2 に見られる半導体装置の製造工程を説明する為の工程要所に於ける半導体装置を表す要部切断側面図である。

【図6】図2に見られる半導体装置の製造工程を説明する為の工程要所に於ける半導体装置を表す要部切断側面図である。

【図7】図2に見られる半導体装置の製造工程を説明する為の工程要所に於ける半導体装置を表す要部切断側面図である。

【図8】本発明に於ける実施の形態2を説明する為の半導体装置を表す要部切断側面図で 10 ある。

【図9】本発明に於ける実施の形態3を説明する為の半導体装置を表す要部切断側面図で ある。

【図10】本発明に於ける実施の形態4を説明する為の半導体装置を表す要部切断側面図である。

【図11】本発明に於ける実施の形態5を説明する為の半導体装置を表す要部切断側面図である。

【図12】標準的な構造をもつHEMTを説明する為の要部切断側面図である。

【図13】ゲートに於ける順方向及び逆方向の耐圧を高くする構造をもつHEMTを説明 する為の要部切断側面図である。

【図14】ゲートに於ける順方向及び逆方向の耐圧を高くする構造をもつHEMTを説明 する為の要部切断側面図である。

【図15】図13或いは図14について説明した従来例の問題を解消する為のHEMTを 説明する為の要部切断側面図である。

【図16】図15について説明したHEMTに於ける空隙をなくしたHEMTを説明する 為の要部切断側面図である。

【符号の説明】

1 基板

2 バッファ層

3 チャネル層

4 スペーサ層

- 5 a 電子供給層
- 5 b バリヤ層
- 6 キャップ層
- 7 ソース電極
- 8 ドレイン電極
- 9 ゲート電極
- 10 耐熱金属層
- 11 合金化領域
- 12 低不純物濃度ゲート電極埋め込み層

40

30

【図1】

半導体装置を表す要部切断側面図



【図2】

半導体装置を表す要部切断側面図



101:基板	106:キャップ層
102a:バッファ層	107:ソース電極
102b:バッファ層	108:ドレイン電極
103:チャネル層	109:ゲート電極
104:スペーサ層	110:耐熱金属層
105a:電子供給層	111:合金化領域
105b:バリヤ層	

【図3】

工程要所に於ける半導体装置の要部切断側面図



(B) 104A 106 105b 105a 105a 102b 102a 101

101:基板	105a:電子供給層
102a:バッファ層(第一)	105b:バリヤ層
102b:バッファ層(第二)	106:キャップ層
103:チャネル層	161:レジスト膜
104:スペーサ層	
104A:リセス	

【図4】

工程要所に於ける半導体装置の要部切断側面図



162:WSi膜(耐熱金属層)



工程要所に於ける半導体装置の要部切断側面図



【図6】

工程要所に於ける半導体装置の要部切断側面図





106H:空所164b:EBレジスト膜164a:EBレジスト膜164A及び164B:開口

【図7】

工程要所に於ける半導体装置の要部切断側面図



半導体装置を表す要部切断側面図



165:ゲート電極

107 109 108 126 126 125t 125t 125t 125t 124 124 124

> 121: 基板 122a: バッファ層(第一) 122b: バッファ層(第二) 123: チャネル層 124: スペーサ層 125a: 電子供給層 125b: バリヤ層 126: キャップ層

【図9】

半導体装置を表す要部切断側面図







【図12】

半導体装置を表す要部切断側面図



141:基板 142a:バッファ層(第一) 142b:バッファ層(第二) 143:チャネル層 144:スペーサ層 145a:電子供給層 145b:パリヤ層 145c:ゲート埋め込み層 146:キャップ層

【図11】

半導体装置を表す要部切断側面図



|--|



HEMTの要部切断側面図

1:基板	7:ソース電極
2:バッファ層	8:ドレイン電極
3:チャネル層	9:ゲート電極
4:スペーサ層	11:合金化領域
5a:電子供給層	13:電流パス
6:キャップ層	14:リーク電流パス

【図13】

HEMTの要部切断側面図

【図14】

HEMTの要部切断側面図



2:バッファ層 7:ソース電極 3:チャネル層 8:ドレイン電極 4:スペーサ層 9:ゲレイン電極 5a:電子供給層 11:合金化領域 5b:バリヤ層 13:電流パス



1:基板	7:ソース電極
2:バッファ層	8:ドレイン電極
3:チャネル層	9:ゲート電極
4:スペーサ層	11:合金化領域
5a:電子供給層	12:低不純物濃度ゲート
5b:バリヤ層	電極埋め込み層
6:キャップ層	13:電流パス

【図15】

HEMTの要部切断側面図

【図16】

HEMTの要部切断側面図



1:基板	7、ソーム竜慳
2:バッファ層	8:ドレイン電極
3:チャネル層	9:ゲート電極
4:スペーサ層	11:合金化領域
5a:電子供給層	12:低不純物濃度ゲート
5b:バリヤ層	電極埋め込み層
6:キャップ層	13:電流パス
	21:リセス



3: チャネル層 4: スペーサ層 5a:電子供給層 5b:バリヤ層 6: キャップ層 13:電流パス 14: りーク電流パス	1:基板 2:バッファ層 3:チャネル層 4:スペーサ層 5a:電子供給層 5b:バリヤ層 6:キャップ層	7:ソース電極 8:ドレイン電極 9:ゲート電極 11:合金化領域 12:低不純物濃度ゲート 電極埋め込み層 13:電流パス 14:リーク電流パス
---	---	--

フロントページの続き

(56)参考文献 特開昭62-202563(JP,A) 特開平03-070145(JP,A) 特開平04-186849(JP,A) 特開平04-343438(JP,A) 特開平07-037903(JP,A) 特開平07-161736(JP,A) 特開平08-037292(JP,A) 特開平08-037292(JP,A)

(58)調査した分野(Int.Cl., DB名)

- H01L 21/338 H01L 21/28
- H01L 29/778 H01L 29/812