特許第6100535号

(P6100535)

(19) 日本国特許庁(JP)	(12) 特	許	公	報(B2)	(11) 特許番号
					特許的

(45)発行日	平成29年	3月22日(2017.3	. 22)		(24) 登録日	3 平成29年3月	3日 (2017.3.3)
(51) Int.Cl.			F I				
HO1L	29/786	(2006.01)	HO1L	29/78	618G		
HO1L	27/08	(2006.01)	HO1L	27/08	331E		
HO1L	21/8238	(2006.01)	HO1L	27/08	321C		
HO1L	27/092	(2006.01)	HO1L	29/78	616L		
HO1L	21/336	(2006.01)	HO1L	29/78	301H		
					請求項の数 23	(全 31 頁)	最終頁に続く
(21) 出願番号	ţ	特願2013-7425(F	2013-7425)	(73)特許権:	者 302062931		
(22) 出願日		平成25年1月18日	(2013.1.18)		ルネサスエレ	クトロニクス権	朱式会社
(65) 公開番号	Ļ	特開2014-138161	(P2014-138161A)		東京都江東区	豊洲三丁目2番	昏24号
(43)公開日		平成26年7月28日	(2014.7.28)	(74)代理人	100080001		
審査請求	田	平成27年8月12日	(2015.8.12)		弁理士 筒井	大和	
				(74)代理人	100113642		
(出願人によ	:る申告)	平成23年度、3	独立行政法人新エ		弁理士 菅田	篤志	
ネルギー・産	業技術総	合開発機構委託研	研究「低炭素社会	(74)代理人	100117008		
を実現する超	低電圧デ	バイスプロジェク	クト」、産業技術		弁理士 筒井	章子	
力強化法第1	9条の適	(用を受ける特許)	出願	(74)代理人	100147430		
					弁理士 坂次	哲也	
				(72)発明者	角村 貴昭		
				神奈川県川崎市中原区下沼部1753番地			
					ルネサスエレクトロニクス株式会社内		
						ł	最終頁に続く

(54) 【発明の名称】半導体装置および半導体装置の製造方法

(57)【特許請求の範囲】

【請求項1】

半導体基板と、前記半導体基板上に形成された絶縁層と、前記絶縁層上に形成され、<u>日</u>つ、炭素を含有する半導体層とを有する基板と、

前記半導体層上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の両 側の前記半導体層中に形成された<u>第1導電型の</u>ソース・ドレイン領域と、を有する電界効 果トランジスタと、

前記ゲート電極の下部において、前記半導体層および前記絶縁層を介して前記半導体基 板中に配置された前記第1導電型と反対の導電型である第2導電型のウエル領域と、

前記ウエル領域に形成され、且つ、前記絶縁層と接する位置に形成された前記第2導電 10 型の半導体領域と、

を有する半導体装置。

【請求項2】

請求項1記載の半導体装置において、

前記ソース・ドレイン領域は前記半導体層上に形成されたエピタキシャル層を含む、半 導体装置。

【請求項3】

請求項1記載の半導体装置において、

前記第1導電型は、n型であり、

<u>前記第2導電型は、p型であ</u>る、半導体装置。

20

30

40

(2)

【請求項4】

請求項1記載の半導体装置において、

前記<u>第1導電型</u>は、p型であ<u>り、</u>

<u>前記第2導電型は、n型であ</u>る、半導体装置。

【請求項5】

- (a)半導体基板と、前記半導体基板上に形成された絶縁層と、前記絶縁層上に形成され た半導体層とを有する基板を準備する工程と、
- (b)前記半導体基板中に<u>、イ</u>オン注入をすることにより、<u>第2導電型の第1ウエル領域</u> を形成する工程と、
- <u>(c)前記第1ウエル領域中であって前記絶縁層と接する位置に、イオン注入をすること</u> ¹⁰ により、前記第2導電型の第1半導体領域を形成する工程と、
- (d)前記半導体層中に、炭素をイオン注入する工程と、
- <u>(e)</u>前記<u>(c)</u>および前記<u>(d)</u>工程の後、前記半導体層の主表面に<u>前記第 2 導電型と</u> 反対の導電型である第 1 導電型の第 1 電界効果トランジスタを形成する工程と、
- を有する半導体装置の製造方法。

【請求項6】

- 請求項5記載の半導体装置の製造方法において、
- 前記(c)工程の後、前記(d)工程を行う、半導体装置の製造方法。
- 【請求項7】
- 請求項5記載の半導体装置の製造方法において、
- 前記(d)工程の後、前記(c)工程を行う、半導体装置の製造方法。
- 【請求項8】
 - 請求項5記載の半導体装置の製造方法において、
- 前記(d)工程の後、熱処理を施す工程を有する、半導体装置の製造方法。
- 【請求項9】
 - 請求項5記載の半導体装置の製造方法において、
 - 前記第1導電型はn型であり、

前記第2導電型はp型である、半導体装置の製造方法。

- 【請求項10】
 - 請求項5記載の半導体装置の製造方法において、
- 前記第1導電型はp型であり、
- 前記第2導電型はn型である、半導体装置の製造方法。
- 【請求項11】
 - 請求項5~10の何れか1項に記載の半導体装置の製造方法において、

前記第1電界効果トランジスタは前記基板の第1領域に形成されており、

前記第1領域と異なる領域である第2領域には前記第2導電型の第2電界効果トランジ

<u>スタが形成されており、</u>

前記第2領域において、更に、

<u>(f)前記半導体基板中に、イオン注入をすることにより、前記第1導電型の第2ウエル</u> 領域を形成する工程と、

- (g)前記第2ウエル領域中であって前記絶縁層と接する位置に、イオン注入をすること
- により、前記第1導電型の第2半導体領域を形成する工程と、
- (h)前記半導体層中に、炭素をイオン注入する工程と、
- <u>(i)前記(g)および前記(h)工程の後、前記半導体層の主表面に前記第2導電型の</u> 第2電界効果トランジスタを形成する工程と、
- を有する半導体装置の製造方法。

【請求項12】

- 請求項11記載の半導体装置の製造方法において、
- 前記(c)工程及び前記(d)工程は第1マスクを用いて連続して行われ、
- 前記(g)工程及び前記(h)工程は第2マスクを用いて連続して行われる、半導体装 50

置の製造方法。

【請求項13】

請求項11記載の半導体装置の製造方法において、

<u>前記(c)工程は第1マスクを用いて行われ、</u>

<u>前記(g)工程は第2マスクを用いて行われ、</u>

<u>前記(d)工程及び前記(h)工程は第3マスクを用いて同時に行われる、半導体装置</u>

の製造方法。

【請求項14】

半導体基板と、前記半導体基板上に形成された絶縁層と、前記絶縁層上に形成された半 導体層とを有し、前記絶縁層下の前記半導体基板に格子間原子を有する基板と、

前記半導体層上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の両側の半導体層中に形成されたソース・ドレイン領域と、を有する電界効果トランジスタと

前記ゲート電極の下部において、前記半導体層および前記絶縁層を介して前記半導体基 板中に配置された半導体領域と、

を有する半導体装置。

【請求項15】

請求項14記載の半導体装置において、

前記格子間原子は、前記半導体領域中に存在する、半導体装置。

- 【請求項16】
 - 請求項14記載の半導体装置において、
- 前記ソース・ドレイン領域は前記半導体層上に形成されたエピタキシャル層を含む、半 導体装置。
- 【請求項17】

請求項14記載の半導体装置において、

前記ソース・ドレイン領域は、n型の半導体領域またはp型の半導体領域である、半導体装置。

【請求項18】

請求項14記載の半導体装置において、

前記格子間原子は、格子間シリコンである、半導体装置。

【請求項19】

(a)半導体基板と、前記半導体基板上に形成された絶縁層と、前記絶縁層上に形成され た半導体層とを有する基板を準備する工程と、

(b)前記半導体基板中に、 n型不純物または p型不純物をイオン注入することにより、 半導体領域を形成する工程と、

(c)前記絶縁層下の前記半導体基板に、原子をイオン注入することにより、格子間原子 を形成する工程と、

(d)前記(b)および前記(c)工程の後、前記半導体層の主表面に電界効果トランジ スタを形成する工程と、

を有する半導体装置の製造方法。

【請求項20】

請求項19記載の半導体装置の製造方法において、

前記(b)工程の後、前記(c)工程を行う、半導体装置の製造方法。

【請求項21】

請求項19記載の半導体装置の製造方法において、

前記(c)工程の後、前記(b)工程を行う、半導体装置の製造方法。

【請求項22】

請求項19記載の半導体装置の製造方法において、

前記(c)工程の後、熱処理を施す工程を有する、半導体装置の製造方法。

【請求項23】

50

40

30

10

請求項<u>19</u>記載の半導体装置の製造方法において、

前記電界効果トランジスタは、nチャネル型MISFETまたはpチャネル型MISF ETである、半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、半導体装置および半導体装置の製造方法に関し、例えば、 SOI 基板に配置 された MISFETを有する半導体装置およびその製造方法に好適に利用できるものであ る。

【背景技術】

[0002]

10

LSIの低消費電力化や高速化などの高性能化を図るためSOI(Silicon On Insulat or)基板の採用が検討されている。

【 0 0 0 3 】

例えば、下記特許文献1(特開2007-103492号公報)には、SOI基板(1 0)にLOCOS層(15)を形成し、LOCOS層(15)で囲まれた素子領域にn型 のSOIトランジスタ(100)を形成する際に、チャネル領域端部(30)に寄生チャ ネル防止用のボロン(B)を導入する工程が開示されている。そして、チャネル領域端部 (30)に、Bの拡散を抑制する拡散抑制原子としてフッ素(F)又は炭素(C)を導入 する工程が開示されている(図2、[0029]~[0033]段落参照)。このように 、拡散抑制原子を導入することで、チャネル領域端部(30)におけるBの拡散が抑制さ れ、チャネル領域端部(30)のB濃度の低下を抑えることができる。これにより、n型 に反転しやすい寄生チャネルの形成を抑制することができるので、リーク電流が低く、高 速で動作し、且つ低消費電力特性の半導体装置を提供することができる。

また、下記特許文献2(特開2011-138826号公報)には、構造変化層(12))を有する基板(11)が半導体デバイス用基板として開示されている。基板(11)と しては、シリコン基板、ガリウム・砒素化合物半導体基板などを挙げることができ、構造 変化層(12)は、シリコン基板(11)の厚み方向一表面から、導電型領域を形成する ことがないイオンが注入されることによって形成される([0034]~[0039]段 落参照)。また、シリコン基板(11)のイオン注入面から1~2µmの深さの領域内に 形成された結晶性絶縁層(21)と、シリコン基板(11)のイオン注入面から5~50 µmの深さの領域内に形成された構造変化層(12)を有するSOI基板が開示されてい る([0068]~[0072]段落参照)。

【0005】

また、下記特許文献3(特開2000-31481号公報)には、チャネル不純物とし てボロンと炭素が両方ドープされている場合、不純物の活性化率が半分から十分の一に下 がってしまうことが指摘されている。そこで、炭素ドープ層を、シリコン基板表面から離 間した位置に設け、不純物の不活性化を招くことがなく、しきい値ずれや寄生抵抗の増加 といった問題を回避したMOSFETが開示されている。

【 0 0 0 6 】

また、下記特許文献4(特開2008-85253号公報)には、過度増速拡散により 、SOI層におけるゲート絶縁膜との界面付近に局所的に不純物が効率的に移動した結果 、完全空乏型SOI層のチャネル領域の表面側の不純物濃度が、埋め込み絶縁膜側に比べ て高濃度となったMOS-FETが開示されている。また、下記特許文献5(特開200 1-110740号公報)には、SiやGeをイオン注入して、半導体基板の表面近傍に シリコンが高密度の格子間シリコン高濃度層を形成することが開示されている。また、下 記特許文献6(特開2001-156291号公報)には、チャネル不純物が存在する状 態でフッ素を導入してもフッ素の増速拡散を有効に防止し、かつ、チャネル領域にSi-F結合を高効率で形成する技術が開示されている。すなわち、フッ素のイオン注入によっ 30

20

(5)

て生じた格子間シリコン原子を第一の熱処理によって消滅させた後、第二の熱処理によっ てチャネル領域にフッ素を移動させてSi-F結合を高効率で形成することが開示されて いる。 [0007]なお、本欄において、(括弧)内は、各特許文献に記載の符号を示す。 【先行技術文献】 【特許文献】 [0008]【特許文献1】特開2007-103492号公報 【 特 許 文 献 2 】 特 開 2 0 1 1 - 1 3 8 8 2 6 号 公 報 【特許文献3】特開2000-31481号公報 【特許文献4】特開2008-85253号公報 【特許文献 5 】特開 2 0 0 1 - 1 1 0 7 4 0 号公報 【特許文献 6】特開 2 0 0 1 - 1 5 6 2 9 1 号公報 【発明の概要】 【発明が解決しようとする課題】 $\begin{bmatrix} 0 & 0 & 0 & 9 \end{bmatrix}$ 本発明者らは、SOI基板に配置されたMISFETを有する半導体装置の性能の向上 を検討している。 [0010]そこで、SOI基板のBOX層より下層の領域に不純物を導入して閾値の制御性を良好 にした半導体装置について検討したところ、半導体装置の総合的な特性の向上のためには 、更なる改善の余地があることが判明した。 [0011]その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろ う。 【課題を解決するための手段】 本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、 次のとおりである。 [0013]本願において開示される一実施の形態に示される半導体装置は、半導体基板と、半導体 基板上に形成された絶縁層と、絶縁層上に形成された半導体層とを有する基板に形成され た電界効果トランジスタを有する。そして、電界効果トランジスタのゲート電極の下部に おいて、半導体層および絶縁層を介して半導体基板中に配置された半導体領域を有し、半 導体層に炭素を含有する。 [0014]本願において開示される一実施の形態に示される半導体装置の製造方法は、半導体基板 と、半導体基板上に形成された絶縁層と、絶縁層上に形成された半導体層とを有する基板 の半導体基板中に、 n 型不純物または p 型不純物をイオン注入することにより、半導体領 域を形成する工程と、半導体層中に、炭素をイオン注入する工程とを有する。 [0015]本願において開示される一実施の形態に示される半導体装置は、半導体基板と、半導体 基板上に形成された絶縁層と、絶縁層上に形成された半導体層とを有する基板に形成され

基板上に形成された絶縁層と、絶縁層上に形成された半導体層とを有する基板に形成され た電界効果トランジスタを有する。そして、電界効果トランジスタのゲート電極の下部に おいて、半導体層および絶縁層を介して半導体基板中に配置された半導体領域を有し、半 導体基板に格子間原子を含有する。

[0016]

本願において開示される一実施の形態に示される半導体装置の製造方法は、半導体基板 と、半導体基板上に形成された絶縁層と、絶縁層上に形成された半導体層とを有する基板

10

20

30

40

の半導体基板中に、 n 型不純物または p 型不純物をイオン注入することにより、半導体領 域を形成する工程と、半導体基板中に、原子をイオン注入することにより格子間原子を形 成する工程とを有する。 【発明の効果】 [0017]本願において開示される、以下に示す代表的な実施の形態に示される半導体装置によれ ば、半導体装置の特性を向上させることができる。本願において開示される、以下に示す 代表的な実施の形態に示される半導体装置の製造方法によれば、半導体装置の特性を向上 させることができる。 【図面の簡単な説明】 [0018]【図1】実施の形態1の半導体装置の特徴的な構成を示す断面図である。 【図2】実施の形態1の半導体装置の他の構成を示す断面図である。 【図3】実施の形態1の半導体装置の製造工程を示す断面図である。 【図4】実施の形態1の半導体装置の製造工程を示す断面図であって、図3に続く製造工 程を示す断面図である。 【図5】実施の形態1の半導体装置の製造工程を示す断面図であって、図4に続く製造工 程を示す断面図である。 【図6】実施の形態1の半導体装置の製造工程を示す断面図であって、図5に続く製造工 程を示す断面図である。 【図7】実施の形態1の半導体装置の製造工程を示す断面図であって、図6に続く製造工 程を示す断面図である。 【図8】実施の形態1の半導体装置の製造工程を示す断面図であって、図7に続く製造工 程を示す断面図である。 【図9】実施の形態1の半導体装置の製造工程を示す断面図であって、図8に続く製造工 程を示す断面図である。 【図10】実施の形態1の半導体装置の製造工程を示す断面図であって、図9に続く製造 工程を示す断面図である。 【図11】実施の形態1の半導体装置の製造工程を示す断面図であって、図10に続く製 造工程を示す断面図である。 【図12】実施の形態1の半導体装置の製造工程を示す断面図であって、図11に続く製 造工程を示す断面図である。 【図13】実施の形態1の半導体装置の製造工程を示す断面図であって、図12に続く製 造工程を示す断面図である。 【図14】実施の形態1の半導体装置の製造工程を示す断面図であって、図13に続く製 造工程を示す断面図である。 【図15】実施の形態1の半導体装置の製造工程を示す断面図であって、図14に続く製 造工程を示す断面図である。 【図16】(A)および(B)は、閾値調整用の不純物領域の不純物濃度および炭素濃度 を示すグラフである。 【図17】実施の形態1の半導体装置の他の製造工程を示す断面図である。 【図18】実施の形態1の半導体装置の他の製造工程を示す断面図であって、図17に続 く製造工程を示す断面図である。 【図19】実施の形態1の半導体装置の他の製造工程を示す断面図であって、図18に続 く製造工程を示す断面図である。 【図20】実施の形態2の半導体装置の特徴的な構成を示す断面図である。 【図21】実施の形態2の半導体装置の他の構成を示す断面図である。 【図22】実施の形態2の半導体装置の製造工程を示す断面図である。 【図23】実施の形態2の半導体装置の製造工程を示す断面図であって、図22に続く製

造工程を示す断面図である。

20

10

30

40

【図24】実施の形態2の半導体装置の製造工程を示す断面図であって、図23に続く製造工程を示す断面図である。

【図25】実施の形態2の半導体装置の製造工程を示す断面図であって、図24に続く製造工程を示す断面図である。

【図26】実施の形態2の半導体装置の製造工程を示す断面図であって、図25続く製造 工程を示す断面図である。

【図27】実施の形態2の半導体装置の製造工程を示す断面図であって、図26に続く製造工程を示す断面図である。

【図28】実施の形態2の半導体装置の製造工程を示す断面図であって、図27に続く製造工程を示す断面図である。

【図29】実施の形態2の半導体装置の製造工程を示す断面図であって、図28に続く製造工程を示す断面図である。

【図30】(A)および(B)は、閾値調整用の不純物領域の不純物濃度および格子間シ リコンを示すグラフである。

【図31】実施の形態1の半導体装置の他の製造工程を示す断面図である。

【発明を実施するための形態】

【0019】

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。 【0020】

合寺を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。 【 0 0 2 0 】 さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に 明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必 須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等

に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場 合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このこ とは、上記数等(個数、数値、量、範囲等を含む)についても同様である。 【0021】

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明 するための全図において、同一の機能を有する部材には同一または関連する符号を付し、 その繰り返しの説明は省略する。また、複数の類似の部材(部位)が存在する場合には、 総称の符号に記号を追加し個別または特定の部位を示す場合がある。また、以下の実施の 形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない

[0022]

また、実施の形態で用いる図面においては、断面図であっても図面を見易くするために ハッチングを省略する場合もある。

[0023]

また、断面図において、各部位の大きさは実デバイスと対応するものではなく、図面を 分かりやすくするため、特定の部位を相対的に大きく表示する場合がある。

【0024】

(実施の形態1)

[構造説明]

以下、図面を参照しながら本実施の形態の半導体装置について詳細に説明する。図1は 、本実施の形態の半導体装置の特徴的な構成を示す断面図である。

【0025】

図1に示す半導体装置は、SOI基板SUBに形成されたMISFET (Metal Insula 50

10

30

tor Semiconductor Field Effect Transistor、電界効果トランジスタ)を有する。ここ では、MISFETとして、nチャネル型MISFET(NT)を例示しているが、pチ ャネル型MISFETとしてもよく、また、nチャネル型MISFETおよびpチャネル 型

MISFETの

双方を

形成して

もよい(図2

参照)。

[0026]

SOI基板SUBは、支持基板(半導体基板ともいう)Sと、この支持基板S上に形成 された絶縁層(埋め込み絶縁層ともいう)BOXと、絶縁層BOX上に形成されたシリコ ン層(半導体層、半導体膜、薄膜半導体膜、薄膜半導体領域ともいう)SRとから構成さ れている。このシリコン層SRの主表面に、nチャネル型MISFET(NT)が形成さ れている。

[0027]

SOI基板SUBの支持基板Sは、例えば、シリコン(Si)からなる半導体基板であ る。また、絶縁層BOXは、例えば、酸化シリコン膜よりなる。また、この絶縁層BOX 上には、半導体層として、例えば、1~10 cm程度の抵抗を有する単結晶シリコンか らなるシリコン層SRが配置されている。

[0028]

n チャネル型MISFET(NT)は、素子分離絶縁膜STIで囲まれたシリコン層S Rの主表面に形成されている。nチャネル型MISFET(NT)の形成領域の支持基板 S中にはp型ウエル領域PWが形成されている。

[0029]

このnチャネル型MISFET(NT)は、シリコン層SR上にゲート絶縁膜GIを介 して形成されたゲート電極GEと、ゲート電極GEの両側のシリコン層SR中に形成され たソース、ドレイン領域とを有する。このソース、ドレイン領域は、LDD構造のソース ドレイン領域である。よって、ソース、ドレイン領域は、ゲート電極GEに対して自己 整合的に形成されたn型の低濃度不純物領域NMと、ゲート電極GEおよびその側壁のサ イドウォール膜SWの合成体に対して自己整合的に形成されたn型の高濃度不純物領域N Pとを有する。ソース、ドレイン領域間、即ち、ゲート電極GEの両側のn型の低濃度不 純物領域NM間がチャネル形成領域となる。

[0030]

ここで、本実施の形態においては、絶縁層BOXの下部の支持基板S中に閾値調整用の p型の不純物領域VTCR(p)が形成されている。また、本実施の形態においては、シ リコン層SR中に炭素(C)が含まれている。このため、図1においては、炭素(C)を 含有するシリコン層を"SR(C)"と表示してある。

[0031]

このように、本実施の形態においては、炭素(C)を含有するシリコン層SR(C)の 主表面にnチャネル型MISFET(NT)を形成することにより、MISFETの特性 を向上させることができる。詳細は、後述する(図16参照)。

[0032]

図2は、本実施の形態の半導体装置の他の構成を示す断面図である。図1においては、 n チャネル型MISFET (NT)を例示したが、前述したように、 n チャネル型MIS FETおよびpチャネル型MISFETの双方を形成してもよい。

[0033]

図2に示す半導体装置は、SOI基板SUBに形成されたnチャネル型MISFET(NT)およびpチャネル型MISFET(PT)を有する半導体装置である。 n チャネル 型 M I S F E T (N T) は、 n M I S 形成領域 N A に形成され、 p チャネル型 M I S F E T(PT)は、pMIS形成領域PAに形成されている。

[0034]

SOI基板SUBは、支持基板Sと、その上部の絶縁層BOXと、その上部のシリコン 層SRとを有する。nMIS形成領域NAおよびpMIS形成領域PAは、それぞれ、素 子分離絶縁膜STIで区画されている。

10

20

[0035]

n チャネル型MISFET(NT)は、nMIS形成領域NAのシリコン層SRの主表 面に形成される。このn チャネル型MISFET(NT)は、シリコン層SR上にゲート 絶縁膜GIを介して形成されたゲート電極GEと、ゲート電極GEの両側のシリコン層S R中に形成されたソース、ドレイン領域とを有する。このソース、ドレイン領域は、LD D構造のソース、ドレイン領域である。よって、ソース、ドレイン領域は、ゲート電極G Eに対して自己整合的に形成されたn型の低濃度不純物領域NMと、ゲート電極GEおよ びその側壁のサイドウォール膜SWの合成体に対して自己整合的に形成されたn型の高濃 度不純物領域NPとを有する。n型の高濃度不純物領域NPは、n型の低濃度不純物領域 NMより不純物濃度が高い。ソース、ドレイン領域間、即ち、ゲート電極GEの両側のn 型の低濃度不純物領域NM間がチャネル形成領域となる。

【0036】

なお、本実施の形態においては、ゲート電極GEおよびその側壁のサイドウォール膜S Wの合成体の両側のシリコン層SR上にエピタキシャル層EPが形成され、n型の高濃度 不純物領域NPは、n型不純物(例えば燐(P)や砒素(As))を含有するエピタキシ ャル層EPおよびシリコン層SRよりなる(図15参照)。この後、エピタキシャル層E Pがシリサイド化され、金属シリサイド層SILが形成されている。このn型の高濃度不 純物領域NPを、n型不純物を含有するエピタキシャル層EPのみで構成してもよい。こ の場合、シリコン層SRには、n型の低濃度不純物領域NMのみが形成される。また、エ ピタキシャル層EPの表面部のみがシリサイド化され、金属シリサイド層SILとなって いてもよい。この場合、金属シリサイド層SILの下部にn型の高濃度不純物を含有する エピタキシャル層EPが残存する。

20

30

10

【0037】

また、 n M I S 形成領域 N A の支持基板 S 中には、 n 型半導体領域 N i s o および p 型 ウエル領域 P W が形成されている。 n 型半導体領域 N i s o は、 p 型ウエル領域 P W より 深く形成され、 p 型ウエル領域 P W を囲むように形成されている。

【0038】

p チャネル型MISFET(PT)は、 p MIS形成領域 P A のシリコン層 S R の主表 面に形成される。この p チャネル型MISFET(PT)は、シリコン層 S R 上にゲート 絶縁膜 G I を介して形成されたゲート電極 G E と、ゲート電極 G E の両側のシリコン層 S R 中に形成されたソース、ドレイン領域とを有する。このソース、ドレイン領域は、 L D D構造のソース、ドレイン領域である。よって、ソース、ドレイン領域は、ゲート電極 G E に対して自己整合的に形成された p 型の低濃度不純物領域 P M と、ゲート電極 G E およ びその側壁のサイドウォール膜 S W の合成体に対して自己整合的に形成された p 型の高濃 度不純物領域 P P とを有する。ソース、ドレイン領域間、即ち、ゲート電極 G E の両側の p 型の低濃度不純物領域 P M間がチャネル形成領域となる。

【0039】

なお、本実施の形態においては、 p型の低濃度不純物領域 P M 上にエピタキシャル層 E P が形成され(図14参照)、 p型の高濃度不純物領域 P P は、 p型不純物(例えばホウ 素(B))を含有するエピタキシャル層 E P およびシリコン層 S R よりなる(図15参照)。この後、エピタキシャル層 E P がシリサイド化され、金属シリサイド層 S I L が形成 されている。この p型の高濃度不純物領域 P P を、 p型不純物を含有するエピタキシャル 層 E P のみで構成してもよい。この場合、シリコン層 S R には、 p型の低濃度不純物領域 P M のみが形成される。また、エピタキシャル層 E P の表面部のみがシリサイド化され、 金属シリサイド層 S I L となっていてもよい。この場合、金属シリサイド層 S I L の下部 に p型の高濃度不純物を含有するエピタキシャル層 E P が残存する。

[0040]

また、 p M I S 形成領域 P A の支持基板 S 中には、 n 型ウエル領域 N W が形成されている。

【0041】

ここで、本実施の形態においては、 n M I S 形成領域 N A の絶縁層 B O X の下部の支持 基板 S 中に閾値調整用の p 型の不純物領域 V T C R (p)が形成され、 p M I S 形成領域 P A の絶縁層 B O X の下部の支持基板 S 中に閾値調整用の n 型の不純物領域 V T C R (n))が形成されている。また、本実施の形態においては、 n M I S 形成領域 N A および p M I S 形成領域 P A のシリコン層 S R 中に炭素 (C)が含まれている。このため、図 2 にお いては、炭素 (C)を含有するシリコン層を "S R (C)"と表示してある。

(10)

【0042】

このように、本実施の形態においては、炭素(C)を含有するシリコン層SR(C)の 主表面にnチャネル型MISFET(NT)およびpチャネル型MISFET(PT)を 形成することにより、これらのMISFETの特性を向上させることができる。詳細は、 後述する(図16参照)。

【0043】

なお、本実施の形態においては、 n チャネル型MISFET(NT)の閾値調整用にp 型不純物領域VTCR(p)を形成したが、 n 型不純物領域を形成してもよい。また、本 実施の形態においては、 p チャネル型MISFET(PT)の閾値調整用に n 型不純物領 域VTCR(n)を形成したが、 p 型不純物領域を形成してもよい。

[0044]

[製法説明]

次いで、図面を参照しながら、本実施の形態の半導体装置の製造方法を説明するととも に、当該半導体装置の構成を明確にする。図3~図15は、本実施の形態の半導体装置の ²⁰ 製造工程を示す断面図である。

【0045】

図3に示すように、基板として、例えば、SOI基板SUBを準備する。SOI基板S UBは、支持基板(半導体基板ともいう)Sと、この支持基板S上に形成された絶縁層(埋め込み絶縁層ともいう)BOXと、絶縁層BOX上に形成されたシリコン層(半導体層 、半導体膜、薄膜半導体膜、薄膜半導体領域ともいう)SRとから構成されている。支持 基板Sは、例えば、p型の単結晶シリコン基板である。絶縁層BOXは、例えば膜厚10 ~20nm程度の酸化シリコン膜である。シリコン層SRは、例えば、1~10 cm程 度の抵抗を有する膜厚10~20nm程度の単結晶シリコンからなる。このSOI基板S UBは、nMIS形成領域NAおよびpMIS形成領域PAを有する。 【0046】

このSOI基板SUBの形成方法に制限はないが、例えば、SIMOX(Silicon Impl anted Oxide)法で形成することができる。シリコン(Si)からなる半導体基板の主面 に高いエネルギーでO₂(酸素)をイオン注入し、その後の熱処理でSi(シリコン)と 酸素とを結合させ、半導体基板の表面よりも少し深い位置に絶縁層BOXを形成する。こ の場合、絶縁層BOX上に残存するシリコン(Si)の薄膜がシリコン層SRとなり、絶 縁層BOX下の半導体基板が支持基板Sとなる。また、貼り合わせ法によりSOI基板S UBを形成してもよい。例えば、シリコン(Si)からなる第1半導体基板の表面を酸化 し、絶縁層BOXを形成した後、シリコン(Si)からなる第2半導体基板を高温下で圧 着することにより貼り合わせる。この後、第2半導体基板を薄膜化する。この場合、絶縁 層BOX上に残存する第2半導体基板の薄膜がシリコン層SRとなり、絶縁層BOX下の 第1半導体基板が支持基板Sとなる。

【0047】

次いで、図4に示すように、SOI基板SUBのシリコン層SR中に素子分離絶縁膜S TIを形成する。この素子分離絶縁膜は、STI(shallow trench isolation)法を用い て形成される。例えば、素子分離絶縁膜STIの形成領域のシリコン層SR、絶縁層BO Xおよび支持基板Sの一部をエッチングすることにより素子分離溝を形成する。この素子 分離溝は、シリコン層SRおよび絶縁層BOXを貫通し、支持基板Sの途中まで到達する

[0048]

50

10

30

次いで、素子分離溝を含むSOI基板SUB上に、素子分離溝を埋め込む程度の膜厚で、絶縁膜として例えば酸化シリコン膜をCVD法などを用いて堆積する。次いで、素子分離溝以外の酸化シリコン膜をCMP(Chemical Mechanical Polishing:化学的機械研磨)法やエッチバック法などを用いて除去する。これにより、素子分離溝内に酸化シリコン膜(絶縁膜)が埋め込まれた素子分離絶縁膜STIを形成することができる。この素子分離絶縁膜STIは、各素子、ここでは、nチャネル型MISFET(NT)およびpチャネル型MISFET(PT)間の干渉を防止するために形成される。

[0049]

次いで、図5に示すように、シリコン層SR中に不純物イオンを注入することにより、 nMIS形成領域NAにn型半導体領域Nisoおよびp型ウエル領域PWを形成し、さ 10 らに、pMIS形成領域PAにn型ウエル領域NWを形成する。

【0050】

例えば、図5に示すように、例えば、犠牲酸化膜(スルー酸化膜ともいう)として、酸 化シリコン膜SOXを、シリコン層SRの表面を熱酸化することにより形成する。次いで 、SOI基板SUB上にフォトレジスト膜(図示せず)を形成し、露光・現像処理を行う ことにより、 nMIS形成領域NAを開口したフォトレジスト膜(図示せず)を形成する 。次いで、このフォトレジスト膜をマスクとして、 n型不純物を支持基板S中にイオン注 入することにより、 n型半導体領域Nisoを形成する。この n型半導体領域Nisoの 底部は、絶縁層BOXの底部より深く、支持基板Sの比較的に深い位置に配置される。 【0051】

20

30

40

次いで、上記フォトレジスト膜をマスクとして、 p 型不純物(例えば、ホウ素)を支持 基板 S 中にイオン注入することにより、 p 型ウエル領域 P W を形成する。この p 型ウエル 領域 P W の底部は、 n 型半導体領域 N i s o の底部より浅い位置にあり、この p 型ウエル 領域 P W を囲むように、 n 型半導体領域 N i s o が配置される。次いで、アッシング処理 などにより、上記フォトレジスト膜を除去する。

【0052】

次いで、SOI基板SUB上にフォトレジスト膜(図示せず)を形成し、露光・現像処 理を行うことにより、pMIS形成領域PAを開口したフォトレジスト膜(図示せず)を 形成する。このフォトレジスト膜をマスクとして、n型不純物を支持基板S中にイオン注 入することにより、n型ウエル領域NWを形成する。次いで、アッシング処理などにより 、上記フォトレジスト膜を除去する。

【0053】

次いで、図6~図9に示すように、シリコン層SRへの炭素(C)のイオン注入、p型 不純物領域VTCR(p)の形成およびn型の不純物領域VTCR(n)の形成を行う。 【0054】

例えば、図6に示すように、 n M I S 形成領域 N A を開口したフォトレジスト膜 P R 1 を形成し、このフォトレジスト膜 P R 1 をマスクとして、絶縁層 B O X の下部の支持基板 S 中に p 型不純物(例えば、ホウ素(B))をイオン注入する。これにより、閾値調整用 の p 型の不純物領域 V T C R (p)を形成する(図7参照)。

【 0 0 5 5 】

次いで、図7に示すように、上記フォトレジスト膜PR1をマスクとして、シリコン層 SR中に、炭素(C)をイオン注入する。炭素の注入後のシリコン層SRを"SR(C) "で示す(図8参照)。この後、アッシング処理などにより、フォトレジスト膜PR1を 除去する。

[0056]

次いで、図8に示すように、 pMIS形成領域PAを開口したフォトレジスト膜PR2 を形成し、このフォトレジスト膜PR2をマスクとして、絶縁層BOXの下部の支持基板 S中にn型不純物(例えば、燐(P))をイオン注入する。これにより、閾値調整用のn 型の不純物領域VTCR(n)を形成する(図9参照)。

[0057]

次いで、図9に示すように、上記フォトレジスト膜PR2をマスクとして、シリコン層 SR中に、炭素(C)をイオン注入する。炭素の注入後のシリコン層SRを"SR(C) "で示す。この後、アッシング処理などにより、フォトレジスト膜PR2を除去する(図 10参照)。

【0058】

なお、炭素(C)のイオン注入を行った後、 p型の不純物領域 V T C R (p)を形成してもよい。また、炭素(C)のイオン注入を行った後、 n 型の不純物領域 V T C R (n) を形成してもよい。また、 n 型半導体領域 N i s o、 p 型ウエル領域 P W および n 型ウエ ル領域 N W を形成するためのフォトレジスト膜を利用して、炭素(C)のイオン注入、 p 型の不純物領域 V T C R (p)の形成または n 型の不純物領域 V T C R (n)の形成を行 ってもよい。

[0059]

この後、熱処理を施すことにより、n型の不純物領域VTCR(n)中のn型不純物(例えば、燐(P))や、p型の不純物領域VTCR(p)中のp型不純物(例えば、ホウ 素(B))を活性化する。

【0060】

ここで、上記熱処理により、n型の不純物領域VTCR(n)中のn型不純物(例えば、燐(P))や、p型の不純物領域VTCR(p)中のp型不純物(例えば、ホウ素(B))が、絶縁層BOXを超えて、シリコン層SRにまで拡散する場合がある。このように、シリコン層SRまで拡散したn型不純物やp型不純物が存在しても、シリコン層SR中に注入された炭素(C)により不活性化(電気的な不活性化ともいう)される。よって、MISFET(NT、PT)のチャネル形成領域となるシリコン層SRが実質的にノンドープに近い状態となり、MISFET(NT、PT)の閾値電圧のばらつきなど、トランジスタ特性のばらつきを低減することができる。

【0061】

次いで、図10に示すように、各MISFET(NT、PT)のゲート絶縁膜GIを形 成する。例えば、酸化シリコン膜SOXをエッチングにより除去し、nMIS形成領域N AおよびpMIS形成領域PAから露出しているシリコン層SR(C)の表面を熱酸化す ることにより、酸化シリコン膜(熱酸化膜ともいう)よりなるゲート絶縁膜GIを形成す る。このゲート絶縁膜GIを、CVD法などを用いて酸化シリコン膜を堆積することによ り形成してもよい。また、酸化シリコン膜に代えて酸窒化シリコン膜を用いてもよい。ま た、ゲート絶縁膜GIとして高誘電体膜(high-k膜)を用いてもよい。

30

40

10

20

次いで、図11に示すように、SOI基板SUB上に、CVD法などを用いて、導電性 膜として、多結晶シリコン膜SFを形成する。次いで、多結晶シリコン膜SF上に、CV D法などを用いて絶縁膜(例えば、窒化シリコン膜)IFを形成する。

【0063】

[0062]

次いで、図12に示すように、ゲート電極GEを形成する。例えば、絶縁膜IF上にフ オトレジスト膜(図示せず)を形成し、露光・現像することによりゲート電極GEの形成 領域以外のフォトレジスト膜を除去する。次いで、上記フォトレジスト膜をマスクとして 絶縁膜IFをエッチングする。次いで、上記フォトレジスト膜をアッシング処理などによ り除去し、絶縁膜IFをマスクとして、多結晶シリコン膜SFをエッチングする。これに より、 n M I S 形成領域 N A および p M I S 形成領域 P A にゲート電極GEを形成する。 この際、各領域(NA、PA)において、ゲート電極GEの両側から露出するゲート絶縁 膜GIを除去してもよい。

【0064】

次いで、図13~図15に示すように、ゲート電極GEの両側のシリコン層SR等にL DD構造のソース、ドレイン領域を形成する。

【0065】

例えば、図13に示すように、nMIS形成領域NAのゲート電極GEの両側のシリコ 50

ン層SRに、n型の低濃度不純物領域NMを形成する。このn型の低濃度不純物領域NM は、例えば、nMIS形成領域NAを開口したフォトレジスト膜(図示せず)およびゲー ト電極GE(上部の絶縁膜IFを含む)をマスクとして、イオン注入法により、n型不純 物をシリコン層SRに導入することにより形成する。また、pMIS形成領域PAのゲー ト電極GEの両側のシリコン層SRに、p型の低濃度不純物領域PMを形成する。このp 型の低濃度不純物領域PMは、例えば、pMIS形成領域PAを開口したフォトレジスト 膜(図示せず)およびゲート電極GE(上部の絶縁膜IFを含む)をマスクとして、イオ ン注入法により、p型不純物をシリコン層SRに導入することにより形成する。

【0066】

次いで、ゲート電極GEの両側の側壁に、サイドウォール膜SWを形成する。例えば、 ¹⁰ ゲート電極GE上を含むSOI基板SUB上に、酸化シリコン膜などよりなる絶縁膜をC VD法で堆積した後、異方性エッチングを施し、ゲート電極GEの側壁に絶縁膜をサイド ウォール膜SWとして残存させる。

【0067】

次いで、図14に示すように、ゲート電極GEおよびサイドウォール膜SWの合成体の 両側から露出したシリコン層SR、即ち、n型の低濃度不純物領域NMおよびp型の低濃 度不純物領域PM上に、エピタキシャル成長法を用いて、エピタキシャル層EPを形成す る。

【 0 0 6 8 】

次いで、図15に示すように、n型の高濃度不純物領域NPおよびp型の高濃度不純物 20 領域PPを形成する。

【0069】

例えば、nMIS形成領域NAを開口したフォトレジスト膜(図示せず)を形成し、ゲート電極GE(上部の絶縁膜IFを含む)およびサイドウォール膜SWの合成体をマスクとして、イオン注入法により、nMIS形成領域NAにn型不純物を導入することにより n型の高濃度不純物領域NPを形成する。次いで、pMIS形成領域NAを開口したフォ トレジスト膜(図示せず)を形成し、ゲート電極GE(上部の絶縁膜IFを含む)および サイドウォール膜SWの合成体をマスクとして、イオン注入法により、pMIS形成領域 PAにp型不純物を導入することによりp型の高濃度不純物領域PPを形成する。 【0070】

以上の工程により、 n 型の低濃度不純物領域 N M と n 型の高濃度不純物領域 N P とから なる L D D 構造のソース・ドレイン領域を有する n チャネル型 M I S F E T (N T)を形 成することができる。また、 p 型の低濃度不純物領域 P M と p 型の高濃度不純物領域 P P とからなる L D D 構造のソース・ドレイン領域を有する p チャネル型 M I S F E T (P T)を形成することができる。

【0071】

このように、本実施の形態においては、 n M I S 形成領域 N A において、絶縁層 B O X 下の支持基板 S に p 型の不純物領域 V T C R (p)を形成することにより、 n チャネル型 M I S F E T (N T)の閾値を調整することができる。また、 p M I S 形成領域 P A にお いて、絶縁層 B O X 下の支持基板 S に n 型の不純物領域 V T C R (n)を形成することに より、 p チャネル型 M I S F E T (P T)の閾値を調整することができる。 【 0 0 7 2】

加えて、閾値調整用の不純物領域であるp型の不純物領域VTCR(p)およびn型の 不純物領域VTCR(n)からシリコン層SRへの不純物の拡散が生じても、MISFE T(NT、PT)の特性の劣化を低減することができる。

【0073】

図16は、閾値調整用の不純物領域VTCRの不純物濃度および炭素濃度を示すグラフ である。縦軸は、SOI基板の深さを示し、横軸は、不純物または炭素の濃度を示す。図 16(A)に示すように、SOI基板の下面側から、支持基板S、絶縁層BOXおよびシ リコン層SRが順次積層された状態において、不純物領域VTCRの不純物濃度は、グラ 30

フ(VTCR)に示すように、絶縁層BOX直下の支持基板Sにおいてピークを示している。そして、このピーク位置から絶縁層BOXおよびシリコン層SRへと、表面側に向かうにしたがってその濃度が低下している。特に、シリコン層SRにおいては、不純物濃度のグラフのテールがかかっており、シリコン層SRまで不純物が拡散していることがわかる。

【0074】

これに対し、図16(B)のグラフに示すように、炭素濃度は、シリコン層SRの厚さのほぼ中間においてピークを示している。よって、図16(B)のグラフの灰色領域に示す不純物、即ち、シリコン層SRまで拡散した不純物が、シリコン層SRの炭素によって不活性化される。

【0075】

よって、MISFET(NT、PT)のチャネル形成領域となるシリコン層SRが実質 的にノンドープに近い状態となり、MISFET(NT、PT)の閾値電圧のばらつきな ど、トランジスタ特性のばらつきを低減することができる。

【0076】

なお、上記の実施の形態においては、 n M I S 形成領域 N A または p M I S 形成領域 P A において、シリコン層 S R への炭素(C)のイオン注入を行った後、不純物領域 V T C R の形成を行ったが、これらの工程を逆にしてもよい。即ち、不純物領域 V T C R を形成 した後に、炭素(C)のイオン注入を行ってもよい。

[0077]

また、上記実施の形態においては、 n M I S 形成領域 N A に対し、炭素(C)のイオン 注入やp型の不純物領域 V T C R (p)の形成を行った後、 p M I S 形成領域 P A に対し 、炭素(C)のイオン注入や n 型の不純物領域 V T C R (n)の形成を行ったが、これら の工程を逆にしてもよい。即ち、 p M I S 形成領域 P A に対する炭素(C)や n 型の不純 物の注入を行った後、 n M I S 形成領域 N A に対する炭素(C)や p 型の不純物の注入を 行ってもよい。

【0078】

また、次に示す工程により、炭素(C)のイオン注入や不純物領域VTCRの形成を行ってもよい。図17~図19は、本実施の形態の半導体装置の他の製造工程を示す断面図である。

【0079】

まず、支持基板Sと、この支持基板S上に形成された絶縁層BOXと、絶縁層BOX上 に形成されたシリコン層SRとから構成されるSOI基板SUBを準備する。そして、図 3~図5を参照しながら説明したように、このSOI基板SUBに、素子分離絶縁膜ST Iおよび酸化シリコン膜SOXを形成し、さらに、n型半導体領域Niso、p型ウエル 領域PWおよびn型ウエル領域NWを形成する。

[0080]

次いで、図17~図19に示すように、シリコン層SRへの炭素(C)のイオン注入、 p型の不純物領域VTCR(p)の形成およびn型の不純物領域VTCR(n)の形成を 行う。

【0081】

例えば、図17に示すように、 n M I S 形成領域 N A を開口したフォトレジスト膜 P R 1を形成し、このフォトレジスト膜 P R 1をマスクとして、絶縁層 B O X の下部の支持基 板 S 中に p 型不純物(例えば、ホウ素(B))をイオン注入する。これにより、閾値調整 用の p 型の不純物領域 V T C R (p)を形成する(図18参照)。この後、アッシング処 理などにより、フォトレジスト膜 P R 1を除去する。

【 0 0 8 2 】

次いで、図18に示すように、pMIS形成領域PAを開口したフォトレジスト膜PR 2を形成し、このフォトレジスト膜PR2をマスクとして、絶縁層BOXの下部の支持基 板S中にn型不純物(例えば、燐(P))をイオン注入する。これにより、閾値調整用の 10

20



n 型の不純物領域 V T C R (n)を形成する(図19参照)。この後、アッシング処理な どにより、フォトレジスト膜 P R 2 を除去する。

【0083】

次いで、図19に示すように、 n M I S 形成領域 N A および p M I S 形成領域 P A のシ リコン層 S R 中に、炭素(C)をイオン注入する。

【0084】

この後、熱処理を施すことにより、n型の不純物領域VTCR(n)中のn型不純物(例えば、燐(P))や、p型の不純物領域VTCR(p)中のp型不純物(例えば、ホウ 素(B))を活性化する。

【0085】

10

20

この工程においても、上記熱処理により、n型の不純物領域VTCR(n)中のn型不 純物(例えば、燐(P))や、p型の不純物領域VTCR(p)中のp型不純物(例えば 、ホウ素(B))が、絶縁層BOXを超えて、シリコン層SRにまで拡散する場合がある 。このように、シリコン層SRまで拡散したn型不純物やp型不純物が存在しても、シリ コン層SR中に注入された炭素(C)により不活性化される。よって、MISFET(N T、PT)のチャネル形成領域となるシリコン層SRが実質的にノンドープに近い状態と なり、MISFET(NT、PT)の閾値電圧のばらつきなど、トランジスタ特性のばら つきを低減することができる。

[0086]

(実施の形態2)

[構造説明]

以下、図面を参照しながら本実施の形態の半導体装置について詳細に説明する。図20 は、本実施の形態の半導体装置の特徴的な構成を示す断面図である。

【0087】

図20に示す半導体装置は、SOI基板SUBに形成されたMISFETを有する。こ こでは、MISFETとして、nチャネル型MISFET(NT)を例示しているが、p チャネル型MISFETとしてもよく、また、nチャネル型MISFETおよびpチャネ ル型MISFETの双方を形成してもよい(図21参照)。

【0088】

SOI基板SUBは、支持基板(半導体基板ともいう)Sと、この支持基板S上に形成 30 された絶縁層(埋め込み絶縁層ともいう)BOXと、絶縁層BOX上に形成されたシリコ ン層(半導体層、半導体膜、薄膜半導体膜、薄膜半導体領域ともいう)SRとから構成さ れている。このシリコン層SRの主表面に、nチャネル型MISFET(NT)が形成さ れている。

【0089】

SOI基板SUBの支持基板Sは、例えば、Si(シリコン)からなる半導体基板である。また、絶縁層BOXは、例えば、酸化シリコン膜よりなる。また、この絶縁層BOX 上には、半導体層として、例えば、1~10 cm程度の抵抗を有する単結晶シリコンからなるシリコン層SRが配置されている。

【0090】

40

n チャネル型MISFET(NT)は、素子分離絶縁膜STIで囲まれたシリコン層S Rの主表面に形成されている。n チャネル型MISFET(NT)の形成領域の支持基板 S中には p 型ウエル領域 P W が形成されている。

【0091】

このn チャネル型MISFET(NT)は、シリコン層SR上にゲート絶縁膜GIを介 して形成されたゲート電極GEと、ゲート電極GEの両側のシリコン層SR中に形成され たソース、ドレイン領域とを有する。このソース、ドレイン領域は、LDD構造のソース 、ドレイン領域である。よって、ソース、ドレイン領域は、ゲート電極GEに対して自己 整合的に形成されたn型の低濃度不純物領域NMと、ゲート電極GEおよびその側壁のサ イドウォール膜SWの合成体に対して自己整合的に形成されたn型の高濃度不純物領域N

Pとを有する。ソース、ドレイン領域間、即ち、ゲート電極GEの両側のn型の低濃度不 純物領域NM間がチャネル形成領域となる。

【0092】

ここで、本実施の形態においては、絶縁層BOX下の支持基板S中、ここでは、p型の 不純物領域VTCR(p)に格子間Si(格子間原子ともいう)ISが含まれている。図 20においては、この格子間Si(IS)を模式的に×印として表示してある。 【0093】

このように、本実施の形態においては、絶縁層BOX下のp型の不純物領域VTCR(p)中の格子間Si(IS)により、p型不純物の増速拡散が生じ、格子間Si(IS) の近傍において、p型不純物の不純物濃度が高まる。よって、シリコン層SRまでp型不 純物が拡散することを抑制でき、MISFET(NT、PT)の閾値電圧のばらつきなど 、トランジスタ特性のばらつきを低減することができる。詳細は、後述する(図30参照)。

【0094】

図21は、本実施の形態の半導体装置の他の構成を示す断面図である。図20において は、nチャネル型MISFET(NT)を例示したが、前述したように、nチャネル型M ISFETおよびpチャネル型MISFETの双方を形成してもよい。

【0095】

図21に示す半導体装置は、SOI基板SUBに形成されたnチャネル型MISFET (NT)およびpチャネル型MISFET(PT)を有する半導体装置である。nチャネ 20 ル型MISFET(NT)は、nMIS形成領域NAに形成され、pチャネル型MISF ET(PT)は、pMIS形成領域PAに形成されている。

[0096]

SOI基板SUBは、支持基板Sと、その上部の絶縁層BOXと、その上部のシリコン 層SRとを有する。 nMIS形成領域NAおよびpMIS形成領域PAは、それぞれ、素 子分離絶縁膜STIで区画されている。

【0097】

n チャネル型MISFET(NT)は、nMIS形成領域NAのシリコン層SRの主表 面に形成される。このn チャネル型MISFET(NT)は、シリコン層SR上にゲート 絶縁膜GIを介して形成されたゲート電極GEと、ゲート電極GEの両側のシリコン層S R中に形成されたソース、ドレイン領域とを有する。このソース、ドレイン領域は、LD D構造のソース、ドレイン領域である。よって、ソース、ドレイン領域は、ゲート電極G Eに対して自己整合的に形成されたn型の低濃度不純物領域NMと、ゲート電極GEおよ びその側壁のサイドウォール膜SWの合成体に対して自己整合的に形成されたn型の高濃 度不純物領域NPとを有する。n型の高濃度不純物領域NPは、n型の低濃度不純物領域 NMより不純物濃度が高い。ソース、ドレイン領域間、即ち、ゲート電極GEの両側のn 型の低濃度不純物領域NM間がチャネル形成領域となる。

【0098】

なお、本実施の形態においては、n型の低濃度不純物領域NM上にエピタキシャル層E Pが形成され、n型の高濃度不純物領域NPは、n型の不純物(例えば燐(P)や砒素(As))を含有するエピタキシャル層EPおよびシリコン層SRよりなる(図29参照) 。この後、エピタキシャル層EPがシリサイド化され、金属シリサイド層SILが形成さ れている。このn型の高濃度不純物領域NPを、n型の不純物を含有するエピタキシャル 層EPのみで構成してもよい。この場合、シリコン層SRには、n型の低濃度不純物領域 NMのみが形成される。また、エピタキシャル層EPの表面部のみがシリサイド化され、 金属シリサイド層SILとなっていてもよい。この場合、金属シリサイド層SILの下部 にn型の高濃度不純物を含有するエピタキシャル層EPが残存する。

【0099】

また、 n M I S 形成領域 N A の支持基板 S 中には、 n 型半導体領域 N i s o および p 型 ウエル領域 P W が形成されている。 n 型半導体領域 N i s o は、 p 型ウエル領域 P W より 50

10

30

p チャネル型MISFET(PT)は、 p MIS形成領域PAのシリコン層SRの主表 面に形成される。この p チャネル型MISFET(PT)は、シリコン層SR上にゲート 絶縁膜GIを介して形成されたゲート電極GEと、ゲート電極GEの両側のシリコン層S R 中に形成されたソース、ドレイン領域とを有する。このソース、ドレイン領域は、LD D構造のソース、ドレイン領域である。よって、ソース、ドレイン領域は、ゲート電極G Eに対して自己整合的に形成された p 型の低濃度不純物領域PMと、ゲート電極GEおよ びその側壁のサイドウォール膜SWの合成体に対して自己整合的に形成された p 型の高濃 度不純物領域PPとを有する。ソース、ドレイン領域間、即ち、ゲート電極GEの両側の p 型の低濃度不純物領域PM間がチャネル形成領域となる。

(17)

【 0 1 0 1 】

なお、本実施の形態においては、 p型の低濃度不純物領域 P M 上にエピタキシャル層 E P が形成され、 p型の高濃度不純物領域 P P は、 p型の不純物(例えばホウ素(B))を 含有するエピタキシャル層 E P およびシリコン層 S R よりなる(図 2 9 参照)。この後、 エピタキシャル層 E P がシリサイド化され、金属シリサイド層 S I L が形成されている。 この p 型の高濃度不純物領域 P P を、 p 型の不純物を含有するエピタキシャル層 E P のみ で構成してもよい。この場合、シリコン層 S R には、 p 型の低濃度不純物領域 P M のみが 形成される。また、エピタキシャル層 E P の表面部のみがシリサイド化され、金属シリサ イド層 S I L となっていてもよい。この場合、金属シリサイド層 S I L の下部に p 型の高 濃度不純物を含有するエピタキシャル層 E P が残存する。

20

10

【 0 1 0 2 】

また、 p M I S 形成領域 P A の支持基板 S 中には、 n 型ウエル領域 N W が形成されている。

[0103]

ここで、本実施の形態においては、 n M I S 形成領域 N A および p M I S 形成領域 P A の絶縁層 B O X 下の閾値調整用の不純物領域(V T C R (p)、V T C R (n))中の格 子間 S i (I S)により、 p 型または n 型不純物の増速拡散が生じ、格子間 S i (I S) の近傍において、 p 型または n 型不純物の不純物濃度が高まる。よって、シリコン層 S R まで p 型または n 型不純物が拡散することを抑制でき、 M I S F E T (N T、 P T)の閾 値電圧のばらつきなど、トランジスタ特性のばらつきを低減することができる。詳細は、 後述する (図 3 0 参照)。

30

[0104**]**

[製法説明]

次いで、図面を参照しながら、本実施の形態の半導体装置の製造方法を説明するととも に、当該半導体装置の構成を明確にする。図22~図29は、本実施の形態の半導体装置 の製造工程を示す断面図である。

【0105】

図22に示すように、基板として、例えば、SOI基板SUBを準備する。SOI基板 SUBは、支持基板(半導体基板ともいう)Sと、この支持基板S上に形成された絶縁層 (埋め込み絶縁層ともいう)BOXと、絶縁層BOX上に形成されたシリコン層(半導体 層、半導体膜、薄膜半導体膜、薄膜半導体領域ともいう)SRとから構成されている。支 持基板Sは、例えば、p型の単結晶シリコン基板である。絶縁層BOXは、例えば膜厚1 0~20nm程度の酸化シリコン膜である。シリコン層SRは、例えば、1~10 cm 程度の抵抗を有する膜厚10~20nm程度の単結晶シリコンからなる。このSOI基板 SUBは、nMIS形成領域NAおよびpMIS形成領域PAを有する。

【0106】

次いで、実施の形態1と同様に(図3~図5参照)、SOI基板SUBに、素子分離絶 縁膜STIおよび酸化シリコン膜SOXを形成し、さらに、n型半導体領域Niso、p 型ウエル領域PWおよびn型ウエル領域NWを形成する。 【0107】

次いで、図22~図25に示すように、シリコン層SRへのシリコン(Si)のイオン 注入、p型の不純物領域VTCR(p)の形成およびn型の不純物領域VTCR(n)の 形成を行う。

(18)

【0108】

例えば、図22に示すように、 n M I S 形成領域 N A を開口したフォトレジスト膜 P R 1を形成し、このフォトレジスト膜 P R 1をマスクとして、絶縁層 B O X の下部の支持基 板 S 中に p 型不純物(例えば、ホウ素(B))をイオン注入する。これにより、閾値調整 用の p 型の不純物領域 V T C R (p)を形成する(図23参照)。

【0109】

次いで、図23に示すように、上記フォトレジスト膜PR1をマスクとして、絶縁層B OX下の支持基板S中に、シリコン(Si)をイオン注入する。このシリコン(Si)の 注入により、絶縁層BOX下の支持基板S中、ここでは、閾値調整用のp型の不純物領域 VTCR(p)中に格子間Si(IS)が形成される(図24参照)。この後、アッシン グ処理などにより、フォトレジスト膜PR1を除去する。

【0110】

次いで、図24に示すように、 pMIS形成領域 PAを開口したフォトレジスト膜 PR 2を形成し、このフォトレジスト膜 PR2をマスクとして、絶縁層 BOXの下部の支持基 板 S中に n型不純物(例えば、燐(P))をイオン注入する。これにより、閾値調整用の n型の不純物領域 VTCR(n)を形成する(図25参照)。

[0111]

次いで、図25に示すように、上記フォトレジスト膜PR2をマスクとして、絶縁層B OX下の支持基板S中に、シリコン(Si)をイオン注入する。このシリコン(Si)の 注入により、絶縁層BOX下の支持基板S中、ここでは、閾値調整用のn型の不純物領域 VTCR(n)中に格子間Si(IS)が形成される(図26参照)。この後、アッシン グ処理などにより、フォトレジスト膜PR2を除去する。

【0112】

なお、シリコン(Si)のイオン注入を行った後、p型の不純物領域VTCR(p)を 形成してもよい。また、シリコン(Si)のイオン注入を行った後、n型の不純物領域V TCR(n)を形成してもよい。また、n型半導体領域Niso、p型ウエル領域PWお よびn型ウエル領域NWを形成するためのフォトレジスト膜を利用して、シリコン(Si)のイオン注入、p型の不純物領域VTCR(p)の形成またはn型の不純物領域VTC R(n)の形成を行ってもよい。

[0113]

この後、図27に示すように、熱処理(アニール)を施すことにより、 n 型の不純物領 域VTCR(n)中のn型不純物(例えば、燐(P))や、 p 型の不純物領域VTCR(p)中のp型不純物(例えば、ホウ素(B))を活性化する。

【0114】

ここで、上記熱処理により、n型の不純物領域VTCR(n)中のn型不純物(例えば、燐(P))や、p型の不純物領域VTCR(p)中のp型不純物(例えば、ホウ素(B40))が、増速拡散する。即ち、これらの不純物が、格子間Si原子とペアになり、熱処理(アニール)時にSi-BクラスタやSi-Pクラスタなどの異常拡散クラスタを生成する。よって、格子間Si(IS)の注入領域の近傍から絶縁層BOXの底面までの間に、異常拡散により不純物が集まり、不純物濃度が高まる。言い換えれば、シリコン層SRまで拡散しようとするn型不純物やp型不純物を、格子間Si(IS)の注入領域の近傍から絶縁層BOXの底面までの間において捕獲することができる。これにより、シリコン層SRへのn型不純物やp型不純物の拡散を低減でき、MISFET(NT、PT)の閾値電圧のばらつきなど、トランジスタ特性のばらつきを低減することができる。

【 0 1 1 5 】

次いで、各MISFET(NT、PT)のゲート絶縁膜GIを形成する(図27)。例 50

10

20

えば、酸化シリコン膜SOXをエッチングにより除去し、 n M I S 形成領域 N A および p M I S 形成領域 P A から露出しているシリコン層 S R (C)の表面を熱酸化することによ り、酸化シリコン膜(熱酸化膜ともいう)よりなるゲート絶縁膜 G I を形成する。このゲ ート絶縁膜 G I を、C V D 法などを用いて酸化シリコン膜を堆積することにより形成して もよい。また、酸化シリコン膜に代えて酸窒化シリコン膜を用いてもよい。また、ゲート 絶縁膜 G I として高誘電体膜(h i g h - k 膜)を用いてもよい。

【0116】

次いで、実施の形態1と同様に、SOI基板SUB上に、多結晶シリコン膜SFおよび 絶縁膜IFを形成し、これらをパターニングすることにより、ゲート電極GEを形成する (図28参照)。この際、各領域(NA、PA)において、ゲート電極GEの両側から露 出するゲート絶縁膜GIを除去してもよい。

【0117】

次いで、実施の形態1と同様に、ゲート電極GEの両側のシリコン層SR等にLDD構 造のソース、ドレイン領域を形成する。

【0118】

例えば、図28に示すように、nMIS形成領域NAのゲート電極GEの両側のシリコン層SRに、n型の低濃度不純物領域NMを形成する。このn型の低濃度不純物領域NM は、例えば、nMIS形成領域NAを開口したフォトレジスト膜(図示せず)およびゲー ト電極GE(上部の絶縁膜IFを含む)をマスクとして、イオン注入法により、n型不純 物をシリコン層SRに導入することにより形成する。また、pMIS形成領域PAのゲー ト電極GEの両側のシリコン層SRに、p型の低濃度不純物領域PMを形成する。このp 型の低濃度不純物領域PMは、例えば、pMIS形成領域PAを開口したフォトレジスト 膜(図示せず)およびゲート電極GE(上部の絶縁膜IFを含む)をマスクとして、イオ ン注入法により、p型不純物をシリコン層SRに導入することにより形成する。 【0119】

次いで、ゲート電極GEの両側の側壁に、サイドウォール膜SWを形成する。例えば、 ゲート電極GE上を含むSOI基板SUB上に、酸化シリコン膜などよりなる絶縁膜をC VD法で堆積した後、異方性エッチングを施し、ゲート電極GEの側壁に絶縁膜をサイド ウォール膜SWとして残存させる。

【 0 1 2 0 】

次いで、図29に示すように、ゲート電極GEおよびサイドウォール膜SWの合成体の 両側から露出したシリコン層SR、即ち、n型の低濃度不純物領域NMおよびp型の低濃 度不純物領域PM上に、エピタキシャル成長法を用いて、エピタキシャル層EPを形成す る。

【0121】

次いで、nMIS形成領域NAを開口したフォトレジスト膜(図示せず)を形成し、ゲート電極GE(上部の絶縁膜IFを含む)およびサイドウォール膜SWの合成体をマスクとして、イオン注入法により、nMIS形成領域NAにn型不純物を導入することにより n型の高濃度不純物領域NPを形成する。次いで、pMIS形成領域NAを開口したフォトレジスト膜(図示せず)を形成し、ゲート電極GE(上部の絶縁膜IFを含む)および サイドウォール膜SWの合成体をマスクとして、イオン注入法により、pMIS形成領域 PAにp型不純物を導入することによりp型の高濃度不純物領域PPを形成する。 【0122】

以上の工程により、 n 型の低濃度不純物領域 N M と n 型の高濃度不純物領域 N P とから なる L D D 構造のソース・ドレイン領域を有する n チャネル型 M I S F E T (N T)を形 成することができる。また、 p 型の低濃度不純物領域 P M と p 型の高濃度不純物領域 P P とからなる L D D 構造のソース・ドレイン領域を有する p チャネル型 M I S F E T (P T)を形成することができる。

[0 1 2 3 **]**

このように、本実施の形態においては、nMIS形成領域NAにおいて、絶縁層BOX 50

30

40

10

下の支持基板 S に p 型の不純物領域 V T C R (p)を形成することにより、 n チャネル型 M I S F E T (N T)の閾値を調整することができる。また、 p M I S 形成領域 P A にお いて、絶縁層 B O X 下の支持基板 S に n 型の不純物領域 V T C R (n)を形成することに より、 p チャネル型 M I S F E T (P T)の閾値を調整することができる。 【 0 1 2 4】

加えて、格子間Si(IS)により、閾値調整用の不純物領域であるp型の不純物領域 VTCR(p)およびn型の不純物領域VTCR(n)からシリコン層SRへの不純物の 拡散を低減することができる。これによりMISFET(NT、PT)の特性の劣化を低 減することができる。

【0125】

10

20

図30は、閾値調整用の不純物領域VTCRの不純物濃度および格子間Siを示すグラ フである。縦軸は、SOI基板の深さを示し、横軸は、不純物の濃度および格子間Siを 示す。図30(A)に示すSOI基板の下面側から、支持基板S、絶縁層BOXおよびシ リコン層SRが順次積層された状態において、不純物領域VTCRの不純物濃度は、イオ ン注入後においてグラフVTCR1で示される。即ち、絶縁層BOX直下の支持基板Sに おいてピークを示し、この位置から絶縁層BOXおよびシリコン層SRへと、表面に向か うにしたがってその濃度が低下している。ここでは、シリコン層SRにおいては、不純物 濃度のグラフのテールがかからないように、絶縁層BOX下のシリコン層の比較的深い位 置に、不純物濃度のピークが位置している。このように、イオン注入の注入エネルギーを 調整することが好ましい。

【0126】

そして、図30(B)に示すように、絶縁層BOX下の支持基板S中、ここでは、不純物領域VTCRの不純物濃度のピーク位置の近傍に格子間Si(IS)を形成している。 この場合、イオン注入後のグラフVTCR1が、熱処理によりグラフVTCR2となる。 即ち、異常拡散により不純物濃度が高まり、そのピークが、絶縁層BOXの底部により近 づく。このように、シリコン層SRにおいて、不純物濃度のグラフのテールがかからない ように、比較的低濃度で深い位置に不純物を注入(グラフVTCR1)しても、格子間S iによる異常拡散により、絶縁層BOX直下の不純物濃度をより高濃度とすることができ る。また、格子間Si(IS)の注入領域の近傍から絶縁層BOXの底面までの間におい て不純物濃度を高濃度化することで、シリコン層SRへのn型不純物やp型不純物の拡散 を低減でき、MISFET(NT、PT)の閾値電圧のばらつきなど、トランジスタ特性 のばらつきを低減することができる。

30

40

50

【 0 1 2 7 】

なお、上記実施の形態においては、格子間原子として、シリコン(Si)を注入したが 、この他、ゲルマニウム(Ge)や鉄(Fe)などを注入してもよい。

【0128】

また、上記の実施の形態においては、 n M I S 形成領域 N A または p M I S 形成領域 P A において、不純物領域 V T C R の形成を行った後、シリコン層 S R へのシリコン (S i)のイオン注入を行ったが、これらの工程を逆にしてもよい。即ち、シリコン (S i)の イオン注入を行った後、不純物領域 V T C R を形成してもよい。

【0129】

また、上記実施の形態においては、 n M I S 形成領域 N A に対し、 p 型の不純物領域 V T C R (p)の形成やシリコン (S i)のイオン注入を行った後、 p M I S 形成領域 P A に対し、 n 型の不純物領域 V T C R (n)の形成やシリコン (S i)のイオン注入を行ったが、これらの工程を逆にしてもよい。即ち、 p M I S 形成領域 P A に対する S i や n 型の不純物の注入を行った後、 n M I S 形成領域 N A に対する S i や p 型の不純物の注入を行ってもよい。

【0130】

また、次に示す工程により、シリコン(Si)のイオン注入や不純物領域VTCRの形 成を行ってもよい。図31は、本実施の形態の半導体装置の他の製造工程を示す断面図で

(20)

ある。

【0131】

まず、支持基板 S と、この支持基板 S 上に形成された絶縁層 B O X と、絶縁層 B O X 上 に形成されたシリコン層 S R とから構成される S O I 基板 S U B を準備する。そして、実 施の形態 1 において、図 3 ~ 図 5 を参照しながら説明したように、この S O I 基板 S U B に、素子分離絶縁膜 S T I および酸化シリコン膜 S O X を形成し、さらに、 n 型半導体領 域 N i s o、 p 型ウエル領域 P W および n 型ウエル領域 N W を形成する。 【 0 1 3 2】

次いで、nMIS形成領域NAを開口したフォトレジスト膜(図示せず)をマスクとして、絶縁層BOXの下部の支持基板S中にp型不純物(例えば、ホウ素(B))をイオン ¹⁰ 注入する。これにより、閾値調整用のp型の不純物領域VTCR(p)を形成する(図1 8参照)。この後、アッシング処理などにより、上記フォトレジスト膜を除去する。 【0133】

次いで、 p M I S 形成領域 P A を開口したフォトレジスト膜(図示せず)をマスクとして、絶縁層 B O X の下部の支持基板 S 中に n 型不純物(例えば、燐(P))をイオン注入する。これにより、閾値調整用の n 型の不純物領域 V T C R (n)を形成する(図19参照)。この後、アッシング処理などにより、上記フォトレジスト膜を除去する。 【0134】

次いで、図31に示すように、nMIS形成領域NAおよびpMIS形成領域PAの支 持基板S(ここでは、p型の不純物領域VTCR(p)およびn型の不純物領域VTCR 20 (n))中に、シリコン(Si)をイオン注入し、格子間Si(IS)を形成する。 【0135】

この後、熱処理を施すことにより、n型の不純物領域VTCR(n)中のn型不純物(例えば、燐(P))や、p型の不純物領域VTCR(p)中のp型不純物(例えば、ホウ 素(B))を活性化する。

【0136】

この工程においても、上記熱処理により、n型の不純物領域VTCR(n)中のn型不 純物(例えば、燐(P))や、p型の不純物領域VTCR(p)中のp型不純物(例えば 、ホウ素(B))が、増速拡散する。即ち、これらの不純物が、格子間Si原子とペアに なり、熱処理(アニール)時にSi-BクラスタやSi-Pクラスタなどの異常拡散クラ スタを生成する。よって、格子間Si(IS)の注入領域の近傍から絶縁層BOXの底面 までの間において、異常拡散により不純物濃度が高まる。言い換えれば、絶縁層BOX直 下の不純物濃度を高濃度化しつつ、シリコン層SRまで拡散しようとするn型不純物やp 型不純物を、上記区間において捕獲することができる。これにより、シリコン層SRへの n型不純物やp型不純物の拡散を低減でき、MISFET(NT、PT)の閾値電圧のば らつきなど、トランジスタ特性のばらつきを低減することができる。 【0137】

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発 明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可 能であることはいうまでもない。

40

30

【符号の説明】 【0138】 BOX 絶縁層

- EP エピタキシャル層
- GE ゲート電極
- **GI ゲート絶縁膜**
- IF 絶縁膜
- IS 格子間シリコン
- NA nMIS形成領域
- Niso n型半導体領域

ΝΜ 低濃度不純物領域 ΝΡ 高濃度不純物領域 ΝΤ nチャネル型MISFET ΝW n型ウエル領域 ΡА p M I S 形成領域 PM 低濃度不純物領域 PP 高濃度不純物領域 PR1 フォトレジスト膜 PR2 フォトレジスト膜 PT pチャネル型MISFET PW p型ウエル領域 S 支持基板 SF 多結晶シリコン膜 SIL 金属シリサイド層 SOX 酸化シリコン膜 SR シリコン層 SR(C) 炭素を含有するシリコン層 STI 素子分離絶縁膜 SUB SOI基板 SW サイドウォール膜 VTCR 不純物領域 VTCR(n) 不純物領域 VTCR(p) 不純物領域

【図1】







10

20



【図2】





【図5】

【図6】







【図8】





【図9】

【図10】





【図12】





【図13】

【図14】





【図16】





【図17】

【図18】





(27)





【図21】

【図22】





BOX

NŴ

【図23】

【図24】

ΡŴ

Niso IS SUB





VTCR(p)

【図25】

【図26】





【図28】

(29)





【図29】









フロントページの続き

(51)Int.CI.

H 0 1 L 29/78 (2006.01)

(72)発明者 岩松 俊明 神奈川県川崎市中原区下沼部1753番地 ルネサスエレクトロニクス株式会社内

FΙ

審査官 岩本 勉

(56)参考文献 特開2009-212413(JP,A)
米国特許出願公開第2012/0119294(US,A1)
米国特許出願公開第2012/0049293(US,A1)
米国特許出願公開第2009/0224321(US,A1)
特開2009-135140(JP,A)
米国特許出願公開第2009/0134468(US,A1)
特開2008-085253(JP,A)
米国特許出願公開第2008/0081402(US,A1)
特開2012-238760(JP,A)
特開2009-272581(JP,A)
特開2009-272581(JP,A)

(58)調査した分野(Int.Cl., DB名)

H 0 1 L 2 1 / 3 3 6、2 1 / 8 2 3 4 - 2 1 / 8 2 3 8、 2 1 / 8 2 4 9、2 7 / 0 6 - 2 7 / 0 8、 2 7 / 0 8 8 - 2 7 / 0 9 2、2 9 / 7 6、 2 9 / 7 7 2 - 2 9 / 7 8 6