## (19) 日本国特許庁(JP) (12) 特許公報(B2)

(11) 特許番号

## 特許第6740723号

(P6740723)

	(45)発行日	令和2年8月19日(2020.8.19	)
--	---------	---------------------	---

(24) 登録日 令和2年7月29日 (2020.7.29)

C K

(51) Int.Cl.			FI		
HO3D	7/14	(2006.01)	HO3D	7/14	
HO3D	9/06	(2006.01)	HO3D	9/06	

請求項の数 3 (全 10 頁)

<ul> <li>(21)出願番号</li> <li>(22)出願日</li> <li>(65)公開番号</li> <li>(43)公開日</li> <li>審査請求日</li> </ul>	特願2016-113933 (P2016-113933) 平成28年6月7日 (2016.6.7) 特開2017-220803 (P2017-220803A) 平成29年12月14日 (2017.12.14) 平成31年4月22日 (2019.4.22)	(73)特許権者 (74)代理人 (72)発明者	<ul> <li> <sup>1</sup> 00002130     </li> <li>         住友電気工業株式会社         大阪府大阪市中央区北浜四丁目5番33号         <sup>1</sup> 100087480         弁理士 片山 修平         姉川 修         神奈川県横浜市栄区田谷町1番地 住友電         気工業株式会社 横浜製作所内     </li> </ul>
		審査官	志津木 康
		(56) 参考文南	∜ 特開平09−093043(JP, A)
			特表2000-514988(JP, A
			, 最終頁に続く

(54) 【発明の名称】 リングミキサ

(57)【特許請求の範囲】

【請求項1】

互いに平衡な入力信号が入力する第1の入力端子および第2の入力端子と、

互いに平衡な発振信号が入力する第3の入力端子および第4の入力端子と、

第1の出力端子および第2の出力端子と、

<u>一端が前記第1の出力端子に接続され、他端が第1のノードに接続された第1の分布定</u> 数線路と、

<u>一端が前記第3の入力端子に接続され、他端が前記第1のノードに接続された第2の分</u> 布定数線路と、

<u>一端が前記第2の出力端子に接続され、他端が第2のノードに接続された第3の分布定</u>10 数線路と、

<u>一端が前記第4の入力端子に接続され、他端が前記第2のノードに接続された第4の分</u> 布定数線路と、

<u>一端が前記第1の出力端子に接続され、他端が第3のノードに接続された第5の分布定</u> 数線路と、

<u>一端が前記第4の入力端子に接続され、他端が前記第3のノードに接続された第6の分</u> 布定数線路と、

<u>一端が前記第2の出力端子に接続され、他端が第4のノードに接続された第7の分布定</u> 数線路と、

<u>一端が前記第3の入力端子に接続され、他端が前記第4のノードに接続された第8の分</u>20

布定数線路と、

<u>ゲートが前記第1の入力端子に接続され、ドレインが前記第1のノードに接続され、ソ</u> ースが接地された第1のFETと、

<u>ゲートが前記第1の入力端子に接続され、ドレインが前記第2のノードに接続され、ソ</u>ースが接地された第2のFETと、

<u>ゲートが前記第2の入力端子に接続され、ドレインが前記第3のノードに接続され、ソ</u> ースが接地された第3のFETと、

<u>ゲートが前記第2の入力端子に接続され、ドレインが前記第4のノードに接続され、ソ</u> ースが接地された第4のFETと、

を具備し、

10

前記第1の分布定数線路、前記第2の分布定数線路、前記第3の分布定数線路、前記第 4の分布定数線路、前記第5の分布定数線路、前記第6の分布定数線路、前記第7の分布 定数線路および前記第8の分布定数線路の電気長は、各々前記発振信号の波長の1/8以 上かつ3/8以下である、リングミキサ。

【請求項2】

前記第1の分布定数線路、前記第2の分布定数線路、前記第3の分布定数線路、前記第 4の分布定数線路、前記第5の分布定数線路、前記第6の分布定数線路、前記第7の分布 定数線路および前記第8の分布定数線路の電気長は、各々前記発振信号の波長の3/16 以上かつ5/16以下である、請求項1に記載のリングミキサ。

【請求項3】

20

50

前記第1の出力端子および前記第2の出力端子から、前記発振信号に前記入力信号がミ キシングされた互いに平衡な出力信号が出力される請求項1または 請求項2に記載のリン グミキサ。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、リングミキサに関し、例えばFETを有するリングミキサに関する。

【背景技術】

[0002]

リングミキサは、局所発振信号に入力信号をミキシングし出力信号を出力する回路であ 30 る。出力信号を出力するFET(Field Effect Transistor)を用いたリングミキサが知 られている(特許文献1)。

【先行技術文献】

【特許文献】

[0003]

【特許文献1】特開平8-204458号公報

【発明の概要】

【発明が解決しようとする課題】

[0004]

しかしながら、FETを用いたリングミキサでは、入力信号から出力信号への変換利得 40 が低い。本発明は、上記課題に鑑みなされたものであり、変換利得を向上させることを目 的とする。

【課題を解決するための手段】

【 0 0 0 5 】

本発明の一実施形態は、各々一対の分布定数線路が直列に接続され、リング状に接続された4つの線路と、前記4つの線路のうち隣接する線路の間に設けられ、対向するノードに発振信号が入力し、残りの対向するノードから出力信号が出力する4つのノードと、ソースに基準電位が供給され、ドレインがそれぞれ前記一対の分布定数線路間のノードに接続され、ゲートに入力信号が入力する4つのFETと、を具備するリングミキサである。 【発明の効果】 [0006]

(3) 本発明によれば、変換利得を向上させることができる。 【図面の簡単な説明】 [0007]【図1】図1は、比較例1に係るリングミキサの回路図である。 【図2】図2は、比較例1および実施例1における各信号の時間に対する電圧を示す図で ある。 【図3】図3は、比較例1における周波数に対する変換利得を示す図である。 【図4】図4(a)から図4(d)は、線路22を示す等価回路図である。 【図5】図5は、実施例1に係るリングミキサの回路図である。 【図6】図6(a)から図6(d)は、線路22を示す等価回路図である。 【図7】図7は、実施例1における周波数に対する変換利得を示す図である。 【図8】図8は、実施例1における入力信号のパワーに対する変換利得を示す図である。 【図9】図9は、実施例1における入力信号のパワーに対する変換位相を示す図である。 【発明を実施するための形態】 [0008][本願発明の実施形態の説明] 最初に本願発明の実施形態の内容を列記して説明する。 本願発明は、各々一対の分布定数線路が直列に接続され、リング状に接続された4つの 線路と、前記4つの線路のうち隣接する線路の間に設けられ、対向するノードに発振信号 が入力し、残りの対向するノードから出力信号が出力する4つのノードと、ソースに基準 電位が供給され、ドレインがそれぞれ前記一対の分布定数線路間のノードに接続され、ゲ ートに入力信号が入力する4つのFETと、を具備するリングミキサである。これにより FETがオンしたときに隣接する線路間のノードからみた分布定数線路をオープンにで きる。これにより、線路を遮断できる。よって、入力信号から出力信号への変換利得を向 上できる。  $\begin{bmatrix} 0 & 0 & 0 & 9 \end{bmatrix}$ 前記4つのFETのうち対向するFETのゲートに前記入力信号である平衡入力信号の一 方が入力し、残りの対向するFETのゲートに前記平衡入力端子の他方が入力し、前記対 向するノードの一方に前記発振信号である平衡発振信号の一方が入力し、前記対向するノ ードの他方に前記平衡発振信号の他方が入力し、前記残りの対向するノードの一方から前 記出力信号である平衡出力信号の一方が出力し、前記残りの対向するノードの他方から前 記平衡出力信号の他方が出力することが好ましい。これにより、平衡発振信号に平衡入力 信号をミキシングし、平衡出力信号として出力できる。 [0010]前記4つの線路における前記一対の分布定数線路は、各々前記発振信号の波長の1/8 以上かつ3/8以下の電気長を有することが好ましい。これにより、FETがオンしたと きに、隣接する線路間のノードからみた分布定数線路を理想的にオープンにできる。これ により、線路をより理想的に遮断できる。よって、入力信号から出力信号への変換利得を より向上できる。 [0011]「比較例11

20

10

30

40

図1は、比較例1に係るリングミキサの回路図である。図1に示すように、リングミキ サ102では、ノードN6とN8との間、ノードN7とN9との間、ノードN6とN9と の間、およびノードN7とN8との間にそれぞれ線路22、24、26および28が直列 に接続されている。線路22から28にはそれぞれFET32から38が直列に接続され ている。発振端子LO1はFET32および34のゲートに接続され、発振端子LO2は FET36および38のゲートに接続されている。入力端子IF1およびIF2はそれぞ れノードN8およびN9に接続されている。出力端子RF1およびRF2はそれぞれノー ドN6およびN7に接続されている。

[0012]

発振端子LO1およびLO2にはそれぞれ発振信号LO+およびLO-が入力する。入 力端子IF1およびIF2にはそれぞれ入力信号IF+およびIF-が入力する。出力端 子RF1およびRF2からそれぞれ出力信号RF+およびRF-が出力する。発振信号L O+とLO-、入力信号IF+とIF-、および出力信号RF+とRF-は各々平衡信号 である。図1において、実線はFET32および34がオンかつFET36および38が オフのときの信号の流れを示す。破線はFET32および34がオフかつFET36およ び38がオンのときの信号の流れを示す。太線は入力信号IF+の流れを示し、細線は入 力信号IF-の流れを示す。

(4)

【0013】

図2は、比較例1および実施例1における各信号の時間に対する電圧を示す図である。 時間に対する発振信号LO+、入力信号IF+および出力信号RF+を示している。時間 は任意座標である。図1および図2に示すように、発振信号LO+が正のとき、FET3 2および34がオンしFET36および38がオフする。このため、出力信号RF+とし てほぼ入力信号IF+が出力される、出力信号RF-としてほぼ入力信号IF-が出力さ れる。発振信号LO+が負のとき、FET32および34がオフしFET36および38 がオンする。このため、出力信号RF+としてほぼ入力信号IF-が出力される、出力信 号RF-としてほぼ入力信号IF+およびIF-がミキシングされた信号が出力信号RF+およびRF -として出力される。

[0014]

比較例1に係るリングミキサの変換利得をシミュレーションした。シミュレーションの 条件は以下である。

FET: In G a A s チャネル層 / A l G a A s 電子供給層 H E M T (High Electro n Mobility Transistor)、ゲート幅 8 0 μ m

発振信号:LO(Local Oscillation)信号 周波数70GHzから82GHz

入力信号:IF (Intermediate Frequency)信号 周波数3GHz、パワー・20dB m

出力信号: R F (Radio Frequency)信号

【0015】

図3は、比較例1における周波数に対する変換利得を示す図である。周波数は発振信号の周波数であり、変換利得は入力信号に対する出力信号の利得である。実線は入力信号IF+に対する出力信号RF+の変換利得であり、破線は入力信号IF-に対する出力信号 RF-の変換利得である。周波数が70GHzから82GHzにおいて変換利得は-10.5dBから-12.2dBと小さい。

【0016】

比較例1において変換利得の低い理由を説明する。図4(a)から図4(d)は、線路22を示す等価回路図である。図4(a)に示すように、線路22にFET32が設けられている。FET32がオンのとき、ノードN6とN8との間を線路22を介し高周波信号が伝送される。図4(b)に示すように、FET32がオフすると、線路22は遮断され、線路22には信号は高周波信号が伝送されないはずである。

【0017】

しかしながら、図4(c)に示すように、実際の線路22では、FET32とノードN6およびN8との間に伝送線路として分布定数線路L0が接続されている。図4(d)に示すように、FET32がオフすると、分布定数線路L0はオープンスタブとなる。このため、分布定数線路L0の長さ等によっては、線路22が理想的なオフにならず、変換利得が低下してしまう。

【実施例1】

**[**0018]

図5は、実施例1に係るリングミキサの回路図である。図5に示すように、リングミキ 50

30

40

サ100では、ノードN6とN8との間、ノードN7とN9との間、ノードN6とN9と の間、およびノードN7とN8との間にそれぞれ線路22、24、26および28が直列 に接続されている。このように、線路22から28はリング状に接続されている。線路2 2から28にはそれぞれ分布定数線路L1からL4が一対ずつ設けられている。一対の分 布定数線路L1からL4のそれぞれの間のノードがノードN1からN4である。ノードN 6からN9はそれぞれ出力端子RF1、RF2、発振端子LO1およびLO2に接続され ている。FET12から18のソースはそれぞれグランドに、ドレインはノードN1から N4に接続されている。FET12および14のゲートは入力端子IF1に、FET16 および18のゲートは入力端子IF2に接続されている。

【0019】

発振信号LO+およびLO-は平衡発振信号であり、互いにほぼ逆相である。入力信号 IF+およびIF-は平衡入力信号であり、互いにほぼ逆相である。出力信号RF+およ びRF-は平衡出力信号であり、互いにほぼ逆相である。FET12から18は、ゲート に入力信号IF+およびIF-の最大振幅の中央値(例えば図2では0V)より高い電圧 (例えば図2では正電圧)が入力するとオンし、低い電圧(例えば図2では負電圧)が入 力するとオフする。例えばFET12から18のピンチオフ電圧をゲートに入力信号IF +およびIF-の最大振幅の中央値とする。

[0020]

図5において、実線はFET12および14がオフかつFET16および18がオンの ときの信号の流れを示す。破線はFET12および14がオンかつFET16および18 がオフのときの信号の流れを示す。太線は発振信号LO+の流れを示し、細線は発振信号 LO-の流れを示す。図2および図5に示すように、入力信号IF+が負のとき、FET 12および14がオフしFET16および18がオンする。このため、出力信号RF+と してほぼ発振信号LO+が出力される、出力信号RF-としてほぼ発振信号LO-が出力 される。入力信号IF+が正のとき、FET12および14がオンしFET16および1 8がオフする。このため、出力信号RF+としてほぼ発振信号LO-が出力される、出力 信号RF-としてほぼ発振信号LO+が出力される。以上により、発振信号LO+および LO-と入力信号IF+およびIF-がミキシングされた信号が出力信号RF+およびR F-として出力される。

【0021】

図6(a)から図6(d)は、線路22を示す等価回路図である。図6(a)に示すように、線路22内のノードN1とグランドとの間にFET12が接続されている。FET12がオフのとき、ノードN6とN8との間を線路22を介し高周波信号が伝送される。図6(b)に示すように、FET12がオンすると、線路22は接地される。図6(c)に示すように、JードN1とN6との間、およびノードN1とN8間に分布定数線路L1を接続する。分布定数線路L1は例えば /4の長さである。FET12がオフのとき、分布定数線路L1は伝送線路として機能する。よって、線路22を高周波信号が伝送する。図4(d)に示すように、FET12がオンのときノードN1が接地される。分布定数線路L1は長さが /4のショートスタブとなる。よって、JードN6およびN8からN1を見るとオープンに見える。このように、JードN6とN8との間を理想的なオープンにできる。FET12の寄生容量等を考慮すると、分布定数線路L1の長さは /4よりや知気くなる。

【 0 0 2 2 】

実施例1に係るリングミキサの変換利得をシミュレーションした。シミュレーションの 条件は以下である。

FET:InGaAsチャネル層/AlGaAs電子供給層 HEMT、ゲート幅80 µm

分布定数線路:長さ 220µm、幅10µm 発振信号:LO信号 周波数70GHzから82GHz 入力信号:IF信号 周波数1GHz 30

10

20

出力信号: R F 信号

【0023】

図7は、実施例1における周波数に対する変換利得を示す図である。周波数は発振信号の周波数であり、変換利得は入力信号に対する出力信号の利得である。実線は入力信号I F+に対する出力信号RF+の変換利得であり、破線は入力信号IF-に対する出力信号 RF-の変換利得である。入力信号のパワーは、-20dBmである。周波数が70GH zから82GHzにおいて変換利得は-1.5dBから-2.2dBと比較例1の図3に 比べ、変換利得が10dB程度改善している。

[0024]

図 8 は、実施例 1 における入力信号のパワーに対する変換利得を示す図である。発振信 10 号の周波数は 7 6 G H z である。図 8 に示すように、IFパワーが増加すると変換利得が 大きくなる。IFパワーが - 2 0 d B m 以下では変換利得は一定であり、良好な線形性を 有する。

【0025】

図9は、実施例1における入力信号のパワーに対する変換位相を示す図である。発振信号の周波数は76GHzである。図9に示すように、IFパワーが-10dBm以下では 変換位相は一定であり、良好な線形性を有する。

【0026】

実施例1によれば、4つの線路22から28は、それぞれ一対の分布定数線路L1から L4が直列に接続され、リング状に接続されている。ノードN6からN9は、4つの線路 22から28のうち隣接する線路の間に設けられている。対向するノードN8およびN9 に発振信号LO+およびLO-が入力し、残りの対向するノードN6およびN7から出力 信号RF+およびRF-が出力される。FET12から18のドレインはそれぞれ一対の 分布定数線路L1からL4間のノードN1からN4に接続され、ソースに基準電位(例え ばグランド電位)が供給され、ゲートに入力信号IF+およびIF-が入力する。 【0027】

これにより、FET12から18がオンしたときに、分布定数線路L1からL4はショートスタブとなり、ノードN6からN9から分布定数線路L1からL4をみたときをオー プンにできる。このため、線路22から28を遮断できる。よって、入力信号IF+およびIF-から出力信号RF+およびRF-への変換利得を向上できる。 【0028】

また、対向するFET12および14のゲートに入力信号IF+(平衡入力信号の一方 )が入力し、残りの対向するFET16および18のゲートに入力信号IF-(平衡入力 端子の他方)が入力する。対向するノードN8およびN9の一方のノードN8に発振信号 LO+(平衡発振信号の一方)が入力し、他方のノードN9に発振信号LO-(平衡発振 信号の他方)が入力する。残りの対向するノードN6およびN7の一方のノードN6から 出力信号RF+(平衡出力信号の一方)が出力し、他方のノードN7から出力信号RF-(平衡出力信号の他方)が出力する。

[0029]

これにより、図 5 のように、平衡発振信号 L O + および L O - と平衡入力信号 I F + お よび I F - をミキシングし、平衡出力信号 R F + および R F - を出力できる。発振信号 L O + と L O - と、入力信号 I F + と I F - と、および出力信号 R F + と R F - と、は逆相 である。これらの位相差は、リングミキサとして機能する範囲で逆相であればよい。 【 0 0 3 0 】

さらに、線路22から28における一対の分布定数線路L1からL4は、発振信号LO +およびLO-の波長の1/8以上かつ3/8以下の電気長を有する。これにより、FE T12から18がオンしたときに、ショートスタブとして機能する分布定数線路L1から L4をノードN6からN9からみたときに理想的にオープンにできる。このため、線路2 2から28を理想により近い状態で遮断できる。よって、入力信号IF+およびIF-か ら出力信号RF+およびRF-への変換利得をさらに向上できる。

(6)

50

【0031】

分布定数線路L1からL4は、発振信号LO+およびLO-の波長の3/16以上かつ 5/16以下の電気長であることがより好ましい。さらに、分布定数線路L1からL4は 、発振信号LO+およびLO-の波長の1/4の電気長であることがさらに好ましい。こ れにより、FET12から18がオンしたときに、線路22から28をより理想的に遮断 できる。

[0032]

入力信号 IF+および IF-は出力信号 RF+および RF-より周波数が低い例(すな わちアップコンバートする例)を説明したが、入力信号 IF+および IF-は出力信号 R F+および RF-より周波数が高くても(すなわちダウンコーバートでも)よい。 【0033】

線路22から28は同じように動作することが好ましい。よって、分布定数線路L1からL4の電気長は略同じであることが好ましい。また、FET12から18のサイズ(例えばゲート幅)は略同じであることが好ましい。FET12から18の特性(例えばピンチオフ電圧)は略同じであることが好ましい。略同じとは、リングミキサとして機能する範囲で同じであればよい。例えば、製造誤差を含む範囲で同じであればよい。

【0034】

分布定数線路を短くするため、発振信号 L O + および L O - の周波数は 1 0 G H z 以上 が好ましく、 3 0 G H z 以上がより好ましい。また、発振信号 L O + および L O - の周波 数は 1 0 0 G H z 以下が好ましい。

[0035]

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えら れるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示さ れ、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図さ れる。

【符号の説明】

【 0 0 3 6 】

1 2、1 4、1 6、1 8、3 2、3 4、3 6、3 8 FET 2 2、2 4、2 6、2 8 線路 I F 1、 I F 2 入力端子 L O 1、 L O 2 発振端子 R F 1、 R F 2 出力端子 I F +、 I F - 入力信号 L O +、 L O - 発振信号 R F +、 R F - 出力信号 L 1、 L 2、 L 3、 L 4 分布定数線路 N 1、 N 2、 N 3、 N 4、 N 6、 N 7、 N 8、 N 9 ノード 20







【図2】

















(a)

【図7】



【図8】





(b)



N8 /

22

N6

(d)







フロントページの続き

(58)調査した分野(Int.Cl., DB名) H03D7/00-H03D9/06