

發明專利說明書

(本說明書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※ 申請案號：97109726

※ 申請日期：97.3.19

※IPC 分類：

H01L²³/₄₈

一、發明名稱：(中文/英文)

(2006.01)

窗形球腳陣列封裝之狹縫形狀/Shape of Window Formed in a Substrate for Window Ball grid Array Package

二、申請人：(共1人)

姓名或名稱：(中文/英文)

矽成積體電路股份有限公司/ Integrated Circuit Solution Inc.

代表人：(中文/英文) 韓光宇/Kong-Yeu HAN

住居所或營業所地址：(中文/英文)

新竹市科學工業園區科技5路2號/ No.2, Technology Rd., V, Science-Based Industrial Park, Shin-Chu, Taiwan, R.O.C.

國籍：(中文/英文) 中華民國 TW

三、發明人：(共1人)

姓名：(中文/英文)

吳明峯 Ming-Feng WU

國籍：(中文/英文)

中華民國 TW

四、聲明事項：

主張專利法第二十二條第二項第一款或第二款規定之事實，其事實發生日期為： 年 月 日。

申請前已向下列國家（地區）申請專利：

【格式請依：受理國家（地區）、申請日、申請案號 順序註記】

有主張專利法第二十七條第一項國際優先權：

無主張專利法第二十七條第一項國際優先權：

主張專利法第二十九條第一項國內優先權：

【格式請依：申請日、申請案號 順序註記】

主張專利法第三十條生物材料：

須寄存生物材料者：

國內生物材料 【格式請依：寄存機構、日期、號碼 順序註記】

國外生物材料 【格式請依：寄存國家、機構、日期、號碼 順序註記】

不須寄存生物材料者：

所屬技術領域中具有通常知識者易於獲得時，不須寄存。

九、發明說明：

【發明所屬之技術領域】

本發明係關於一種窗形球腳陣列 WBGA 封裝基板之狹縫形狀，特別是指一種利用基板上的窗形開口形狀改後達到獲取待封裝晶片中心兩排金屬接觸墊更多空間之一種封裝。

【先前技術】

窗形球腳陣列(WBGA, window ball grid array)特別適用於當晶片的金屬接觸墊集中於晶片中心的一種封裝技術。一典型的窗形球腳陣列，如圖一所示，一晶片 10 中心有兩排，每排都有數十個金屬接觸墊 15。基板 20 有一窗形開口 30。窗形開口 30 的兩側各有一排金屬金手指 25，利用釘線(wire bonding)的技術將晶片 10 上的接觸墊 15 一一以釘線 35 對應接接於基板上的金手指 25。基板 20 上則設置有錫球 40，再利用導線跡(conductive trace)(未圖示)連接至基板上的金手指 25。

釘線完成後，將基板上金手指 25、釘線 35、狹縫 30 以模具(未圖示)包住，再由注膠口(未圖示)注入樹脂於其中，而形成一第一封裝體 50a，包含晶片 10 及不含錫球的另一面形成第二封裝體 50。

上述 WBGA 封裝技術對封裝工程師而言，都有一個共同的問題：即受到狹縫設計規範的限制之問題。如圖二所示的俯視圖，基板上有一窗形開口 30，窗形開口 30 是一個長形的狹縫(slot, 故以下有時以狹縫 30 稱之，部分地方仍以窗口 30 稱之)。狹縫 30 的兩側邊各有一排為數數十個的金手指 25，狹縫 30 內所排的兩排接觸墊 15 則是屬於待封裝之晶片 10 的。

如圖 2 所示，狹縫 30 的兩個端部都是連接狹縫 30 兩邊的一圓弧。依據設計規範(design rule) 第一封裝體

50a(即圖一中圍住釘線 35、金手指 25 及晶片 10(圖一所示的晶片及對應於圖二中虛線長方體)上接觸墊 15 的模子 8 的第二內邊 22 和第一內邊 12 的寬度 d_6 是最大 2mm。模子 8(包含第二內邊 22 和第一內邊 12 及和虛線與實線相交之實線)並沒有完全把狹縫 30 包住，而是露出狹縫 30 部分圓弧所包圍之空間，以提供樹脂注入口之用。而依據設計規範的要求，接觸墊 15 和狹縫 30 的距離是有限制的，這個距離的最小值是 0.3 mm。因此，如圖一所示，若我們將一整排接觸墊 15 的狹縫 30 之直邊 5 的距離 d_7 設定滿足上述之最小距離 0.3 mm 的限制，則當 d_7 設定為 0.3mm 時，實際上，狹縫 30 的圓弧位置上另有點 P 和接觸墊 15 的距離將小於 0.3 mm，而違背了設計規範的需求。換言之，點 P 和接觸墊 15 的距離 d_1 才是真正的最短距離，而不是 d_7 。即 $d_7 > d_1$ 。

一旦將 d_1 設計為 0.3mm，則再扣除了狹縫 30 的邊 5 和基板金手指 25 的每一個之第一端之距離 d_3 的限制(最小距離為 0.1 mm)，該金手指 25 長度的限制(最小 0.15mm) d_4 ，該金手指 25 的第二端和模子 8 第一內邊 12 的距離的限制 d_5 (最小 0.15mm)後，我們發現兩排接觸墊 15 的距離 d_2 最大就只剩下 0.49mm 了。0.49mm 是一個很小的距離，不足以在兩排接觸墊中擺放 ESD(防靜電元件)或任何電容元件。

另外狹小的兩排接觸墊 15 的距離是釘線時鉚針和基板的干涉(interference)作用，而導致良率的降低。

設計規範對接觸墊 15 和狹縫 30 的限制，一般咸信是為了防止注入樹脂時的溢膠的問題。或許，另一策略是將晶片兩排接觸墊 15 的最後各一個接觸墊 15a 移除(對應的移除金手指 25)，如此，則 d_7 就是接觸墊 15 和狹縫 30 的最小距離。但實務上，以晶片設計的觀點而言，每排接觸墊 15 愈多愈佳，減少每排接觸墊的個數，並不被優先考慮。

習知技術雖也有使用長方形的狹縫以避開上述問題，

但實用上，在沖床階段就可能面臨在長方形狹縫之邊角因應力所致之裂縫的問題。

換言之，就有必要提出一解決方案，以克服以上的問題。

本發明的解決方案是提出一改良的狹縫圖案，來解決上述的問題。

【發明內容】

本發明揭露一種具有狹縫形的窗形球腳陣列封裝基板，用以提供晶片中心具有兩排接觸墊之晶片之封裝。依據本發明之設計，基板中具有一個長方形狹縫，長方形狹縫的四個角落是圓弧形導角，該圓弧形導角的半徑滿足設計規範所要求之最小距離，該設計規範是指狹縫與晶片上接觸墊的最小距離。以使得相應之晶片上兩排接觸墊的基板平面空間得以增加以容置靜電防護元件、電容元件。此外，它的另一好處是增加封裝的良率。

【實施方式】

有鑒於 WBGA 封裝之先前技藝遭遇的最主要的問題點是狹縫 30 兩端形狀的限制。當整排接觸墊 15 的狹縫 30 之直邊 5 的距離 $d7$ 滿足設計規範之最小距離 0.3 mm 的限制時，實際上，狹縫 30 的圓弧位置上另有點 P 和接觸墊 15 的距離將小於 0.3 mm，而違背了設計規範的需求。而為了使狹縫 30 的圓弧位置上點 P 和接觸墊 15 的距離等於 0.3 mm 之最小設計規範時，整排接觸墊 15 的狹縫 30 之直邊 5 的距離 $d7$ 就比 0.3 mm 大，這樣的結果，相對地就壓縮兩排接觸墊的距離， $d2$ 變小了。

因此，本發明將提出一簡易的方式達到不違背設計規

範的原則下達到晶片中心兩排接觸墊距離可以增加的好處。

依據本發明之一實施例，如圖 3 所示，窗口的形狀是一個長方形狹縫 30，狹縫 30 的四個角是小的圓弧角(導角)。雖然是一個小小的改變，但結果和先前技術相比是很不一樣的。

仍請參考圖 3 所示的示意圖，接觸墊 15 和狹縫 30 的邊 5 的距離 $d1$ 同樣也是依據設計規範的最小距離 0.3 mm。但在圖 3 中，狹縫 30 只有圓弧導角，圓弧導角之曲率半徑設定為 0.3 mm 或更小，即曲率大於 0.3mm 為半徑所繪製之圓弧。結果將使得每排接觸墊 15 和狹縫 30 之直邊 5 的距離 $d7$ 與接觸墊 15 和狹縫 30 圓弧上任一點的距離都一樣是 0.3mm。

本發明之基板狹縫形狀主要應用於以小形鑽頭，例如狹縫多會選用約 60-70%狹縫寬度為直徑的小鑽頭來形成，這種狹縫 30 不會是細長方形，端部就可以呈如圖三所示的曲率大的導角，而不是曲率小的圓弧形(如圖二)。利用鑽頭來形成狹縫要比以沖床使用特殊治具便宜很多。

因此，依據本發明的狹縫 30 的形狀將使得兩排接觸墊的距離 $d2$ 得以有較大的空間。經計算後， $d2 = 0.6 \text{ mm}$ ，相較於先前技術中被壓縮空間的 $d2 = 0.49 \text{ mm}$ 。足足增加了 22%。當晶片上兩排接觸墊 15 的距離變大後，它得到的好處是晶片上兩排接觸墊 15 之間可以有更多的容置空間可以設計例如像是 ESD(靜電放電)防護元件，電容等，此外，還有許多的好處例如增加的空間將使得釘線更不易在注入封裝用樹脂時被沖塌。依據本發明，不良率少於 0.5%。相較依據圖 2 之先前技術，改進甚多。

本發明具有以下優點：

(1)形成狹縫的工具相對於沖床以治具形成，成本可以降低

(2)本發明的狹縫形狀完全可以符合設計規範，且可以爭取兩排接觸墊之間更多的空間以容置 ESD 元件，電容元件，或其他電子元件，好處多多。

(3)良率提高，依據實際作業結果顯示釘線後的封裝失敗率接近 0，最保守估計，不良率少於 0.5%。

以上所述僅為本發明之較佳實施例而已，並非用以限定本發明之申請專利範圍，凡其它未脫離本發明所揭示之精神下所完成之等效改變或修飾，均應包含在下述之申請專利範圍內，例如不同客制化要求之狹縫寬度就有不同，因此，設計規範也會與圖 3 所示之規範有差異，但應用本發明上述實施例之基本精神是不變的，都可以應用狹縫角落使用導角的觀念而加以解決，不管沖床(punch)之應力集中所致裂縫或兩排接觸墊過窄如圖 2 所示的類似問題。

【圖式簡單說明】

本發明的較佳實施例將於往後之說明文字中輔以下列圖形做更詳細的闡述：

圖一係依據習知技術之 WBGA 封裝的剖面示意圖；

圖二係依據習知技術之 WBGA 封裝的狹縫形狀及關晶片中央接觸墊的相關位置示意圖，圖上並包含相關的設計規範要求。

圖三係依據本發明之 WBGA 封裝的狹縫形狀及關晶片中央接觸墊的相關位置示意圖，圖上並包含相關的設計規範要求，其中，可以見到兩排接觸墊之間的距離變大了。

【主要元件符號說明】

5 直邊	8 模子
10 晶片	20 基板
12 第一內邊	15 接觸墊
15a 最邊緣接觸墊	22 第二內邊
25 金手指	30 狹縫
35 釘線	40 錫球
50a 第一封裝體	50 第二封裝體
d1、d7 接觸墊和狹縫邊的最小距離	d2 兩排接觸墊的距離
d3 金手指和狹縫邊最小距離	d4 金手指最小長度
d5 金手指和狹模子一邊最小距離	d6 模子寬度
P 狹縫圓弧邊和晶片位置交點	

五、中文發明摘要：

一種窗形球腳陣列封裝基板，用以提供晶片中心之具有兩排接觸墊之晶片之封裝。基板中具有一個長方形狹縫，長方形狹縫的四個角落是圓弧形導角，該圓弧形導角的半徑滿足設計規範所要求之最小距離，或更小，該設計規範是指狹縫與晶片上接觸墊的最小距離。以使得相應之晶片上兩排接觸墊的基板平面空間得以增加以容置靜電防護元件、電容元件。

六、英文發明摘要：

A WBGA (window ball grid array) substrate having a slot as a window for a chip with WBGA package is disclosed. The slot has a rectangular shape having four small arc corners formed. Each arc corner having a radius satisfies the minimum distance or beyond request between the pads and the slot according to the design rule so as to increase the pad pitch. The plain area increased of the pad pitch can provide for ESD circuit or capacitors layout.

十、申請專利範圍：

1. 一種窗形球腳陣列封裝基板，其特徵在於該基板具有一個長方形狹縫，該長方形狹縫的四個角落是圓弧形導角，該圓弧形導角的半徑滿足設計規範所要求之最小距離或更小，該設計規範是指狹縫與晶片上接觸墊的最小距離。
2. 如申請專利範圍第 1 項之基板，其中上述之晶片上兩排接觸墊的基板平面空間可提供靜電防護元件、電容元件之配置。
3. 如申請專利範圍第 1 項之基板，其中上述之狹縫用以提供在基板狹縫兩側金手指和晶片上兩排接觸墊以釘線連接，該兩排接觸墊位在晶片中心。
4. 如申請專利範圍第 1 項之基板，其中上述之設計規範所規定之包含兩排金手指之封裝體模子在該基板上的最大距離為 2mm。
5. 如申請專利範圍第 1 項之基板，其中上述之設計規範所規定之狹縫與晶片上接觸墊的最小距離是 0.3mm。
6. 如申請專利範圍第 1 項之基板，其中上述之狹縫形成是以鑽頭形成。






圖 一



圖二



圖三

七、指定代表圖：

(一)本案指定代表圖為：第(三)圖。

(二)本代表圖之元件符號簡單說明：

5 直邊	8 模子
10 晶片	20 基板
12 第一內邊	15 接觸墊
15a 最邊緣接觸墊	22 第二內邊
25 金手指	30 狹縫
d1、d7 接觸墊和狹縫邊的最小距離	d2 兩排接觸墊的距離
d3 金手指和狹縫邊最小距離	d4 金手指最小長度
d5 金手指和狹模子一邊最小距離	d6 模子寬度

八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

發明專利說明書

(本說明書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※ 申請案號：97109126

※ 申請日期：97.3.19

※IPC 分類：H01L 23/48

一、發明名稱：(中文/英文)

窗形球腳陣列封裝之狹縫形狀/Shape of Window Formed in a Substrate for Window Ball grid Array Package

二、申請人：(共1人)

姓名或名稱：(中文/英文)

矽成積體電路股份有限公司/ Integrated Circuit Solution Inc.

代表人：(中文/英文) 李學勉/Shueh-Mien LEE

住居所或營業所地址：(中文/英文)

新竹市科學工業園區科技5路2號/ No. 2, Technology Rd., V, Science-Based Industrial Park, Shin-Chu, Taiwan, R.O.C.

國籍：(中文/英文) 中華民國 TW


三、發明人：(共1人)

姓名：(中文/英文)


吳明峯 Ming-Feng WU

國籍：(中文/英文)

中華民國 TW



圖二



圖三