



(12) 发明专利申请

(10) 申请公布号 CN 116848631 A

(43) 申请公布日 2023. 10. 03

(21) 申请号 202180093622.1

(22) 申请日 2021.12.29

(30) 优先权数据

63/132,334 2020.12.30 US

(85) PCT国际申请进入国家阶段日

2023.08.11

(86) PCT国际申请的申请数据

PCT/US2021/073169 2021.12.29

(87) PCT国际申请的公布数据

W02022/147459 EN 2022.07.07

(71) 申请人 美商艾德亚半导体接合科技有限公司

地址 美国加利福尼亚州

(72) 发明人 C·E·尤佐

(74) 专利代理机构 北京市金杜律师事务所
11256

专利代理师 闫红玉

(51) Int.Cl.

H01L 23/00 (2006.01)


权利要求书4页 说明书16页 附图6页

(54) 发明名称

具有导电特征的结构及其形成方法

(57) 摘要

公开了一种元件。该元件可以包括具有非导电键合表面的非导电结构、从非导电键合表面至少部分地延伸穿过非导电结构的厚度的一部分的腔、以及设置在腔中的导电垫。腔具有底面和侧壁。导电垫具有键合表面、以及与键合表面相对的背面。键合表面处的晶粒的平均尺寸小于腔的底面附近的晶粒的平均尺寸。导电垫可以包括具有沿着111晶面取向的晶粒的晶体结构。该元件可以键合到另一元件以形成键合结构。该元件和另一元件可以在没有介入粘合剂的情况下直接彼此键合。



1. 一种元件,包括:
非导电结构,具有非导电键合表面;
腔,从所述非导电键合表面至少部分地延伸穿过所述非导电结构的厚度的一部分,所述腔具有底面和侧壁;以及
导电垫,设置在所述腔中,所述导电垫具有键合表面、以及与所述键合表面相对的背面,所述导电垫的所述键合表面处的晶粒的平均尺寸小于所述腔的所述底面附近的晶粒的平均尺寸。
2. 根据权利要求1所述的元件,其中所述非导电结构包括电介质层,并且所述非导电结构的所述非导电键合表面被制备用于直接键合。
3. 根据权利要求2所述的元件,其中所述导电垫的所述导电键合表面被制备用于直接键合。
4. 根据权利要求2所述的元件,其中所述导电垫包括铜(Cu)垫。
5. 根据权利要求4所述的元件,其中与所述底面附近相比,所述导电垫在所述键合表面处包括更低百分比的具有111晶面的晶粒。
6. 根据权利要求4所述的元件,其中与所述底面附近相比,所述导电垫在所述键合表面处包括更高百分比的具有220晶面的晶粒。
7. 根据权利要求1所述的元件,其中所述腔的所述底面附近的晶粒的平均尺寸是所述键合表面处的晶粒的平均尺寸的至少3倍。
8. 根据权利要求1所述的元件,其中所述腔的所述底面附近的晶粒的平均尺寸是所述键合表面处的晶粒的平均尺寸的至少20倍。
9. 根据权利要求1所述的元件,其中所述腔的所述底面附近的晶粒的平均尺寸在0.2微米(μm)至1 μm 之间。
10. 根据权利要求1所述的元件,其中所述键合表面处的晶粒的平均尺寸在30纳米(nm)至200nm之间。
11. 根据权利要求1所述的元件,还包括阻挡层,所述阻挡层设置在所述非导电结构与所述导电垫之间。
12. 一种键合结构,包括:
第一元件,包括:
非导电结构,具有非导电键合表面,
腔,从所述非导电键合表面至少部分地延伸穿过所述非导电结构的厚度,所述腔具有底面和侧壁,以及
导电垫,设置在所述腔中,所述导电垫具有键合表面、以及与所述键合表面相对的背面,其中所述导电垫的所述键合界面处的晶粒的平均尺寸比所述腔的所述底面附近的晶粒的平均尺寸大至少20%,并且
第二元件,具有第二导电垫,
其中所述第一元件的所述导电垫和所述第二元件的所述第二导电垫沿着键合界面在没有介入粘合剂的情况下彼此直接键合。
13. 根据权利要求12所述的键合结构,其中所述第二元件还包括第二非导电结构,所述第二非导电结构具有第二非导电键合表面,所述第二非导电键合表面在没有介入粘合剂的

情况下直接键合到所述第一元件的所述非导电键合表面。

14. 根据权利要求12所述的键合结构,其中所述键合界面处的晶粒的平均尺寸比更靠近所述背面的晶粒的平均尺寸大至少50%。

15. 根据权利要求12所述的键合结构,其中所述键合界面处的晶粒的平均尺寸是所述腔的所述底面附近的晶粒的平均尺寸的至少两倍。

16. 根据权利要求15所述的键合结构,其中所述键合界面处的晶粒的平均尺寸是所述腔的所述底面附近的晶粒的平均尺寸的至少三倍。

17. 一种用于形成元件的方法,所述方法包括:

提供非导电结构,所述非导电结构具有第一面、以及与所述第一面相对的第二面;

在所述非导电结构中形成腔;

在所述腔中并且在所述非导电结构的所述第一面的一部分上提供导电材料,所述导电材料具有面向所述腔的底面的下面、以及与所述下面相对的上面;

对所述导电材料的所述上面进行冷加工,以改性所述导电材料的晶粒结构,其中所述冷加工在约-196°C至50°C之间进行;以及

去除所述导电材料的至少一部分,以限定具有导电键合表面的导电垫。

18. 根据权利要求17所述的方法,其中所述冷加工包括机械喷丸或激光喷丸。

19. 根据权利要求17所述的方法,其中所述冷加工包括利用金属颗粒、玻璃颗粒或陶瓷颗粒轰击所述导电材料的所述上面。

20. 根据权利要求17所述的方法,其中所述冷加工包括减少所述导电材料中111晶面的百分比。

21. 根据权利要求20所述的方法,其中所述冷加工包括在所述导电材料中引起塑性变形,并且使得所述导电材料的至少所述上面处的晶粒尺寸与所述冷加工之前相比减小。

22. 根据权利要求17所述的方法,其中与所述导电材料的所述下面处相比,所述冷加工在所述导电材料的所述上面处产生更小的晶粒尺寸。

23. 根据权利要求17所述的方法,还包括:在冷加工之前,对所述导电材料进行退火,以稳定所述导电材料的晶粒尺寸。

24. 根据权利要求17所述的方法,其中所述去除包括:在冷加工之前,至少部分地去除所述导电材料的所述部分。

25. 根据权利要求24所述的方法,还包括:制备所述导电垫的所述导电键合表面和所述非导电结构的所述第一面,以用于直接键合。

26. 根据权利要求17所述的方法,还包括:在所述非导电结构与所述导电材料之间提供阻挡层。

27. 一种用于形成键合结构的方法,所述方法包括将根据权利要求17所述的元件键合到第二元件,所述第二元件具有第二非导电结构和第二导电垫。

28. 根据权利要求27所述的方法,其中所述键合包括:直接键合所述非导电结构和所述第二非导电结构。

29. 根据权利要求28所述的方法,其中所述键合还包括:在50°C至250°C之间的温度下,对所述导电垫和所述第二导电垫进行退火。

30. 根据权利要求29所述的方法,其中所述退火包括:在50°C至150°C之间的温度下,对

所述导电垫和所述第二导电垫进行退火。

31. 根据权利要求27所述的方法, 其中对所述导电垫和所述第二导电垫进行退火使得所述导电材料的所述上面处的平均晶粒尺寸与所述退火之前相比更大。

32. 根据权利要求27所述的方法, 其中对所述导电垫和所述第二导电垫进行退火使得所述导电材料的所述上面处的平均晶粒尺寸大于所述导电材料的所述下面处的平均晶粒尺寸。

33. 一种元件, 包括:

非导电结构, 具有非导电键合表面;

腔, 从所述非导电键合表面至少部分地延伸穿过所述非导电结构的厚度的一部分, 所述腔具有底面和侧壁; 以及

导电垫, 设置在所述腔中, 所述导电垫具有键合表面、以及与所述键合表面相对的背面, 与所述底面附近的晶粒相比, 所述导电垫在所述键合表面处包括更低百分比的具有垂直取向的111晶面的晶粒。

34. 一种元件, 包括:

非导电结构, 具有非导电键合表面;

腔, 从所述非导电键合表面至少部分地延伸穿过所述非导电结构的厚度的一部分, 所述腔具有底面和侧壁; 以及

导电特征, 设置在所述腔中, 所述导电特征具有键合表面、以及与所述键合表面相对的背面,

其中所述导电特征的靠近所述键合表面的部分中的晶粒的平均尺寸小于200纳米(nm)。

35. 根据权利要求34所述的元件, 其中所述导电特征的靠近所述键合表面的所述部分中的晶粒的平均尺寸为至少50nm。

36. 一种键合结构, 包括:

第一元件, 包括:

非导电结构, 具有非导电键合表面,

腔, 从所述非导电键合表面至少部分地延伸穿过所述非导电结构的厚度, 所述腔具有底面和侧壁, 以及

导电垫, 设置在所述腔中, 所述导电垫具有键合表面、以及与所述键合表面相对的背面, 所述导电垫包括晶粒沿着111晶面取向的晶体结构, 所述导电垫的所述键合表面处的平均晶粒尺寸大于所述导电垫的所述背面处的平均晶粒尺寸, 以及

第二元件, 具有第二导电垫,

其中所述第一元件的所述导电垫和所述第二元件的所述第二导电垫沿着键合界面在没有介入粘合剂的情况下彼此直接键合。

37. 一种用于形成元件的方法, 所述方法包括:

提供非导电结构, 所述非导电结构具有第一面、以及与所述第一面相对的第二面;

在所述非导电结构的所述第一面中形成腔;

在所述腔中并且在所述非导电结构的所述第一面之上提供导电材料;

通过热退火来增加所述导电材料的晶粒尺寸;

在经退火的所述导电材料中形成晶格缺陷;以及
形成平面键合表面,所述平面键合表面包括非导电键合表面和导电键合表面,以及
其中所述导电键合表面包括所述晶格缺陷。

38. 根据权利要求37所述的方法,还包括:在所述非导电结构与所述导电材料之间提供阻挡层。

39. 根据权利要求37所述的方法,还包括:在切割框架上对所述元件进行单体化。

40. 根据权利要求39所述的方法,还包括:在所述元件之上提供保护层,并且进一步从单体化从经单体化的所述元件的所述键合表面和所述切割框架清洁掉所述保护层的颗粒。

41. 根据权利要求40所述的方法,还包括:将经清洁的单体化的元件直接键合到第二衬底的制备的键合表面,以形成键合结构。

42. 根据权利要求41所述的方法,还包括:在低于200°C的温度下对所述键合结构进行退火,以将经单体化的所述元件电键合到所述第二衬底。

43. 根据权利要求37所述的方法,其中形成所述晶格缺陷包括:对经退火的所述导电材料的表面进行冷加工。

44. 一种键合结构,包括:

第一元件,包括:

非导电结构,具有非导电键合表面,

腔,从所述非导电键合表面至少部分地延伸穿过所述非导电结构的厚度,所述腔具有底面和侧壁,以及

导电垫,设置在所述腔中,所述导电垫具有键合表面、以及与所述键合表面相对的背面,所述导电垫包括大致平行于所述非导电键合表面定向的纵向柱状晶粒结构,以及

第二元件,具有第二导电垫,

其中所述第一元件的所述导电垫和所述第二元件的所述第二导电垫沿着键合界面在没有介入粘合剂的情况下彼此直接键合。

45. 一种键合结构,包括:

第一元件,包括:

平面的导电结构,嵌入在具有非导电键合表面的非导电材料的表面中,

所述导电结构具有大致平行于所述非导电键合表面定向的纵向柱状晶粒结构,以及

第二元件,具有平面的键合表面,

其中所述第一元件和所述第二元件的键合表面沿着键合界面在没有介入粘合剂的情况下彼此直接键合。

46. 一种键合结构,包括:

第一元件,包括第一导电特征和第一非导电区域,以及

第二元件,包括第二导电特征和第二非导电区域,所述第二导电特征在没有介入粘合剂的情况下直接键合到所述第一导电特征,所述第二非导电区域键合到所述第一非导电区域,

其中键合的所述第一导电特征和所述第二导电特征包括晶粒,所述晶粒各自具有沿着所述第一元件与所述第二元件之间的键合界面的长度、以及垂直于所述键合界面的厚度,所述晶粒的平均长度是所述晶粒的平均厚度的至少1.5倍。

具有导电特征的结构及其形成方法

[0001] 相关申请的交叉引用

[0002] 本申请要求于2020年12月30日提交的题为“STRUCTURE WITH CONDUCTIVE FEATURE AND METHOD OF FORMING SAME”的美国临时专利申请第63/132,334号的优先权，其全部内容通过引用并入本文。

技术领域

[0003] 该领域涉及具有特征(诸如表面接触垫)的结构及其形成方法,并且具体地涉及具有设计的(engineered)金属晶粒的导电特征的结构、用于形成该结构的方法以及用于将这样的特征直接键合到其他元件上的导电特征的方法。

背景技术

[0004] 诸如集成器件管芯或芯片等半导体元件可以安装或堆叠在其他元件上。例如,半导体元件可以安装到载体,诸如封装衬底、转接件、重构晶片或元件等。作为另一示例,半导体元件可以堆叠在另一半导体元件之上,例如,第一集成器件管芯可以堆叠在第二集成器件管芯上。半导体元件中的每个可以具有用于将半导体元件彼此机械和电键合的导电垫。持续需要用于形成导电垫的改进的方法。

附图说明

[0005] 现在将参考以下附图描述具体实现,这些附图是通过示例而非限制的方式提供的。

[0006] 图1示出了根据一个实施例的元件的示意性截面图。

[0007] 图2A示出了根据一个实施例的用于形成图1所示的元件的制造过程中的一个步骤。

[0008] 图2B示出了用于形成图1所示的元件的制造过程中的另一步骤。

[0009] 图2C示出了用于形成图1所示的元件的制造过程中的另一步骤。

[0010] 图2D示出了用于形成图1所示的元件的制造过程中的另一步骤。

[0011] 图2E示出了用于形成图1所示的元件的制造过程中的另一步骤。

[0012] 图2F示出了用于形成图1所示的元件的制造过程中的另一步骤。

[0013] 图2G示出了用于形成图1所示的元件的制造过程中的另一步骤。

[0014] 图2H示出了与另一元件接触的元件的示意性截面图。

[0015] 图2I示出了键合结构的示意性截面图。

[0016] 图3A示出了根据一个实施例的用于形成图1所示的元件的另一制造过程中的步骤。

[0017] 图3B示出了用于形成图1所示的元件的制造过程中的另一步骤。

[0018] 图3C示出了用于形成图1所示的元件的制造过程中的另一步骤。

[0019] 图3D示出了用于形成图1所示的元件的制造过程中的另一步骤。

- [0020] 图3E示出了用于形成图1所示的元件的制造过程中的另一步骤。
- [0021] 图3F示出了用于形成图1所示的元件的制造过程中的另一步骤。
- [0022] 图3G示出了用于形成图1所示的元件的制造过程中的另一步骤。

具体实施方式

[0023] 本公开描述了用于微电子元件中的导电垫的金属晶粒结构的设计方法。这种设计可以有利于直接金属键合 (bonding), 诸如直接混合键合。例如, 两个或更多个半导体元件 (诸如集成器件管芯、晶片等) 可以堆叠在彼此上或彼此键合以形成键合结构。一个元件的导电接触垫可以电连接到另一元件的对应导电接触垫。任何合适数目的元件都可以堆叠在键合结构中。本文中描述的方法和键合垫结构在其他情况下也可以是有用的。

[0024] 在一些实施例中, 元件在没有粘合剂的情况下直接彼此键合。在各种实施例中, 第一元件的非导电 (例如, 半导体或无机电介质) 材料可以在没有粘合剂的情况下直接键合到第二元件的对应非导电 (例如, 半导体或有机电介质) 场区域。在各种实施例中, 第一元件的导电区域 (例如, 金属垫) 可以在没有粘合剂的情况下直接键合到第二元件的对应导电区域 (如, 金属垫)。非导电材料可以称为第一元件的非导电键合区域或键合层。在一些实施例中, 第一元件的非导电材料可以使用至少在美国专利第9,564,414号、第9,391,143号和第10,434,749号中公开的直接键合技术在没有粘合剂的情况下使用键合技术直接键合到第二元件的对应非导电材料, 这些申请每个的全部内容通过引用整体并入本文并且用于所有目的。在其他应用中, 在键合结构中, 第一元件的非导电材料可以直接键合到第二元件的导电材料, 使得第一元件的导电材料与第二元件的非导电材料紧密配合。用于直接键合的合适的电介质材料包括但不限于无机电介质, 诸如氧化硅、氮化硅或氮氧化硅, 或者可以包括碳, 诸如碳化硅、碳氮氧化硅、碳氮化硅或类金刚石碳。这样的含碳陶瓷材料可以被认为是无机的, 尽管包括碳。混合直接键合的附加示例可以在整个US11,056,390中找到, 其全部内容通过引用整体并入本文并且用于所有目的。

[0025] 在各种实施例中, 可以在没有介入粘合剂的情况下形成直接键合。例如, 半导体或电介质键合表面可以被抛光到高度光滑。键合表面可以被清洁并且暴露于等离子体以激活表面。在一些实施例中, 表面可以在激活之后或在激活期间 (例如, 在等离子体工艺期间) 用物质终止。在不受理论限制的情况下, 在一些实施例中, 可以执行激活过程以破坏键合表面处的化学键, 并且终止工艺可以在键合表面处提供附加化学物质, 该化学物质在直接键合期间提高键合能量。在一些实施例中, 激活和终止在相同步骤中提供, 例如, 等离子体或湿法蚀刻剂以激活和终止表面。在其他实施例中, 键合表面可以在单独的处理中终止, 以提供用于直接键合的附加物质。在各种实施例中, 终止物质可以包括氮。此外, 在一些实施例中, 键合表面可以暴露于氟。例如, 在层和/或键合界面附近可以存在一个或多个氟峰。因此, 在直接键合结构中, 两种非导电材料之间的键合界面可以包括在键合界面处具有较高氮含量和/或氟峰的非常光滑的界面。激活和/或终止处理的附加示例可以在美国专利第9,564,414号、第9,391,143号和第10,434,749号中找到, 这些专利中的每个的全部内容通过引用整体并入本文并且用于所有目的。

[0026] 在各种实施例中, 第一元件的导电接触垫也可以直接键合到第二元件的对应导电接触垫。例如, 可以使用直接混合键合技术来提供沿着键合界面的导体到导体直接键合, 该

键合界面包括如上所述制备的共价直接键合的电介质到电介质表面。在各种实施例中,可以使用至少在美国专利第9,716,033号和第9,852,988号中公开的直接键合技术来形成导体到导体(例如,接触垫到接触垫)直接键合和电介质到电介质混合键合,这些专利中的每个的内容通过引用整体并入本文并且用于所有目的。本文中描述的键合结构也可以用于在没有非导电区域键合的情况下的直接金属键合,或用于其他键合技术。

[0027] 在一些实施例中,可以制备无机电介质键合表面,并且在没有介入粘合剂的情况下将其直接彼此键合,如上所述。导电接触垫(其可以被非导电电介质场区域包围)也可以在没有介入粘合剂的情况下彼此直接键合。在一些实施例中,相应接触垫可以凹陷在电介质场或非导电键合区域的外(例如,上)表面下方,例如,接触垫可以凹陷小于30nm、小于20nm、小于15nm或小于10nm,例如,在2nm至20nm的范围内凹陷,或在4nm至10nm的范围内凹陷。在一些实施例中,非导电键合区域可以在室温下在没有粘合剂的情况下彼此直接键合,并且随后,键合结构可以被退火。在退火时,接触垫可以相对于非导电键合区域膨胀并且彼此接触以形成金属到金属直接键合。有益的是,使用可以从加利福尼亚州圣何塞的Xperi市商购获取的混合键合技术(诸如直接键合互连或DBI®)可以实现在直接键合界面上连接的高密度垫(例如,常规阵列的小间距或细间距)。在各种实施例中,接触垫可以包括铜或铜合金,尽管其他金属可以是合适的。

[0028] 因此,在直接键合工艺中,第一元件可以在没有介入粘合剂的情况下直接键合到第二元件。在一些布置中,第一元件可以包括单体化元件,诸如单体化集成器件管芯。在其他布置中,第一元件可以包括载体或衬底(例如,晶片),该载体或衬底包括多个(例如,数十个、数百个或更多个)器件区域,这些器件区域在单体化时形成多个集成器件管芯。类似地,第二元件可以包括单体化元件,诸如单体化集成器件管芯。在其他布置中,第二元件可以包括载体或衬底(例如,晶片)。

[0029] 如本文所述,第一元件和第二元件可以在没有粘合剂的情况下直接彼此键合,这与沉积工艺不同。第一元件和第二元件可以相应地包括非沉积元件。此外,与沉积层不同,直接键合结构可以包括沿着键合界面的缺陷区域,在缺陷区域中存在纳米空隙。纳米空隙可能是由于键合表面的激活(例如,暴露于等离子体)而形成的。如上所述,键合界面可以包括来自激活的材料浓度。例如,在利用氮等离子体进行激活的实施例中,可以在键合界面处形成氮峰。在利用氧等离子体进行激活的实施例中,可以在键合界面处形成氧峰。在一些实施例中,键合界面可以包括氮终止的无机非导电材料,诸如氮终止硅、氧化硅、氮化硅、氮氧化硅、碳化硅、碳氧化硅、碳氮氧化硅等。因此,键合层的表面可以包括氮化硅、氮氧化硅、碳氮氧化硅或碳氮化硅,其中键合界面处存在的氮水平指示在直接键合之前元素中的至少一种元素的氮终止。在一些实施例中,键合界面处可以不存在氮和氮相关部分(moieties)。如本文中解释的,直接键合可以包括共价键,其比范德华键更强。键合层还可以包括被平面化到高度光滑的抛光表面。

[0030] 在各种实施例中,接触垫之间的金属到金属键合可以被结合,使得铜晶粒在键合界面上相互生长。在一些实施例中,铜可以具有沿着111晶面垂直取向的晶粒,以改善铜在键合界面上的扩散。在一些实施例中,相对于导电材料表面的垂直方向,在导电材料中111晶面的取向差可以在 $\pm 30^\circ$ 的范围内。在一些实施例中,相对于垂直方向,晶体取向差可以在 $\pm 20^\circ$ 的范围内,或者在 $\pm 15^\circ$ 的范围。键合界面可以基本上完全延伸到键合接触垫的至

少一部分,使得在键合的接触垫处或附近在非导电键合区域之间基本上没有间隙。在一些实施例中,可以在接触垫(例如,其可以包括铜)下方提供阻挡层。然而,在其他实施例中,例如,如US2019/0096741中所述,在接触垫下方可以不存在阻挡层,该专利通过引用整体并入本文并且用于所有目的。

[0031] 用于形成金属到金属直接键合的退火温度和退火持续时间会影响退火对热预算的消耗。可能希望降低退火温度和/或退火持续时间以最小化热(能量)预算的消耗。与沿着100或110晶面相比,原子沿着111晶面($\langle 111 \rangle$)的表面扩散可以快3到4个数量级。此外,与传统的后道(BEOL, back end of line)铜相比,具有沿着111晶面取向的晶粒的金属(例如,Cu)可以具有更高的表面迁移率。此外,通过Cu在111平面上的蠕变,可以实现低温直接金属到金属键合。因此,为了针对直接键合(例如,直接混合键合)缩短退火时间和/或降低退火温度,在键合表面上具有111晶面是有利的。具有111晶面的优点尤其在较低温度下是显著的,因为当退火温度降低时,金属表面扩散(例如,Cu表面扩散)也会减慢。因此,在本文中公开的各种实施例中,晶体结构可以具有沿着111晶面垂直取向的晶粒,以在直接键合期间增强金属扩散(例如,铜扩散)。

[0032] 金属层可以通过被选择以在导电层或键合垫的键合表面处或附近镀覆具有111晶体取向的Cu的铜(Cu)层的工艺来形成。可以从非超填充或超填充镀敷浴来沉积Cu层,例如,其中镀敷化学物质被选择以优化衬底中空隙或嵌入腔(例如,过孔、沟槽)的有效填充,而不是优化在直接混合键合期间发生的直接金属到金属键合。下文所述的随后的金属处理可以促进随后的键合,使得可以采用任何期望的镀敷化学物质来优化其他考虑,诸如上文所述的填充。沉积或涂覆的金属层的微观结构(例如,晶粒尺寸)通常小于50nm,并且可能需要稳定,例如通过退火步骤(在通常低于300°C的温度下)。在镀覆金属稳定步骤之后,可以通过CMP方法将涂覆金属平面化,以去除不需要的材料(过量的镀覆金属、阻挡层和/或非导电层的一部分),从而形成平面键合表面。键合表面可以包括围绕充分分散的平面导电部分的平面非导电部分。

[0033] 本文中公开的各种实施例涉及形成具有导电垫的元件,该导电垫具有独立于镀敷化学物质的111晶面取向的直接键合表面。直接键合表面可以具有包括纳米晶粒的冷加工表面,该冷加工表面独立于金属涂覆方法,诸如电镀、化学镀、物理气相沉积(PVD)等。因此,与被调整以形成111晶面取向的传统镀敷工艺相比,本文中公开的各种实施例为镀敷工艺的设计和/或更高效的导电材料填充提供了更大的灵活性。在一些实施例中,可以在室温下和/或低于室温下通过冷加工工艺来处理导电垫(例如,镶嵌腔中的镀Cu)。在一些实施例中,包括导电垫的涂覆的导电材料的表面可以通过喷丸的方式进行处理,其中导电垫被诸如金属、玻璃或陶瓷等颗粒流轰击。在一些实施例中,冷加工工艺可以包括例如冷轧所涂覆的导电材料以减小涂覆的导电材料的晶粒尺寸。在冷轧过程中可以使用具有和/或不具有胶体颗粒的润滑流体。在一些实施例中,导电垫的变形晶粒的晶界可以包括亚晶粒、高角度晶界、孪晶大量位错(twins massive dislocations)和/或位错网络。在一些实施例中,可以在导电垫内形成纳米间隔的纳米孪晶晶粒和/或纳米层压板。

[0034] 在一些实施例中,导电垫内的纹理梯度和晶粒尺寸梯度可以通过冷加工工艺形成。例如,与垫中更深的部分相比,在垫的表面附近可以获取更小的晶粒和/或更低百分比的111取向晶体。冷加工的涂敷的导电材料或层进行塑性变形。变形工艺中消耗的大部分机

机械能可以转化为热量,而剩余的机械能可以储存在变形结构中,同时产生晶格缺陷。晶格缺陷可以包括细晶粒、高角度晶界、机械孪晶和/或纳米孪晶、位错、空位等。在变形的导电层(垫和迹线)中,对冷加工工艺的存储能量的主要贡献可以是与附加晶格缺陷的形成相关联的能量,其是相对于退火导电层的未变形部分中的能量而存在的。变形工艺可以在导电垫中引起残余压缩应力。该残余压缩应力可以从垫的表面到垫的底部而变化。取决于在冷加工工艺中赋予金属的能量,与垫的下部相比,垫的上部可以具有更高的残余应力。

[0035] 本文中公开的各种实施例允许金属到金属直接键合的相对低温退火,同时独立于电镀浴、电镀方法和/或其他导电层涂覆或形成方法。在一些实施例中,冷加工导电层的一部分中存储的能量可以有助于实现相对低温退火。在一些实施例中,用于键合的退火温度可以是例如在约50°C至约250°C之间、在约100°C至约200°C之间、125°C至约170°C之间或在约50°C至约180°C之间。根据一个或多个退火温度,退火时间的范围可以在45分钟至180分钟之间。当退火温度较低时,退火时间可以增加。然而,相对于传统结构,本文中公开的实施例仍然可以降低热(能量)预算的消耗,使得尽管退火温度较低,退火持续时间仍然可以保持较低。

[0036] 图1示出了根据一个实施例的元件1的示意性截面图。元件1可以包括半导体元件,在单体化之前,诸如半导体衬底或晶片,或者在单体化之后,诸如转接件、电子组件、集成电路(IC)管芯或芯片。元件1可以包括衬底10(例如,体半导体材料)、在衬底10之上的非导电层(例如,电介质层12,诸如氧化硅或其他低k材料)、设置在形成于电介质层12中的腔16中的导电垫14、以及设置在电介质层12与导电垫14之间的阻挡层18。虽然为了简单起见,示出了单个电介质层12,但是本领域技术人员将理解,电介质层12和导电垫14可以包括后道(BEOL)结构或在BEOL结构之上的重分布层(RDL)结构的一部分,其通常包括过孔和沟槽或迹线(未示出)。在一些实施例中,导电垫或过孔或迹线可以包括铜、镍、金的合金或其他金属合金。

[0037] 在一些实施例中,衬底10可以包括半导体衬底或晶片。在一些实施例中,衬底10可以包括玻璃衬底、电介质衬底或陶瓷衬底。

[0038] 电介质层12可以包括相对低k(例如, $k < 4$)的电介质材料。在一些实施例中,电介质层12可以包括无机材料。电介质层12可以具有面向衬底10的下面12a、以及与下面12a相对的上面12b。上面12b可以限定电介质层12的键合表面,并且因此如上所述,与层的本体材料相比,可以包括例如更高浓度的氮和/或氟。在一些实施例中,上面处的键合表面可以由低k电介质层12之上的阻挡层或蚀刻停止层(未示出)限定。电介质层12可以具有腔16,腔16至少部分从上面12b延伸穿过电介质层12的厚度。腔16具有底面20和侧壁22。

[0039] 导电垫14可以具有面向腔的底面20的下面14a、以及与下面14a相对的上面14b。上面14b可以限定导电垫14的键合表面。导电垫14可以包括诸如铜(Cu)等金属。导电垫14可以包括具有沿着111晶面取向的晶粒的铜。在一些实施例中,导电垫14可以包括冷加工或机械或光学变形的垫。

[0040] 元件1中晶粒24的尺寸可以在变形的导电垫14中变化。本文中使用的晶粒24的尺寸可以是指晶粒24的最大尺寸。在一些实施例中,上面14b处或附近的晶粒24可以平均小于下面14a处或附近的晶粒24。在一些实施例中,晶粒可以在导电垫14的上面14b处或附近具有小晶粒区域26,并且在导电垫14的下面14a处或附近具有大晶粒区域28。在一些实施例

中,为了比较高于和低于该水平的晶粒尺寸的目的,对于浅导电垫14,小晶粒区域26可以被任意选择为导电垫14的从上面14b到导电垫14中1000nm深的区域,或者到更深导电垫14(例如,厚度大于5000nm的垫)中3000nm的区域。在一些实施例中,在上面14b处或附近的小晶粒区域26中的平均晶粒尺寸可以是大约10纳米(nm)至200nm、或大约30nm至200nm。在一些实施例中,在下面14a处或附近的大晶粒区域28中的平均晶粒尺寸可以为约0.5微米(μm)至5 μm 。在一些实施例中,平均晶粒尺寸可以根据导电垫14的宽度和深度而变化。在一些实施例中,下面14a处或附近的晶粒24的平均尺寸可以是上面14b处或附近的晶粒24的平均尺寸的至少五倍。例如,下面14a处或附近的晶粒24的平均尺寸可以是变形的导电垫14的上面14b处或附近的晶粒24的平均尺寸的约3倍至100倍、10倍至100倍、20倍至100倍、30倍至100倍、40倍至100倍或40倍至100倍。在一些实施例中,由于晶格缺陷从上面14b到下面14a的分级,晶粒24可以具有贯穿导电垫14的深度的分级晶粒尺寸。在一些实施例中,导电垫14在上面14b处或附近可以比在下面14a处或附近更硬。在一些实施例中,下面14a处或附近的3个连续晶粒24的平均尺寸可以是变形的导电垫14的上面14b处或附近的3个连续晶粒24的平均尺寸的约3倍至100倍、10倍至100倍、20倍至100倍、30倍至100倍、40倍至100倍或40倍至100倍。类似地,变形的导电垫14的上面14b处或附近的2个连续晶粒24的平均晶粒尺寸可以比变形的导电垫14的阻挡层18(未示出)下方的互连层中的2个相邻晶粒的平均晶粒尺寸小至少2倍。在一些实施例中,在涂覆的导电层的更高的确定变形下,导电垫14的上面14b和导电垫14的下面14a附近的3个连续晶粒24的晶粒尺寸相似,并且可以比未变形的导电垫14中的对应位置处的晶粒尺寸小至少3倍。

[0041] 在冷加工之后的热退火时,诸如在将导电垫14键合到另一元件的另一导电垫的过程中,以释放变形的导电垫14(由于机械或光学喷丸引起的压缩应力而变形)中存储的能量并且增强晶粒恢复和生长,导电垫14的上面14b区域的恢复晶粒可以大于下面的下面14a区域的恢复晶粒(参见图2I)。上面14b处的晶粒尺寸可以超过下面14a处的尺寸,以产生与刚在冷加工工艺之后的晶粒尺寸相反的梯度。类似地,上面14b处的晶粒尺寸可以超过变形的导电垫14的阻挡层18(未示出)下方的互连层的尺寸。

[0042] 在一些实施例中,导电垫14的上面14b可以凹陷到电介质层12的上面12b之下。例如,导电垫14的上面14b可以凹陷到电介质层12的上面12b之下小于约30nm、小于约20nm、小于约15nm或小于约10nm。例如,导电垫14的上面14b可以凹陷到电介质层12的上面12b之下在2nm至20nm的范围内或者在4nm至15nm的范围内。

[0043] 例如,阻挡层18可以包括电介质阻挡层,诸如氮化硅、氮氧化硅、碳氮氧化硅、类金刚石碳等。阻挡层18可以包括导电阻挡层,诸如金属氮化物(例如,Ta、TiN、TaN、WN及其各种组合等)。例如,导电阻挡层18可以沉积在腔16的底面20和侧壁22之上。非导电阻挡层18可以形成在侧壁22上,而不形成在腔16的底面20处。在一些实施例中,非导电阻挡层18可以在腔16的底面20之上是不连续的。阻挡层18可以介于电介质层12与导电垫14之间。

[0044] 图2A-图2G示出了根据一个实施例的用于形成图1所示的元件1的制造过程中的阶段。图2H示出了元件1与另一元件(第二元件2)接触,图2I示出了包括元件1和第二元件2的键合结构3。

[0045] 在图2A中,电介质层12设置在衬底10之上。腔16选择性地形成在电介质层12中,电介质层12包括上表面12b。所示的具有底表面20和侧壁表面22的腔16可以延伸穿过电介质

层12的厚度的至少一部分。腔16可以通过掩模和蚀刻或钻孔的方式形成。腔16可以包括用镶嵌工艺形成的镶嵌腔。腔16可以包括穿透衬底腔(TSC),诸如穿透硅过孔(TSV)或穿透玻璃过孔(TGV)。在一些实施例中,腔16可以被形成为与诸如BEOL或RDL层(未示出)等嵌入式互连结构接触。

[0046] 在图2B中,可以在电介质层的上表面12b、腔16的侧壁22和腔16的底表面20上提供阻挡层18。如前所述,阻挡层18可以是形成在电介质层的上表面12b、腔16的侧壁22上而不在腔16的底表面20处的非导电材料。籽晶层30可以在这些相同表面之上设置在阻挡层18上。在一些实施例中,接触阻挡层18的一个或多个导电过孔或一个或多个迹线(未示出)可以设置在腔16的下表面20下方。

[0047] 在图2C中,导电材料32可以设置在腔16中以及在电介质层12的上面12b之上。在一些实施例中,导电材料可以包括金属,诸如铜(Cu),并且可以例如通过镀敷或其他已知方法来提供。在一些实施例中,导电材料32可以包括铜、镍、金的合金或其他金属合金。导电材料32可以具有下面32a和上面32b。有利地,镀敷方法和添加剂可以被优化以高效地填充腔16,腔16可以仅仅是衬底上的很多过孔和/或沟槽中的一个,并且可以具有高纵横比。在一些实施例中,导电材料32可以包括在室温下或低于室温下形成的电镀涂层。室温可以定义为在例如20°C至35°C的范围内的温度。导电材料32的镀敷金属在镀敷状态下的晶粒尺寸的范围可以在10nm至100nm之间或者30nm至100nm之间。

[0048] 在图2D中,导电材料32可以在室温至250°C之间的温度下退火。在一些实施例中,由于室温晶粒生长现象,具有低间隙和非间隙杂质的一些镀敷铜膜可以在室温下形成大晶粒。退火工艺可以稳定导电材料32中晶粒24的微观结构(例如,晶粒尺寸)。退火工艺可以在导电材料32中形成相对较大的晶粒24。对于直径大于5微米的相对较大的垫,退火之后导电材料的晶粒尺寸可以在例如0.3微米至3微米的范围内。对于宽度小于1微米的导电迹线,晶粒结构可以呈现沿着迹线轴线延伸的竹型晶粒结构。

[0049] 在图2E中,导电材料32可以通过冷加工工艺进行处理。冷加工工艺可以在室温和/或低于室温下进行。例如,冷加工工艺期间的衬底温度可以在-196°C(77K)(液氮温度)至约30°C或50°C、或0°C至约25°C的范围内,并且在一个示例中约为环境洁净室温度。导电材料32可以从上面32b进行处理。在一些实施例中,导电材料21可以用应变硬化工艺处理。例如,导电材料32可以通过强化喷丸(shot peening)工艺、冷轧或激光喷丸工艺来处理,以在导电材料32中引起塑性变形。如上所述,强化喷丸工艺可以包括由诸如金属、沙子、玻璃或陶瓷等颗粒进行的轰击。例如,机械喷丸可以包括用陶瓷或钢丸轰击导电材料32的表面(例如,上面32b)。例如,丸的直径的范围可以在0.1mm至2mm之间,丸的速度可以在每秒1米至5米之间,轰击时间可以在30s至180s之间。在一些实施例中,在喷丸操作期间,衬底10可以以10rpm至60rpm进行旋转,并且优选地以15rpm至45rpm进行旋转。在一些实施例中,元件1在喷丸操作期间可以是静态的。塑性变形可以在导电材料32的表面处和表面下方的晶粒24中引起残余压缩应力和/或在导电材料32的内部或本体处引起拉伸应力。冷加工工艺之后的导电材料32可以存储来自压缩残余应力的能量。在一些实施例中,与下面32a相比,导电材料32的上面32b处或附近的部分可以具有来自冷加工工艺的更高的存储能量。在一些实施例中,导电材料32可以从顶表面32b到底表面32a均匀地变形,包括导电材料32的与阻挡层18相邻的在腔20的底部处的部分。导电材料32可能严重变形,使得由于由变形工艺引起的

大量结构缺陷,诸如堆叠缺陷、机械孪晶、滑移、空位和/或位错网络,区分个体金属晶粒是具有挑战性的。由于结构缺陷和非常小的晶粒尺寸(例如,5nm至30nm),对个体晶粒24的取向进行索引可能是具有挑战性的。不管向导电材料32施加一个或多个压缩力的方法如何,所施加的力都应当使衬底1劣化。例如,使元件1劣化可以包括施加过大的力以引起阻挡层18的分层或者在电介质层12和/或衬底10中引起缺陷或裂纹。储存的能量可以有助于实现相对低温退火键合(参见图2I)。

[0050] 图2F示出了在图2E中的处理之后的晶粒24。导电材料32中晶粒24的尺寸可以变化。在一些实施例中,上面32b处或附近的晶粒24可以小于下面32a处或附近的晶粒24。在一些实施例中,上面32b处或附近的晶粒24的平均尺寸可以是约10纳米(nm)至200nm、或约50nm至200nm。在一些实施例中,下面32a处或附近或者腔内部处的晶粒24的平均尺寸可以为约0.5微米(μm)至1 μm 。在一些实施例中,下面32a处或附近的晶粒24的平均尺寸可以是上面32b处或附近的晶粒24的平均尺寸的至少约五倍。例如,下面32a处或附近的晶粒24的平均尺寸可以是上面32b处或附近的晶粒24的平均尺寸的约10倍至100倍、20倍至100倍、30倍至100倍、40倍至100倍或40倍至100倍。在一些实施例中,由于导电材料中的压缩残余应力从上到下的变化,晶粒24可以具有梯度晶粒尺寸。例如,晶粒24的晶粒尺寸可以从上面32b到下面32a或者在导电腔或导电层的内部逐渐增大。在一些实施例中,导电材料32在上面32b处或附近可以比在下面32a处或附近更硬。与下面32a附近的体材料或更深处相比,上面32b附近的导电材料32可以具有较低百分比的具有垂直取向111晶面的晶粒24、以及相对较高百分比的来自变形工艺的220晶面($\langle 220 \rangle$)。在一些实施例中,特别是当激光喷丸方法被应用于导电材料32时,导电层的冷加工可以足够深,使得上表面32b处的较小晶粒与下面32a处或腔内部的较小晶粒相似。

[0051] 在一些应用中,导电材料32可以包括贯穿衬底垫(未示出)的一部分,诸如贯穿硅过孔(TSV)或贯穿玻璃过孔(TGV)。这里,导电材料32的上表面32b处或附近的部分可以由于冷加工步骤而表现出晶格缺陷。

[0052] 在图2G中,元件1是针对直接键合而形成和制备的,诸如通过高度抛光和激活(例如,氮终止)。导电材料32的至少一部分可以被去除,诸如通过抛光。阻挡层18和籽晶层30的部分也可以被去除。尽管用于化学机械平面化(CM)的浆料化学可以选择性地停止在电介质层12上,但是也可以去除电介质层12的一部分以形成键合表面。键合表面可以包括非导电层12b的高度抛光表面和平面导电材料的上表面14b。在一些实施例中,导电材料、阻挡层18、籽晶层30和电介质层12的部分可以通过抛光(诸如化学机械抛光(CMP))在一个或多个阶段中用一种或多种不同浆料组合物被去除,以形成键合表面。电介质层12的上面12b可以被抛光到高度光滑以准备用于直接键合,随后进行非常轻微的蚀刻和/或表面激活,诸如通过暴露于含氮等离子体。用合适的溶剂(诸如去离子水(DI)水)清洁激活的键合表面以去除不需要的颗粒。在键合操作和随后的退火步骤之前,经清洁的表面可以被旋转干燥以去除清洁溶剂残留物。

[0053] 在一些实施例中,衬底10的非导电层12b和平面导电材料的上表面14b的高度抛光的键合表面可以涂覆有保护层(未示出),通常涂覆有有机抗蚀剂层。经涂覆的衬底可以安装在切割框架上以进行单体化。单体化工艺可以通过任何已知工艺形成,例如,锯切、激光单体化、反应离子蚀刻(RIE)、湿法蚀刻或这些单体化步骤的任何合适的组合。不管单体化

步骤如何,保护层和单体化颗粒都可以从单体化的管芯和切割框架上被清除。经清洁的管芯的键合表面可以被灰化以去除不需要的有机残留物,并且被清洁以直接键合到另一衬底的另一制备的键合表面。在一些实施例中,经单体化的管芯的经清洁的键合表面可以通过已知方法激活,以清除不想要的颗粒和材料,然后将经激活的管芯的键合表面直接键合到第二衬底的另一制备的键合表面。可以对键合元件进行退火,以机械和电气互连键合衬底的相对的导电垫(参见图2I)。在一些实施例中,具有键合的单体化管芯的第二衬底可以进一步被单体化以形成直接键合的管芯堆叠。

[0054] 元件1中的晶粒24的尺寸可以变化。在一些实施例中,上面14b处或附近的晶粒24可以平均小于下面14a处或附近的晶粒24。在一些实施例中,晶粒可以在导电垫14的上面14b处或附近具有小晶粒区域,而在导电垫14的下面14a处或附近具有大晶粒区域。在一些实施例中,小晶粒区域可以是导电垫14的从上面14b到1000nm的区域,或者对于更深的垫到3000nm的区域。在一些实施例中,上面14b处或附近的小晶粒区域中的晶粒24的平均尺寸可以是约10纳米(nm)至200nm、或约30nm至200nm。在一些实施例中,下面14a处或附近的大晶粒区域中的晶粒24的平均尺寸可以是约0.2微米(μm)至1 μm 、或0.2 μm 至0.5 μm 。在一些实施例中,下面14a处或附近的晶粒24的平均尺寸可以是上面14b处或附近的晶粒24的平均尺寸的至少五倍。例如,下面14a处或附近的晶粒24的平均尺寸可以是上面14b处或附近的晶粒24的平均尺寸的约10倍至100倍、20倍至100倍、30倍至100倍、40倍至100倍或40倍至100倍。在一些实施例中,晶粒24可以具有梯度晶粒尺寸。例如,晶粒24的晶粒尺寸可以从上面14b向下面14a逐渐增大。在一些实施例中,导电垫14在上面14b处或附近可以比在下面14a处或附近更硬。在一些实施例中,导电垫14的冷加工足够深,使得上表面14b处或附近的较小晶粒的平均尺寸类似于下面14a处或附近或者腔内部处的晶粒的平均尺寸。

[0055] 在图2H中,元件1与第二元件2接触。在一些实施例中,第二元件可以包括与元件1相同或大体相似的元件。在一些实施例中,第二元件2可以包括载体,诸如封装衬底、转接件、重构晶片或元件等。在一些实施例中,如元件1一样,元件2也可以被制备用于直接键合。图2H所示的虚线指示元件1与第二元件2之间的键合界面56。第二元件2可以包括第二衬底50、第二电介质层52和第二导电垫54。导电垫54可以具有晶粒64。在一些实施例中,在电介质层12和第二电介质层52接触时,电介质层12与52可以彼此键合。在一些实施例中,电介质层12和第二电介质层52可以在没有介入粘合剂的情况下直接彼此键合。电介质层12和第二电介质层52可以在没有外部压力的情况下在室温下直接键合。尽管图2H中未示出,但导电垫14、54可以分别从电介质层12、52的表面凹陷,在接触时,使得相对的键合垫14和54或表面处的其他导电元件之间存在小间隙。

[0056] 在图2I中,导电垫14和第二导电垫54彼此键合。在一些实施例中,导电垫14和第二导电垫54可以在没有介入粘合剂的情况下直接彼此键合。可以对键合结构进行退火。在退火时,导电垫14、54可以膨胀并且彼此接触以形成金属到金属直接键合。图2I所示的虚线指示元件1与第二元件2之间的键合界面56。

[0057] 如上所述,在退火之前,与导电垫14、54的底部区域相比,导电材料32的晶体结构可以在界面附近具有包括较低百分比的垂直取向111晶面的晶粒24。图2G和图2H中的冷加工工艺之后的导电垫14已经将能量存储在经冷加工的导电垫中。经冷加工的导电垫14可以包括在垫14中表现出高蠕变的非常精细的无取向晶粒尺寸(具有大量晶格缺陷、高角度晶

界、孪晶、位错、空位等)。更高的蠕变和晶粒存储能量的组合能够在相对低温度退火下桥接垫14与54之间的凹陷。因此,导电垫14、54可以用相对较低的温度和/或较短的退火充分地彼此键合。在一些实施例中,导电垫14和第二导电垫54可以在低于250°C、低于200°C或低于150°C的温度下退火,例如约100°C至250°C、约125°C至200°C或约125°C至180°C。

[0058] 在对导电垫14和第二导电垫54进行退火和键合之后,晶粒尺寸可以相对于键合之前发生变化。在一些实施例中,键合界面56处或附近的晶粒24、64的尺寸可以平均是导电垫14的下面14a处或附近的晶粒24的尺寸的约1.2倍或2倍。例如,键合界面56处或附近的晶粒24、64的尺寸可以平均是导电垫14的下面14a处或附近的晶粒24的尺寸的约2倍至10倍、2倍至7倍、2倍至5倍、1.2倍至10倍、1.2倍至7倍或1.2倍至5倍。在一些实施例中,键合界面56处或附近的晶粒24、64的晶粒尺寸可以比导电垫14的下面14a处或附近的晶粒24的尺寸大至少20%至50%。

[0059] 在一些实施例中,键合界面56处晶粒24、64的平均尺寸是更靠近导电垫14的下面14a的晶粒24的平均尺寸的约3至8倍、3至6倍、4至8倍或4至6倍。在一些实施例中,键合的导电垫14、54的键合界面处或附近的晶粒24、64可以具有比导电垫14的下面14a处或附近的晶粒24更高百分比的111平面和退火孪晶。与受冷加工工艺影响较小的垫结构的较深部分相比,表面晶粒结构中存储的能量有助于在用于键合的退火期间实现更大的晶粒生长和重新定向。

[0060] 图3A-图3G示出了根据另一实施例的用于形成图1所示的元件1的制造过程中的步骤。图3A-图3G所示的工艺与图2A-图2G所示的工艺的不同之处在于,导电材料32在图2A-图2G所示的工艺中的喷丸之前被减薄。图3A-图3G所示的组件可以与图1-图2I所示的相似组件相同或大致相似,并且使用相似的附图标记来指代相似部件。

[0061] 在图3A中,电介质层12设置在衬底10之上。电介质层12中形成有腔16。腔16可以延伸穿过电介质层12的厚度的至少一部分。腔16可以通过选择性蚀刻或钻孔的方式形成。腔16可以包括用镶嵌工艺形成的镶嵌腔。在图3A中,绝缘或导电阻挡层18可以设置在电介质层12的上面12b、腔16的侧壁22和腔16的底面20上。籽晶层30可以设置在相同表面之上的阻挡层18上。

[0062] 在图3B中,导电材料32可以设置在腔16中以及在电介质层12的上面12b之上。在一些实施例中,导电材料可以包括金属,诸如铜(Cu)。导电材料32可以具有下面32a和上面32b。如图3C所示,可以对导电材料32进行退火。退火工艺可以稳定导电材料32中晶粒24的微观结构(例如,晶粒结构)。退火工艺可以在导电材料32中形成相对较大的晶粒。

[0063] 在图3D中,导电材料32可以从上面32b被减薄。在一些实施例中,导电材料32可以通过抛光的方式被减薄,诸如化学机械抛光(CMP)。图3D示出了导电材料32的一部分设置在电介质层12的上面12b上。然而,在一些实施例中,位于电介质层12的上面12b之上的导电材料32可以被完全去除并且暴露阻挡层18。在一些其他实施例中,电介质层12的上面12b之上的阻挡层18可以被完全去除并且暴露电介质层12中的上面12b。

[0064] 在图3E中,导电材料32可以用上面关于图2E所述的冷加工工艺进行处理。冷加工工艺可以在室温和/或低于室温下进行。例如,冷加工工艺期间的衬底温度可以在-196°C(77K)(液氮温度)至约50°C、或0°C至约25°C的范围内,并且在一个示例中约为环境洁净室温度。导电材料32可以从上面32b进行处理。在一些实施例中,导电材料21可以用应变硬化

工艺处理。例如,导电材料32可以通过强化喷丸工艺或激光喷丸工艺来处理,以在导电材料32中引起塑性变形。如上所述,强化喷丸工艺可以包括由诸如金属、沙子、玻璃或陶瓷等颗粒进行的轰击。塑性变形可以在导电材料32的表面处和表面下方的晶粒24中引起残余压缩应力和/或在导电材料32的内部引起拉伸应力。如本文中讨论的,无论向导电材料32施加一个或多个压缩力的方法如何,所施加的力都应当使衬底1劣化。例如,使元件1劣化可以包括施加过大的力以引起衬底表面的阻挡层18的分层或者在电介质层12和/或衬底10中引起缺陷或裂纹。

[0065] 图3F示出了在图3E中的处理之后的晶粒24。导电材料32中晶粒24的尺寸可以变化。在一些实施例中,上面32b处或附近的晶粒24可以小于下面32a处或附近的晶粒24。在一些实施例中,上面32b处或附近的晶粒24的平均尺寸可以是约5纳米(nm)至200nm、或约30nm至200nm。根据场区域(电介质层12的上表面)之上的剩余金属的厚度,下面32a处或附近的晶粒24的平均尺寸可以是大约0.5微米(μm)至3 μm 或更大。在一些实施例中,下面32a处或附近或者导电垫的底部的区域中的晶粒24的平均尺寸可以是上面32b处或附近的晶粒24的平均尺寸的至少约两倍,相对于下面32a处或附近的晶粒24的平均尺寸。例如,下面32a处或附近的晶粒24的平均尺寸可以是上面32b处或附近的晶粒24的平均尺寸的约2倍至100倍、20倍至100倍、30倍至100倍、40倍至100倍或40倍至100倍。在一些实施例中,晶粒24可以具有1个梯度的晶粒尺寸。例如,晶粒24的晶粒尺寸可以从上面32b到下面32a逐渐增大。在一些实施例中,导电材料32在上面32b处或附近可以比在下面32a处或附近更硬。由于塑性变形,在导电垫32的上面32b处或附近留下减小的晶粒尺寸、增大的晶格缺陷和减小的百分比的111取向晶面。在一些实施例中,由于图3E所示的通过平面化而留下的金属厚度减小,因此塑性变形可以从导电垫32的上面32b延伸到导电垫32的下面32a。

[0066] 在图3G中,形成元件1。导电材料32的至少一部分可以被去除。阻挡层18和籽晶层30的部分也可以被去除以形成高度抛光的平面键合表面。电介质层12的一部分也可以被去除。在一些实施例中,导电材料、阻挡层18、籽晶层30和电介质层12的部分可以通过抛光被去除,诸如在一个或多个阶段中的化学机械抛光(CMP),以形成高度抛光的键合表面。键合表面包括电介质层12的平面顶表面和导电垫14的平面抛光表面。电介质层12的上面12b可以被抛光到高度光滑,并且可以被激活以准备用于直接键合。

[0067] 如上文关于图2H和图2I所述,图3G所示的结构可以直接混合键合到另一元件,该另一元件可以已经或可以没有接受过类似的处理。同样如上文关于图2H和图2I所述,可以首先用保护层(诸如有机抗蚀剂层)保护制备的键合表面,以便在键合之前进行介入单体化或其他处理。

[0068] 图2E和图3E中的冷加工工艺之后的导电垫14已经将能量存储在导电垫14中。所存储的能量可以实现用于将元件(第一元件1)键合到另一元件(第二元件2)的相对低温退火。导电垫14、54可以用相对较低的温度和/或相对较短的退火持续时间充分地彼此直接键合。在一些实施例中,导电垫14和第二导电垫54可以在低于250 $^{\circ}\text{C}$ 、低于200 $^{\circ}\text{C}$ 或低于150 $^{\circ}\text{C}$ 的温度下退火,例如约100 $^{\circ}\text{C}$ 至250 $^{\circ}\text{C}$ 或约125 $^{\circ}\text{C}$ 至180 $^{\circ}\text{C}$ 。

[0069] 在对导电垫14和第二导电垫54进行退火和键合之后,晶粒尺寸可以相对于键合之前的晶粒尺寸发生变化。在一些实施例中,键合界面56处或附近的晶粒24、64的尺寸可以平均是导电垫14的下面14a处或附近的晶粒24的尺寸的约1.2倍或2倍。例如,键合界面处或附

近的晶粒24、64的尺寸可以平均是导电垫14、54的下面处或附近的晶粒24、64的尺寸的约2倍至10倍、2倍至7倍、2倍至5倍、1.2倍至10倍、1.2倍至7倍或1.2倍至5倍。在一些实施例中，键合界面处或附近的晶粒24、64的晶粒尺寸可以比导电垫14、54的下面处或附近的晶粒24和64的晶粒尺寸大至少20%至50%。通常，来自所施加的压缩力的所存储的能量越大，退火的键合的导电垫中的晶粒尺寸就越大。

[0070] 在一些实施例中，第三导电材料(未示出)可以设置在电介质材料12中的腔16中，在阻挡层18下方(参见图2B和图3A)，这在元件1内的多层BEOL或再分布层(RDL)中是典型的。在键合和(多个)退火操作之后，由于对腔16中的导电材料32进行(多个)机械和热处理，与仅暴露于热处理的第三导电材料相比，腔16的导电垫32的区域中的晶粒24的平均尺寸可以比阻挡层18下方的第三导电材料的晶粒24的平均尺寸大至少约20%。例如，导电垫32的晶粒24的平均尺寸可以是阻挡层18下方的第三导电材料的晶粒24或第三导电垫下方的后续导电垫(未示出)的晶粒24平均尺寸的约1.2至20倍。

[0071] 再次参考图2I，在一些实施例中，在对经机械或光学冷加工的导电材料进行退火之后，经退火的晶粒沿着大致平行于导电材料的电介质键合表面或键合表面的方向伸长。经退火的导电材料24的晶粒的水平尺寸(长度 l)可以比相同晶粒在垂直于导电材料的电介质键合表面或键合表面的方向上的垂直尺寸(厚度 t)大至少20%。例如，导电材料的晶粒的大致平行于键合界面的长度可以平均是在大致垂直于键合界面的方向上的晶粒厚度的约1.5至10倍。在一些实施例中，键合元件(例如，图2I所示的键合元件3)的柱状晶粒的长度可以比键合元件3中导电材料的柱状晶粒的厚度长至少20%至300%。在一些实施例中，晶粒的纵横比(晶粒的最大纵向尺寸(长度 l)/相同晶粒的最大垂直尺寸(厚度 t))可以大于1.2、1.5或3。

[0072] 在一个方面，公开了一种元件。所述元件可以包括具有非导电键合表面的非导电结构、从所述非导电键合表面至少部分地延伸穿过所述非导电结构的厚度的一部分的腔、以及设置在所述腔中的导电垫。所述腔具有底面和侧壁。所述导电垫具有键合表面、以及与所述键合表面相对的背面。所述键合表面处的晶粒的平均尺寸小于所述腔的所述底面附近的晶粒的平均尺寸。

[0073] 在一个实施例中，所述非导电结构包括电介质层。所述非导电层的所述非导电键合表面可以被制备用于直接键合。

[0074] 所述导电垫的所述导电键合表面可以被制备用于直接键合。

[0075] 所述导电垫可以是铜(Cu)垫。

[0076] 与所述底面附近相比，所述导电垫可以在所述键合表面处包括更低百分比的具有111晶面的晶粒。

[0077] 与所述底面附近相比，所述导电垫可以在所述键合表面处包括更高百分比的具有220晶面的晶粒。

[0078] 在一个实施例中，所述腔的所述底面附近的晶粒的平均尺寸是所述键合表面处的晶粒的平均尺寸的至少3倍。

[0079] 在一个实施例中，所述腔的所述底面附近的晶粒的平均尺寸是所述键合表面处的晶粒的平均尺寸的至少20倍。

[0080] 在一个实施例中，所述腔的所述底面附近的晶粒的平均尺寸在0.2微米(μm)至 $1\mu\text{m}$

之间。

[0081] 在一个实施例中,所述键合表面处的晶粒的平均尺寸在30纳米(nm)至200nm之间。

[0082] 在一个实施例中,所述元件还包括阻挡层,所述阻挡层设置在所述非导电层与所述导电垫之间。

[0083] 在一个方面,公开了一种键合结构。所述键合结构可以包括第一元件,所述第一元件包括具有非导电键合表面的非导电结构、从所述非导电键合表面至少部分地延伸穿过所述非导电结构的厚度的腔、以及设置在所述腔中的导电垫。所述腔具有底面和侧壁。所述导电垫具有键合表面、以及与所述键合表面相对的背面。所述键合界面处的晶粒的平均尺寸比所述腔的所述底面附近的晶粒的平均尺寸大至少20%。所述键合结构可以包括具有第二导电垫的第二元件。所述第一元件的所述导电垫和所述第二元件的所述第二导电垫沿着键合界面在没有介入粘合剂的情况下彼此直接键合。

[0084] 在一个实施例中,所述第二元件还包括第二非导电结构,所述第二非导电结构具有第二非导电键合表面,所述第二非导电键合表面在没有介入粘合剂的情况下直接键合到所述第一元件的所述非导电键合表面。

[0085] 在一个实施例中,所述键合界面处的晶粒的平均尺寸比更靠近所述背面的晶粒的平均尺寸大至少50%。

[0086] 在一个实施例中,所述键合界面处的晶粒的平均尺寸是所述腔的所述底面附近的晶粒的平均尺寸的至少两倍。

[0087] 所述键合界面处的晶粒的平均尺寸可以是所述腔的所述底面附近的晶粒的平均尺寸的至少三倍。

[0088] 在一个方面,公开了一种用于形成元件的方法。所述方法可以包括提供非导电结构,所述非导电结构具有第一面、以及与所述第一面相对的第二面。所述方法可以包括在所述非导电结构中形成腔。所述方法可以包括在所述腔中并且在所述非导电层的所述第一面的一部分上提供导电材料。所述导电材料具有面向所述腔的底面的下面、以及与所述下面相对的上面。所述方法可以包括对所述导电材料的所述上面进行冷加工,以改性所述导电材料的晶粒结构。所述冷加工在约-196℃至50℃之间进行。所述方法可以包括去除所述导电材料的至少一部分,以限定具有导电键合表面的导电垫。

[0089] 在一个实施例中,所述冷加工包括机械喷丸或激光喷丸。

[0090] 在一个实施例中,所述冷加工包括利用金属颗粒、玻璃颗粒或陶瓷颗粒轰击所述导电材料的所述上面。

[0091] 在一个实施例中,所述冷加工包括减少所述导电材料中111晶面的百分比。

[0092] 所述冷加工包括在所述导电材料中引起塑性变形,并且使得所述导电材料的至少所述上面处的晶粒尺寸与所述冷加工之前相比减小。

[0093] 在一个实施例中,与所述导电材料的所述下面处相比,所述冷加工在所述导电材料的所述上面处产生更小的晶粒尺寸。

[0094] 在一个实施例中,所述方法还包括:在冷加工之前,对所述导电材料进行退火,以稳定所述导电材料的晶粒尺寸。

[0095] 在一个实施例中,所述去除包括:在冷加工之前,至少部分地去除所述导电材料的所述部分。

[0096] 所述方法还可以包括：制备所述导电垫的所述导电键合表面和所述非导电结构的所述第一面，以用于直接键合。

[0097] 在一个实施例中，所述方法还包括在所述非导电结构与所述导电材料之间提供阻挡层。

[0098] 在一个实施例中，一种用于形成键合结构的方法包括将所述元件键合到第二元件，所述第二元件具有第二非导电结构和第二导电垫。

[0099] 所述键合可以包括：直接键合所述非导电结构和所述第二非导电结构。

[0100] 所述键合还可以包括：在50℃至250℃之间的温度下，对所述导电垫和所述第二导电垫进行退火。

[0101] 所述退火可以包括：在50℃至150℃之间的温度下，对所述导电垫和所述第二导电垫进行退火。

[0102] 对所述导电垫和所述第二导电垫进行退火可以使得所述导电材料的所述上面处的平均晶粒尺寸与所述退火之前相比更大。

[0103] 对所述导电垫和所述第二导电垫进行退火可以使得所述导电材料的所述上面处的平均晶粒尺寸大于所述导电材料的所述下面处的平均晶粒尺寸。

[0104] 在一个方面，公开了一种元件。所述元件可以包括具有非导电键合表面的非导电结构、从所述非导电键合表面至少部分地延伸穿过所述非导电结构的厚度的一部分的腔、以及设置在所述腔中的导电垫。所述腔具有底面和侧壁。所述导电垫具有键合表面、以及与所述键合表面相对的背面。与所述底面附近的晶粒相比，所述导电垫在所述键合表面处包括更低百分比的具有垂直取向的111晶面的晶粒。

[0105] 在一个方面，公开了一种元件。所述元件可以包括具有非导电键合表面的非导电结构、从所述非导电键合表面至少部分地延伸穿过所述非导电结构的厚度的一部分的腔、以及设置在所述腔中的导电特征。所述腔具有底面和侧壁。所述导电特征具有键合表面、以及与所述键合表面相对的背面。所述导电特征的靠近所述键合表面的部分中的晶粒的平均尺寸小于200纳米(nm)。

[0106] 在一个实施例中，所述导电特征的靠近所述键合表面的所述部分中的晶粒的平均尺寸为至少50nm。

[0107] 在一个方面，公开了一种键合结构。所述键合结构可以包括第一元件，所述第一元件包括具有非导电键合表面的非导电结构、从所述非导电键合表面至少部分地延伸穿过所述非导电结构的厚度的腔、以及设置在所述腔中的导电垫。所述腔具有底面和侧壁。所述导电垫具有键合表面、以及与所述键合表面相对的背面。所述导电垫包括晶粒沿着111晶面取向的晶体结构。所述导电垫的所述键合表面处的平均晶粒尺寸大于所述导电垫的所述背面处的平均晶粒尺寸。所述键合结构可以包括具有第二导电垫的第二元件。所述第一元件的所述导电垫和所述第二元件的所述第二导电垫沿着键合界面在没有介入粘合剂的情况下彼此直接键合。

[0108] 在一个方面，公开了一种用于形成元件的方法。所述方法可以包括提供非导电结构，所述非导电结构具有第一面、以及与所述第一面相对的第二面。所述方法可以包括在所述非导电结构的所述第一面中形成腔。所述方法可以包括在所述腔中并且在所述非导电结构的所述第一面之上提供导电材料。所述方法可以包括通过热退火来增加所述导电材料的

晶粒尺寸。所述方法可以包括在经退火的所述导电材料中形成晶格缺陷。所述方法可以包括形成平面键合表面,所述平面键合表面包括非导电键合表面和导电键合表面。所述导电键合表面包括所述晶格缺陷。

[0109] 在一个实施例中,所述方法还包括:在所述非导电结构与所述导电材料之间提供阻挡层。

[0110] 在一个实施例中,所述方法还包括:在切割框架上对所述元件进行单体化。

[0111] 所述方法还可以包括:在所述元件之上提供保护层,并且进一步从单体化从经单体化的所述元件的所述键合表面和所述切割框架清洁掉所述保护层的颗粒。

[0112] 所述方法还可以包括:将经清洁的单体化的所述元件直接键合到第二衬底的制备的键合表面,以形成键合结构。

[0113] 所述方法还可以包括:在低于200°C的温度下对所述键合结构进行退火,以将经单体化的所述元件电键合到所述第二衬底。

[0114] 在一个实施例中,形成所述晶格缺陷包括:对经退火的所述导电材料的表面进行冷加工。

[0115] 在一个方面,公开了一种键合结构。所述键合结构可以包括第一元件,所述第一元件包括具有非导电键合表面的非导电结构、从所述非导电键合表面至少部分地延伸穿过所述非导电结构的厚度的腔、以及设置在所述腔中的导电垫。所述腔具有底面和侧壁。所述导电垫具有键合表面、以及和与所述键合表面相对的背面。所述导电垫包括大致平行于所述非导电键合表面定向的纵向柱状晶粒结构。所述键合结构可以包括具有第二导电垫的第二元件。所述第一元件的所述导电垫和所述第二元件的所述第二导电垫沿着键合界面在没有介入粘合剂的情况下彼此直接键合。

[0116] 在一个方面,公开了一种键合结构。所述键合结构可以包括第一元件,所述第一元件包括平面的导电结构,所述导电结构嵌入在具有非导电键合表面的非导电材料的表面中。所述导电结构具有大致平行于所述非导电键合表面定向的纵向柱状晶粒结构。所述键合结构可以包括具有平面的键合表面的第二元件。所述第一元件和所述第二元件的键合表面沿着键合界面在没有介入粘合剂的情况下彼此直接键合。

[0117] 在一个方面,公开了一种键合结构。所述键合结构可以包括第一元件,所述第一元件包括第一导电特征和第一非导电区域。所述键合结构可以包括第二元件,所述第二元件包括第二导电特征和第二非导电区域,所述第二导电特征在没有介入粘合剂的情况下直接键合到所述第一导电特征,所述第二非导电区域键合到所述第一非导电区域的。键合的所述第一导电特征和所述第二导电特征包括晶粒。所述晶粒中的每个晶粒具有沿着所述第一元件与所述第二元件之间的键合界面的长度、以及垂直于所述键合界面的厚度。所述晶粒的平均长度是所述晶粒的平均厚度的至少1.5倍。

[0118] 除非上下文另有明确要求,否则在整个说明书和权利要求书中,“包括(comprise)”、“包括(comprising)”、“包括(include)”、“包括(including)”等词应以包容性的含义进行解释,而不是排他性或详尽的含义;也就是说,在“包括但不限于”的意义上。本文中通常使用的“耦合”一词是指两个或更多个元件,它们可以直接连接,也可以通过一个或多个中间元件连接。同样,本文中通常使用的“连接的”一词是指两个或更多个元件,它们可以直接连接,也可以通过一个或多个中间元件连接。此外,在本申请中使用的词语“本

文中”、“上面”、“下面”和具有类似含义的词语应是指本申请的整体,而不是本申请的任何特定部分。此外,如本文中使用的,当第一元件被描述为“在第二元件上”或“在第二元件之上”时,第一元件可以直接在第二元件上或之上,使得第一元件和第二元件直接接触,或者第一元件可以间接在第二元件上或之上,使得一个或多个元件介于第一元件与第二元件之间。在上下文允许的情况下,上述详细说明中使用单数或复数的词语也可以分别包括复数或单数。“或”一词是指两个或更多个项目的列表,该词涵盖了该词的所有以下解释:列表中的任何项目、列表中的所有项目、以及列表中项目的任何组合。

[0119] 此外,除非另有特别说明,或在使用的上下文中以其他方式理解,否则本文中使用的诸如“可能(can)”、“可以(could)”、“可能(might)”“可以(may)”、“例如(e.g.)”、“例如(for example,)”、“诸如(such as)”等条件语言通常旨在传达某些实施例包括而其他实施例不包括某些特征、元素和/或状态。因此,这种条件语言通常并不表示特征、元素和/或状态以任何方式是一个或多个实施例所需要的。

[0120] 虽然已经描述了某些实施例,但这些实施例仅以示例的方式呈现,并不旨在限制本公开的范围。实际上,本文中描述的新颖的装置、方法和系统可以以各种其他形式来体现;此外,在不脱离本公开的精神的情况下,可以对本文中描述的方法和系统的形式进行各种省略、替换和改变。例如,虽然块以给定布置呈现,但是替代实施例可以利用不同的组件和/或电路拓扑来执行类似的功能,并且一些块可以被删除、移动、添加、细分、组合和/或修改。这些块中的每个可以以各种不同的方式来实现。上述各种实施例的元件和动作的任何合适的组合可以被组合以提供另外的实施例。所附权利要求及其等同物旨在涵盖落入本公开的范围和精神内的这样的形式或修改。




图1




图2C




图2D




图2A




图2B





图 2F




图 2G




图 2I




图 2H



