## (12)公開特許公報(A)

(11)特許出願公開番号

## 特開2004-235231 (P2004-235231A) (43) 公開日 平成16年8月19日 (2004.8.19)

(51) Int.C1. <sup>7</sup>	F 1		テーマコード(参考)
HOIL 29/78	HO1L 29/78	652Z	
	HO1L 29/78	653A	

審査請求 有 請求項の数 5 OL (全 11 頁)

(21) 出願番号 (22) 出願日	特願2003-19066 (P2003-19066) 平成15年1月28日 (2003.1.28)	(71) 出願人	000116024 ローム株式会社 京都府京都市右京区西院溝崎町21番地
		(74) 代理人	100087701 弁理士 稲岡 耕作
		(74) 代理人	100101328
			弁理士 川崎 実夫
		(72)発明者	高石 昌
			京都市右京区西院溝崎町21番地 ローム
			株式会社内

(54) 【発明の名称】半導体装置およびその製造方法

(57)【要約】

【課題】オン抵抗の低減を図りつつ、スイッチングロスの低減を図ることが可能な半導体装置を提供する。

【解決手段】シリコン基板1の表面には、N<sup>-</sup>エピタキ シャル層2が形成されており、N<sup>-</sup>エピタキシャル層2 の上には、拡散領域30が形成されている。拡散領域3 0を貫通してN<sup>-</sup>エピタキシャル層2の厚さ方向途中に 至るトレンチ17が形成されている。トレンチ17の内 部には、ゲート電極26および導電層40が配置されて いる。ゲート電極26は、トレンチ17内において導電 層40より浅い部分に設けられている。トレンチ17の 内側壁に沿う領域には、ゲート酸化膜13が形成されて いる。導電層40の周囲は、酸化層15により覆われて いる。拡散領域30は、トレンチ17縁部に形成された N<sup>+</sup> ソース領域25とゲート電極26に対向するチャネ ル領域4とを含んでいる。



【選択図】 図1

【特許請求の範囲】 【請求項1】 半 導 体 基 板 の 表 層 部 に 形 成 さ れ た 第 1 導 電 型 の チ ャ ネ ル 領 域 と 、 このチャネル領域を貫通して形成されたトレンチの縁部に形成された上記第1導電型とは 異なる第2導電型のソース領域と、 上記トレンチの底部と隣接する領域に形成された上記第2導電型のドレイン領域と、 上記トレンチの内側壁に沿って形成されたゲート絶縁膜と、 上記トレンチ内において、上記ゲート絶縁膜を挟んで上記チャネル領域に対向するように 配置されたゲート電極と、 上記トレンチ内において、上記ゲート電極より上記ドレイン領域側に形成された導電層と 10 上記導電層の周囲を覆い、上記導電層と上記ゲート電極および上記ドレイン領域との間を 電気的に絶縁する絶縁層とを含むことを特徴とする半導体装置。 【請求項2】 上記導電層が不純物の導入により導電化されたポリシリコンからなることを特徴とする請 求 項 1 記 載 の 半 導 体 装 置。 【請求項3】 請求項1記載の半導体装置を製造するための方法であって、 半導体基板の表層部に上記第2導電型のエピタキシャル層を形成する工程と、 このエピタキシャル層に上記トレンチを形成する工程と、 20 上記トレンチの底部に第1絶縁層を形成する工程と、 この第1絶縁層を形成する工程の後、上記トレンチ内で上記第1絶縁層の上に上記導電層 を形成する工程と、 この導電層を形成する工程の後、この導電層の露出表面に、上記第1絶縁層とともに上記 絶縁層を構成する第2絶縁層を形成する工程と、 上記トレンチの内側壁に沿って上記ゲート絶縁膜を形成する工程と、 上記トレンチ内に、上記絶縁層により上記導電層から電気的に絶縁された上記ゲート電極 を形成する工程と、 上記エピタキシャル層に、上記ゲート絶縁膜を挟んで上記ゲート電極と対向する上記第1 導電型の上記チャネル領域を形成する工程と、 30 上記エピタキシャル層において上記トレンチの縁部に対応する領域に、上記第2導電型の 上記ソース領域を形成する工程とを含むことを特徴とする半導体装置の製造方法。 【請求項4】 上記第1絶縁層を形成する工程が、上記トレンチの内壁を熱酸化させて犠牲酸化膜を形成 する工程と、この犠牲酸化膜を上記トレンチの底部に存在する部分を残して除去する工程 とを含み、 上記第2絶縁層を形成する工程が、上記導電層の露出面を酸化させる工程を含むことを特 徴とする請求項3記載の半導体装置の製造方法。 【請求項5】 上記 ゲート 電 極 を 形 成 す る 工 程 が 、 不 純 物 の 導 入 に よ り 導 電 化 さ れ た ポ リ シ リ コ ン 膜 を 形 40 成する工程を含むことを特徴とする請求項3または4記載の半導体装置の製造方法。 【発明の詳細な説明】  $\begin{bmatrix} 0 & 0 & 0 & 1 \end{bmatrix}$ 【発明の属する技術分野】 この発明は、トレンチ構造を有する半導体装置およびその製造方法に関し、特に、トレン チ構造を有する高周波スイッチング用のMOS FETおよびその製造方法に関する。 [0002]【従来の技術】 図6は、従来のトレンチ構造を有するMOS FETが形成された半導体装置の構造を示

す図解的な断面図である。

10

20

30

40

シリコン基板51の表面には、N<sup>・</sup>エピタキシャル層52が形成されており、N<sup>・</sup>エピタ キシャル層52の上には、拡散領域65が形成されている。拡散領域65を貫通してN^ エピタキシャル層52の厚さ方向途中に至る複数のトレンチ54が、一定間隔ごとに形成 されている。トレンチ54の内部には、不純物の導入により導電化されたポリシリコンか らなるゲート電極55が配置されている。 [0003]トレンチ54の内壁に沿って、ゲート酸化膜56が設けられている。すなわち、ゲート電 極 5 6 と N <sup>-</sup> エピタキシャル層 5 2 および拡散領域 6 5 とは、ゲート酸化膜 5 6 を挟んで 対向している。トレンチ54の内側壁はほぼ平坦な面になっており、トレンチ54の底は シリコン基板51側に突出した湾曲面をなしている。トレンチ54のこのような形状を反 映して、ゲート酸化膜56と拡散領域65およびN^エピタキシャル層52との界面は、 平坦面 5 6 f および湾曲面 5 6 c を有している。平坦面 5 6 f は、拡散領域 6 5 において 、特定の面方位を有する面であってその面に沿って電流が流れるとき抵抗値が低くなるよ うな面に沿うようにされている。 [0004]拡散領域 6 5 の表層部でトレンチ 5 4 の周辺(縁部)には、 N <sup>+</sup> ソース領域 5 7 が形成さ れている。拡散領域65の残部は導電型がP型のチャネル領域53となっている。 トレンチ54の上方を覆うように酸化シリコンからなる絶縁膜59が形成されている。絶 縁 膜 5 9 は、 平 面 視 に お い て ト レ ン チ 5 4 の 縁 部 ( N <sup>÷</sup> ソ ー ス 領 域 5 7 の 上 ) に も 存 在 す る。隣接する2つの絶縁膜59の間は、コンタクトホール60となっている。拡散領域6 5および絶縁膜59の上には、アルミニウムなどの金属からなる電極膜61が設けられて いる。電極膜61は、コンタクトホール60内を埋めるように形成されている。 [0005]以上の半導体装置の動作時(オン状態のとき)には、 N <sup>+</sup> ソース領域 5 7 と N <sup>-</sup> エピタキ シャル層52との間に、電流(ドレイン電流)が流れる。ドレイン電流は、チャネル領域 53 中のゲート酸化膜56近傍を、ゲート酸化膜56に沿って流れる。 このような半導体装置は、たとえば、下記特許文献1に開示されている。  $\begin{bmatrix} 0 & 0 & 0 & 6 \end{bmatrix}$ 【特許文献1】 特開平8-167711号公報 [0007]【発明が解決しようとする課題】 ところが、以上のような構造を有する半導体装置は、高周波のスイッチング用途(たとえ ば、DC-DCコンバータ)に好適に用いることができなかった。このような用途に用い る半導体装置は、低いオン抵抗および低いスイッチングロスが要求されるが、上記の構造 を有する半導体装置では、オン抵抗の低減とスイッチングロスの低減とを両立できなかっ た。これは、以下のような理由による。  $\begin{bmatrix} 0 & 0 & 0 & 8 \end{bmatrix}$ ドレイン電流は、ゲート酸化膜56近傍をゲート酸化膜56に沿って流れるので、チャネ ル領域 5 3 と湾曲面 5 6 c とが接していると、ドレイン電流は湾曲面 5 6 c 近傍では、湾 曲面56cに沿って流れる。このため、ドレイン電流の経路は、抵抗値が低くなる面方位 を有する面から外れた経路を含むことになるので、オン抵抗は高くなる。したがって、オ ン抵抗を低くするためには、図6に示すように、チャネル領域53はゲート酸化膜56に 対して平坦面56fにのみ接するようにしなければならない。すなわち、湾曲面56cは 全面に渡ってN^エピタキシャル層52と接するようにされる。  $\begin{bmatrix} 0 & 0 & 0 & 9 \end{bmatrix}$ ところが、これにより、ゲート電極55とN^エピタキシャル層52との対向部の面積は 大きくなり、N^エピタキシャル層52とゲート電極55との間の容量、すなわち、ドレ イン-ゲート間の容量C<sub>DG</sub>が大きくなり、スイッチングロスが大きくなる。

たとえば、上記の構造を有する半導体装置は、300kHzの周波数で動作させて使用す 50

(3)

50

ることは可能であるが、1MHzの周波数で満足な動作をさせるのは困難であった。 トレンチ54の底を平坦面にし、N^エピタキシャル層52に対してトレンチ54を浅く 形成することにより、ゲート電極55とN<sup>-</sup>エピタキシャル層52とが対向する部分の面 積を小さくし、ドレイン-ゲート間の容量C╻cを小さくすることができる。しかし、ト レンチ54をこのような形状に形成することは困難であり、できたとしてもトレンチ54 の底と内側壁との間に角部が形成され、この角部に電界が集中して良好な特性を有するこ とができない。 [0011]そこで、この発明の目的は、オン抵抗の低減を図りつつ、スイッチングロスの低減を図る 10 ことが可能な半導体装置を提供することである。 この発明の他の目的は、オン抵抗の低減を図りつつ、スイッチングロスの低減を図ること が可能な半導体装置の製造方法を提供することである。 [0012]【課題を解決するための手段および発明の効果】 上記の課題を解決するための請求項1記載の発明は、半導体基板(1)の表層部に形成さ れた第1導電型のチャネル領域(4)と、このチャネル領域を貫通して形成されたトレン チ(17)の縁部に形成された上記第1導電型とは異なる第2導電型のソース領域(25 )と、上記トレンチの底部と隣接する領域に形成された上記第2導電型のドレイン領域( 2)と、上記トレンチの内側壁に沿って形成されたゲート絶縁膜(13)と、上記トレン 20 チ内において、上記ゲート絶縁膜を挟んで上記チャネル領域に対向するように配置された ゲート電極(26,36)と、上記トレンチ内において、上記ゲート電極より上記ドレイ ン領域側に形成された導電層(37,40,40a,40b)と、上記導電層の周囲を覆 い、上記導電層と上記ゲート電極および上記ドレイン領域との間を電気的に絶縁する絶縁 層(15)とを含むことを特徴とする半導体装置(20,21,22)である。 [0013]なお、括弧内の数字は、後述の実施形態における対応構成要素等を表す。以下、この項に おいて同じ。 この発明によれば、ゲート電極が一定の大きさ以上の電位にされることにより、チャネル 領域を介して、ソース領域とドレイン領域との間に電流(ドレイン電流)を流すことがで 30 きる。すなわち、この半導体装置はMOS FET(Metal-Oxide-Semi conductor Field Effect Transistor)として機能す る。 [0014]ゲート電極とドレイン領域との間には、絶縁膜、導電層(導電化された半導体層を含む。 以下同じ。)、および絶縁膜が順に配列されている。したがって、ゲート電極からドレイ ン領域に至る部分は、複数のコンデンサが直列に接続されたものと等価である。たとえば 、導電層が1つの場合は、ゲート電極とドレイン領域との間に2つのコンデンサが直列に 接続されたものとみなすことができる。直列に接続された複数のコンデンサの合成容量は 、各コンデンサの容量より小さいので、ゲート電極とドレイン領域との間の容量は低減さ 40 れている。 [0015]また、 導 電 層 は 複 数 個 あ っ て も よ く 、 絶 縁 層 は 、 こ れ ら の 複 数 の 導 電 層 の 間 に も 形 成 さ れ ているものとすることができる。この場合、ゲート電極からドレイン領域に至る部分は、 3つ以上のコンデンサが直列に接続されたものと等価であり、ゲート電極とドレイン領域 との間の容量は、さらに低くなる。 トレンチの内側壁はほぼ平坦面とすることができ、この平坦面は、チャネル領域における

トレノチの内側壁はほは平垣面とすることができ、この平垣面は、チャネル領域における 特定の面方位を有する面であってその面に沿って電流が流れるとき抵抗値が低くなるよう な面に沿うものとすることができる。トレンチの底が湾曲面をなしている場合、この湾曲 面の全領域がドレイン領域に対向するようにし、チャネル領域にはトレンチの平坦な面の

(4)

みが対向するようにすることができる。

[0016]

これにより、ドレイン電流は、抵抗値の低くなる面方位を有する面のみに沿って流れることができるので、オン抵抗を低くすることができる。また、この湾曲面に沿って広い領域に渡ってゲート電極とドレイン領域とが対向している場合でも、これらの間の容量は小さいので、この半導体装置のスイッチングロスを小さくできる。

(5)

半導体基板の表面にはエピタキシャル層が形成されていてもよく、この場合、チャネル領 域、ソース領域、およびドレイン領域はエピタキシャル層に形成されていてもよい。 【 0 0 1 7 】

この半導体装置の半導体部分がシリコンからなる場合、絶縁層のうち導電層とドレイン領 10 域との間に存在する部分やゲート絶縁膜は、たとえば、このトレンチの内壁を酸化させて なる酸化シリコンからなるものとすることができる。

導電層は、請求項 2 記載のように、不純物の導入により導電化されたポリシリコンからな るものであってもよい。

不純物の導入により導電化されたポリシリコンの形成は、半導体装置の製造工程において 普通に行われる。したがって、このようなポリシリコンからなる導電層を形成する際、特 別な装置を用いる必要がない。導電化されたポリシリコンは、たとえば、CVD(Che mical Vapor Deposition)法によりポリシリコン膜を形成した後 、このポリシリコン膜に不純物をイオン注入して得ることができる。

20

この場合、絶縁膜のうち導電層とゲート電極との間に存在する部分は、導電層の一部を酸 化させてなる酸化シリコンからなるものであってもよい。

請求項3記載の発明は、請求項1記載の半導体装置(20,21,22)を製造するため の方法であって、半導体基板(1)の表層部に上記第2導電型のエピタキシャル層(2) を形成する工程と、このエピタキシャル層に上記トレンチ(17)を形成する工程と、上 記トレンチの底部に第1絶縁層(11)を形成する工程と、この第1絶縁層を形成する工 程の後、上記トレンチ内で上記第1絶縁層の上に上記導電層(37,40,40a,40 b)を形成する工程と、この導電層を形成する工程の後、この導電層の露出表面に、上記 第1絶縁層とともに上記絶縁層を構成する第2絶縁層(14)を形成する工程と、上記ト レンチの内側壁に沿って上記ゲート絶縁膜(13)を形成する工程と、上記トレンチ内に 、上記絶縁層により上記導電層から電気的に絶縁された上記ゲート電極(26,36)を 形成する工程と、上記エピタキシャル層に、上記ゲート絶縁膜を挟んで上記ゲート電極と 対向する上記第1導電型の上記チャネル領域(4)を形成する工程と、上記エピタキシャ ル層において上記トレンチの縁部に対応する領域に、上記第2導電型の上記ソース領域(

【0019】

[0018]

この発明に係る半導体装置の製造方法により、請求項1記載の半導体装置を製造でき、請 求項1記載の半導体装置と同様の効果を奏することができる。

ドレイン領域は、たとえば、チャネル領域およびソース領域を形成した後のエピタキシャ ル層の残部とすることができる。

チャネル領域を形成する工程およびソース領域を形成する工程は、トレンチを形成する工程の前に実施されてもよく、トレンチを形成する工程の後に実施されてもよい。 【0020】

請求項4記載の発明は、上記第1絶縁層を形成する工程が、上記トレンチの内壁を熱酸化 させて犠牲酸化膜(11)を形成する工程と、この犠牲酸化膜を上記トレンチの底部に存 在する部分を残して除去する工程とを含み、上記第2絶縁層を形成する工程が、上記導電 層の露出面を酸化させる工程を含むことを特徴とする請求項3記載の半導体装置の製造方 法である。

この発明によれば、犠牲酸化膜の形成および除去により、犠牲酸化膜が除去された後のトレンチの内壁を平坦にすることができる。これにより、ドレイン電流がチャネル領域中を

40

50

抵抗値が低くなる面方位を有する特定の面に沿って流れるようにすることができ、オン抵 抗の低減を図ることができる。

【0021】

犠牲酸化膜の除去は、ゲート絶縁膜が形成される部分、すなわち、ゲート電極とチャネル 領域との対向部についてのみ行えばよく、それ以外の部分の犠牲酸化膜を残して絶縁層の 一部とすることができる。これにより、工程を大幅に増やすことなく絶縁層を形成できる。 総縁層の他の部分は、導電層の露出表面を酸化させることにより形成できる。ゲート絶 縁膜を熱酸化により形成する場合は、同時に、導電層の露出表面を酸化させることができる。

【 0 0 2 2 】

10

請求項5記載の発明は、上記ゲート電極を形成する工程が、不純物の導入により導電化されたポリシリコン膜を形成する工程を含むことを特徴とする請求項3または4記載の半導体装置の製造方法である。

この発明に係る半導体装置の製造方法により、請求項2記載の半導体装置を製造でき、請 求項2記載の半導体装置と同様の効果を奏することができる。

【0023】

【発明の実施の形態】

以下では、添付図面を参照して、本発明の実施の形態について詳細に説明する。 図1は、本発明の一実施形態に係る半導体装置20の構造を示す図解的な断面図である。 半導体装置20は、高周波スイッチング用のMOS FETである。シリコン基板1の表 20 面には、N エピタキシャル層2が形成されており、N エピタキシャル層2の上には、 拡散領域30が形成されている。拡散領域30を貫通してN エピタキシャル層2の厚さ 方向途中に至る複数のトレンチ17が、一定間隔ごとに形成されている。各トレンチ17 は、図1の紙面に垂直な方向に互いにほぼ平行に延びている。トレンチ17の内側壁はほ ぼ平坦な面をなしており、トレンチ17の底はシリコン基板1側に突出した湾曲面をなし ている。

[0024]

トレンチ17の内部には、不純物の導入により導電化されたポリシリコンからなるゲート 電極26および導電層40が配置されている。導電層40は、トレンチ17の深部(N エピタキシャル層2側)で、N エピタキシャル層2および拡散領域30に対向する領域 に配置されている。ゲート電極26は、トレンチ17内において導電層40より浅い部分 に、導電層40と離隔されて配置されている。また、ゲート電極26は、トレンチ17の 深部において拡散領域30と導電層40との間に入り込んでいる。

[0025]

トレンチ17の内側壁に沿う領域には、ゲート酸化膜13が形成されている。ゲート電極26と拡散領域30とは、ゲート酸化膜13を挟んで対向している。導電層40の周囲は、酸化層15により覆われている。したがって、酸化層15は、導電層40とゲート電極26とN エピタキシャル層2との間に存在している。これにより、導電層40とゲート電極26およびN エピタキシャル層2とは電気的に絶縁されている。ゲート電極26とN エピタキシャル層2との間は、ゲート酸化膜13および酸化層15により電気的に絶縁されている。ゲート酸化膜13と酸化層15とは、一体の酸化膜18をなしている。

[0026]

ゲート酸化膜13と拡散領域30との界面は、トレンチの形状を反映してほぼ平坦な平坦 面13fとなっている。平坦面13fは、チャネル領域4における特定の面方位を有する 面であって、その面に沿って電流が流れるとき抵抗値が低くなるような面にほぼ沿ってい る。特定の面方位とは、たとえば、(1,0,0)である。また、酸化層15とN<sup>-</sup>エピ タキシャル層2との界面は、トレンチ17の形状を反映してシリコン基板1側に突出した 湾曲面15cを有している。拡散領域30は、酸化膜18に対して平坦面13fでのみ接 しており、湾曲面15cとは接していない。

40

【0027】

拡散領域 3 0 の表層部には、 N<sup>+</sup> ソース領域 2 5 が形成されており、 拡散領域 3 0 の残部 は P 型のチャネル領域 4 となっている。 N<sup>+</sup> ソース領域 2 5 はトレンチ 1 7 の周辺(縁部 )に形成されている。

ゲート電極26の上には、酸化シリコンからなる絶縁膜28が形成されている。絶縁膜2 8は、平面視においてトレンチ17の縁部(N<sup>+</sup> ソース領域25の上)にまで及んでいる。隣接する2つの絶縁膜28の間は、コンタクトホール31となっている。拡散領域30 および絶縁膜28の上には、アルミニウムなどの金属からなる電極膜27が設けられてい る。電極膜27は、コンタクトホール31内を埋めるように形成されており、コンタクト ホール31内に露出した拡散領域30と接している。

【0028】

以上の半導体装置20において、N<sup>\*</sup> ソース領域25とN エピタキシャル層2との間に 適当な電圧を印加し、ゲート電極26を一定の大きさ以上の電位とすることにより、N<sup>\*</sup> ソース領域25とN エピタキシャル層2との間にドレイン電流が流れる。すなわち、N エピタキシャル層2は、ドレイン領域として機能する。

ドレイン電流は、チャネル領域4中をゲート酸化膜13に沿って流れる。この際、ドレイン電流はゲート酸化膜13の平坦面13fに沿って流れ、湾曲面15cに沿って流れることはない。したがって、ドレイン電流はチャネル領域4中を抵抗値が低い特定の面方位を 有する面に沿って流れることができるので、オン抵抗は低い。このような半導体装置20 のオン抵抗は、たとえば、5m ないし7m またはそれ以下とすることができる。 【0029】

また、ゲート電極26とN エピタキシャル層2との間には、酸化層15、導電層40、 および酸化層15が順に配列されている。したがって、ゲート電極26からN エピタキ シャル層2に至る部分は、2つのコンデンサが直列に接続されたものと等価である。直列 に接続された2つのコンデンサの合成容量は、各コンデンサの容量より小さい。このため 、ゲート電極26とN エピタキシャル層2とが湾曲面15cを介して広い面積で対向し ているにもかかわらず、ゲート電極26とN エピタキシャル層2との間の容量、すなわ ち、ドレイン - ゲート間の容量CDG は低減されている。したがって、このような半導体 装置20のスイッチングロスは小さい。

【 0 0 3 0 】

このような半導体装置20(MOS FET)を用いて、CPU(Central Pr ocessing Unit)を1MHzで駆動する場合、たとえば、CPUを1.3V で駆動するときの電源効率を85%程度とすることができ、CPUを3.3Vまたは5V で駆動するときの電源効率を90%程度とすることができる。

図 2 および図 3 は、図 1 に示す半導体装置 2 0 の製造方法を説明するための図解的な断面 図である。

先ず、シリコン基板1の表面に、N^エピタキシャル層2が形成される。続いて、反応性 イオンエッチング(RIE)により、所定の深さを有するトレンチ17が形成される。ト レンチ17の底は、シリコン基板1側に突出した湾曲面となる。この状態が、図2(a) に示されている。

次に、以上の工程を経た半導体基板1の露出表面、すなわち、トレンチ17の内壁および N・エピタキシャル層2の表面が熱酸化されて、犠牲酸化膜11が形成される。犠牲酸化 膜11の厚さは、たとえば、1500 ないし3000 程度(たとえば、2000 程 度)とされる。この状態が、図2(b)に示されている。

【 0 0 3 2 】

その後、CVD(Chemical Vapor Deposition)法により、以 上の工程を経たシリコン基板1の上に、トレンチ17の内部を埋めるように、ポリシリコ ン膜12が形成される(図2(c)参照)。続いて、ポリシリコン膜12に不純物が導入 されて、ポリシリコン膜12は導電化される。さらに、ポリシリコン膜12は、トレンチ

10

30

20

17底部(シリコン基板1側の部分)に存在する部分を残してエッチバックされる(図2 (d)参照)。 [0033]続いて、 犠牲酸化 膜11がエッチバックされる。この際、 ポリシリコン 膜12の側 壁の一 部 が 露 出 さ れ 、 N <sup>-</sup> エ ピ タ キ シ ャ ル 層 2 と ポ リ シ リ コ ン 膜 1 2 と の 間 の 犠 牲 酸 化 膜 1 1 ( トレンチ17の底部側の部分)は残るようにされる。 犠牲酸化膜11が除去された部分のトレンチ17の幅は、わずかに広くなる。また、犠牲 酸化 膜 1 1 が除去された後のトレンチ 1 7 の内側壁はほぼ平坦な面になる。この状態が図 3 (e) に示されている。 次に、以上の工程を経たシリコン基板1の露出表面が熱酸化される。これにより、トレン チ 1 7 の 内 側 壁 に ゲ ー ト 酸 化 膜 1 3 が 形 成 さ れ 、 ポ リ シ リ コ ン 膜 1 2 の 露 出 表 面 に 酸 化 膜 14が形成される。ゲート酸化膜13の厚さは、たとえば、200 ないし600 とさ れる。ポリシリコン 膜 1 2 の残部は、 導電 層 4 0 となる。 犠牲 酸化 膜 1 1 の残部と酸化 膜 14とは、導電層40の周囲を覆う酸化層15となり、酸化層15とゲート酸化膜13と は、一体の酸化膜18となる。 [0035]ゲート酸化膜13と拡散領域30との界面は、トレンチ17の形状を反映して、ほぼ平坦 な平坦面13 f となる。酸化層15 とN 「エピタキシャル層2 との界面は、トレンチ17 の形状を反映して、湾曲面15cを有するようになる。この状態が図3(f)に示されて いる。 その後、CVD法により、トレンチ17の内部を埋めるようにポリシリコン膜が形成され 、このポリシリコン膜に不純物が導入されて導電化される。そして、このポリシリコン膜 のうちトレンチ17外の部分が除去される。ポリシリコン膜の残部は、ゲート電極26と なる。 [0036] 次に、所定のパターンの開口を有するマスクにより、N^エピタキシャル層2にイオン注 入されて、 P 型のチャネル領域 4 が形成される。さらに、別のパターンの開口を有するマ スクにより、チャネル領域 4 にイオン注入されて N <sup>+</sup> ソース領域 2 5 が形成される。チャ ネル領域4およびN<sup>+</sup>ソース領域25は、拡散領域30をなす。 拡散領域30の形成に際して、イオンの注入深さが制御されて、拡散領域30が、酸化膜 18に対して、平坦面13fでのみ接し、湾曲面15cとは接しないようにされる。また 、 ゲート酸化膜13を挟んで、 拡散領域30が全領域に渡ってゲート電極26と対向する ようにされる。 [0037]そして、以上の工程を経たシリコン基板1の上に全面に、CVD法により、酸化シリコン からなる絶縁膜28が形成される(図3(g)参照)。そして、所定のパターンの開口を 有するマスクを用いて、絶縁膜28にコンタクトホール31が形成される。 さらに、以上の工程を経たシリコン基板1の上に全面にアルミニウムなどからなる電極膜 27が形成されて、図1に示す半導体装置20が得られる。 [0038] 以上の半導体装置20の製造方法において、犠牲酸化膜11が形成された後、この犠牲酸 化膜11はすべて除去されるのではなく、ポリシリコン膜12とN^エピタキシャル層2 との間に存在するものが残るようにされる。したがって、工程を大幅に増やすことなく酸 化 層 1 5 を 形 成 で き る。 さらに、犠牲酸化膜11を厚めに形成することにより、導電層40とN^エピタキシャル 層2との間に存在する酸化層15の厚さを厚くすることができる。このことによっても、 ゲート電極26とN^エピタキシャル層2との間の容量の低減を図ることができ、スイッ チングロスを低減できる。 [0039]

50

10

20

30

図 4 は、本発明の他の実施形態に係る半導体装置 2 1 の構造を示す図解的な断面図である。図 1 に示す半導体装置 2 0 の構成要素等に対応する構成要素等には、同じ参照符号を付して説明を省略する。

この半導体装置21は、図1に示す半導体装置20のゲート電極26および導電層40の それぞれ対応して、ゲート電極36および導電層37が設けられている。半導体装置20 では、ゲート電極26の一部が、N エピタキシャル層2と導電層40との間に入り込ん でいたが、この半導体装置21においては、ゲート電極36はN エピタキシャル層2と 導電層37との間に入り込んでいない。ゲート電極36と導電層37との間は、ほぼ平坦 な酸化層15により区画されている。

[0040]

このような半導体装置21は、半導体装置20の製造方法における犠牲酸化膜11を除去 する工程(図3(f)参照)で、N<sup>-</sup>エピタキシャル層2とポリシリコン膜12との間の 犠牲酸化膜11が除去されないようにすることにより得ることができる。すなわち、ポリ シリコン膜12のエッチバック面(シリコン基板1側とは反対側の面)と犠牲酸化膜11 のエッチバック面とがほぼ面一になったときに、犠牲酸化膜11のエッチバックを終了す ればよい。

 $\begin{bmatrix} 0 & 0 & 4 & 1 \end{bmatrix}$ 

図 5 は、本発明のさらに他の実施形態に係る半導体装置 2 2 の構造を示す図解的な断面図 である。図 1 に示す半導体装置 2 0 の構成要素等に対応する構成要素等には、同じ参照符 号を付して説明を省略する。

図1 に示す半導体装置20 では、導電層40 が1つのみ形成されていたが、この半導体装置22 においては、2つの導電層40 a,40 b が形成されている。導電層40 a,40 b は、トレンチ17の深さ方向に沿って配列されており、酸化層15 は、導電層40 a と酸化層40 b との間にも存在している。

【0042】

したがって、ゲート電極26とN エピタキシャル層2との間には、酸化層15、導電層40a、酸化層15、導電層40b、および酸化層15が順に配列されている。これにより、ゲート電極26からN エピタキシャル層2に至る部分は、3つのコンデンサが直列に接続されたものと等価になっており、ゲート電極26とN エピタキシャル層2との間の容量のさらなる低減が図られている。したがって、半導体装置22は、半導体装置20,21に比してさらなるスイッチングロスの低減が図られている。

【0043】

導電層40,40a,40bの代わりに、3つ以上の導電層が設けられていてもよい。 このような半導体装置22は、以下のようにして得ることができる。熱酸化によるゲート 酸化膜13の形成(図3(f)参照)までが、半導体装置20の製造方法と同様にして実 施される。続いて、トレンチ17内にポリシリコン膜12と同様のポリシリコン膜が形成 され、このポリシリコン膜に不純物が導入されて導電化された後、このポリシリコン膜が エッチバックされる。ポリシリコン膜の残部は、導電層40bとなる。

[0044]

次に、 導電層 4 0 b の露出面が熱酸化された後、ポリシリコン膜 1 2 と同様のポリシリコ 40 ン膜が形成され、このポリシリコン膜に不純物が導入されて導電化された後、さらに、こ のポリシリコン膜のうちトレンチ 1 7 の外部のものがエッチバックされる。ポリシリコン 膜の残部は、ゲート電極 2 6 となる。

ゲート電極26や導電層40,40a,41bは、タングステン(W)等の金属からなる ものであってもよい。

[0045]

以上の実施形態では、チャネル領域4 やN<sup>+</sup> ソース領域25は、トレンチ17を形成する 前に形成されているが、トレンチ17を形成した後に形成することとしてもよい。 以上の実施形態に係る半導体装置は、いずれもNチャネルトランジスタの例であるが、半 導体装置はPチャネルトランジスタであってもよい。 20

10

その他、特許請求の範囲に記載された事項の範囲で種々の変更を施すことが可能である。 【図面の簡単な説明】 【図1】本発明の一実施形態に係る半導体装置の構造を示す図解的な断面図である。 【図2】図1に示す半導体装置の製造方法を説明するための図解的な断面図である。 【図3】図1に示す半導体装置の製造方法を説明するための図解的な断面図である。 【図4】本発明の他の実施形態に係る半導体装置の構造を示す図解的な断面図である。 【図5】本発明のさらに他の実施形態に係る半導体装置の構造を示す図解的な断面図であ る。 【図6】従来のトレンチ構造を有するMOS FETが形成された半導体装置の構造を示 す図解的な断面図である。 【符号の説明】 シリコン基板 1 N<sup>-</sup>エピタキシャル層 2 4 チャネル領域 1 1 犠牲酸化膜 1 4 酸化膜 ゲート酸化膜 1 3 15 酸化層 17 トレンチ 20,21,22 半導体装置 N <sup>+</sup> ソース領域 25 26.36 ゲート電極

37,40,40a,40b 導電層

【図1】



【図2】



















【図6】

