

(19) 中华人民共和国国家知识产权局



(12) 发明专利申请

(10) 申请公布号 CN 105187899 A

(43) 申请公布日 2015. 12. 23

(21) 申请号 201510435547. 9

(22) 申请日 2015. 07. 22

(71) 申请人 深圳市特博赛科技有限公司

地址 518000 广东省深圳市南山区科技园北
区朗山路口紫光信息港 B 座 202

(72) 发明人 邓远峰

(74) 专利代理机构 广州华进联合专利商标代理
有限公司 44224

代理人 吴平

(51) Int. Cl.

H04N 21/436(2011. 01)

H04N 21/418(2011. 01)


权利要求书1页 说明书4页 附图3页

(54) 发明名称

数据传输系统

(57) 摘要

本发明涉及一种数据传输系统，包括 I2C 主机及与 I2C 主机连接的 I2C 总线，所述 I2C 总线上设置有若干 I2C 从机，所述 I2C 从机分别连接对应的 PCMCIA 主机，所述 PCMCIA 主机通过 PCMCIA 控制接口连接对应的 PCMCIA 从机。本发明采用 I2C 总线控制多个 PCMCIA 控制接口，可同时实现多路 DVB CI，节约成本，更有利于系统的集成。



1. 一种数据传输系统,包括 I2C 主机及与 I2C 主机连接的 I2C 总线,其特征在于,所述 I2C 总线上设置有若干 I2C 从机,所述 I2C 从机分别连接对应的 PCMCIA 主机,所述 PCMCIA 主机通过 PCMCIA 控制接口连接对应的 PCMCIA 从机。

2. 根据权利要求 1 所述的数据传输系统,其特征在于,所述 I2C 从机包括存储逻辑器件。

3. 根据权利要求 2 所述的数据传输系统,其特征在于,所述存储逻辑器件包括 CPLD、FPGA、ASIC。

4. 根据权利要求 1 所述的数据传输系统,其特征在于,所述 I2C 从机映射有与 I2C 总线连接的虚拟存储器,所述虚拟存储器包括三个存储区块,所述三个存储区块分别对应连接 PCMCIA 控制接口中的公共内存、属性内存和 I/O 接口,且所述三个存储区块分别与对应 PCMCIA 控制接口中的公共内存、属性内存和 I/O 接口具有相同的寻址空间。

5. 根据权利要求 4 所述的数据传输系统,其特征在于,所述 I2C 从机还映射有存储器,用于反映所述 PCMCIA 从机的状态和所述三个存储区块的切换,所述 PCMCIA 从机的状态至少包括设备插入,设备拔出及通讯错误。

6. 根据权利要求 4 或 5 所述的数据传输系统,其特征在于,所述 PCMCIA 控制接口中的公共内存、属性内存和 I/O 接口的寻址空间分别与所述 I2C 总线的子地址寻址空间对应,所述 I2C 主机通过 I2C 总线向虚拟存储器读写数据时,通过所述虚拟存储器中的三个存储区块同步向所述 PCMCIA 控制接口中的公共内存、属性内存和 I/O 接口读写数据。

7. 根据权利要求 6 所述的数据传输系统,其特征在于,所述 I2C 主机通过 I2C 总线向虚拟存储器读写数据时,若 I2C 主机发出的是 I2C 读取信号,I2C 主机根据唯一的 I2C 从机的地址确定对应的 I2C 从机,所述 I2C 从机在接收到 I2C 读取信号时根据所述 I2C 读取信号中的读取地址确认要读取的对应所述虚拟存储器中的存储区块,所述确认的存储区块在接收到 I2C 读取信号时,将所述 I2C 读取信号中的读取地址转换为对应的 PCMCIA 控制接口中的公共内存读取地址、属性内存读取地址或 I/O 接口读取地址,所述对应的 PCMCIA 控制接口中的公共内存、属性内存或 I/O 接口在接收到 I2C 读取信号时,根据转换后的读取地址读取数据并锁存在 PCMCIA 总线上,I2C 从机直接从 PCMCIA 总线上读取数据。

8. 根据权利要求 7 所述的数据传输系统,其特征在于,所述 I2C 主机通过 I2C 总线向虚拟存储器读写数据时,若 I2C 主机发出的是 I2C 写入信号,I2C 主机根据唯一的 I2C 从机的地址确定对应的 I2C 从机,所述 I2C 从机在接收到 I2C 写入信号时根据所述 I2C 写入信号中的写入地址确认要写入的对应所述虚拟存储器中的存储区块,所述确认的存储区块在接收到 I2C 写入信号时,将所述 I2C 写入信号中的写入地址转换为对应的 PCMCIA 控制接口中的公共内存写入地址、属性内存写入地址或 I/O 接口写入地址,所述对应的 PCMCIA 控制接口中的公共内存、属性内存或 I/O 接口在接收到 I2C 写入信号时,根据转换后的写入地址将数据写入对应的 PCMCIA 控制接口中的公共内存、属性内存或 I/O 接口。

数据传输系统

技术领域

[0001] 本发明涉及视频数据处理领域,特别是涉及一种数据传输系统。

背景技术

[0002] 在 DVB(Digital video broadcast,数字视频广播)系统中,为了实现机顶盒和智能卡的分离,DVB 系统一般包括两个部分:主机部分(可以是数字电视机或机顶盒)和条件接收模块(一般称为视密卡(Conditional Access Module,CAM))。这两个部分通过设置在主机上的DVB CI(Digital video broadcast Common Interface,数字视频广播公用接口)连接并通信。其中条件接收模块用于插接智能卡。

[0003] 如图 1 所示,在实现视频接收及播放时,射频输入信号经调谐器、解调器处理后获得视频内容的数字信号,然后以加扰的方式输出至条件接收模块。

[0004] 条件接收模块通过读写命令接口从智能卡获得密匙,将密匙送给解扰器进行解扰。解扰后的数据从条件接收模块输出至主机。主机将解扰后的数据进行解码,输出图像数据,实现图像的显示。

[0005] 然而在实现条件接收模块时,为了符合 PCMCIA(Personal Computer Memory Card International Association,个人计算机内存卡国际组织)规范,能够实现和 CAM 进行数据交互,机顶盒在实现系统功能时,需要采用专用芯片。

[0006] 专用芯片的通用性和数据处理能力太过局限,而若采用通用型 CPU 进行处理,由于通用型 CPU 总线与 PCMCIA 规范并不兼容,则需要额外的芯片来解决 CPU 与 CAM 之间的通信问题。这就需要解决芯片与系统之间的通讯问题,不利于整个系统的集成化与模块化。

[0007] 此外,随着 IPTV(Internet Protocol Television,网路协议电视)的迅速发展,基于传统的机顶盒专用芯片已经不能满足多个用户同时观看相应节目的应用。如果要实现多路 DVB CI,需要多个机顶盒,还需要解决多个机顶盒与系统之间的通讯问题,不利于系统的集成。

发明内容

[0008] 基于此,有必要针对提供一种数据传输系统,简易化地实现多路 DVB CI。

[0009] 一种数据传输系统,包括 I2C 主机及与 I2C 主机连接的 I2C 总线,所述 I2C 总线上设置有若干 I2C 从机,所述 I2C 从机分别连接对应的 PCMCIA 主机,所述 PCMCIA 主机通过 PCMCIA 控制接口连接对应的 PCMCIA 从机。

[0010] 在其中一个实施例中,所述 I2C 从机包括存储逻辑器件。

[0011] 在其中一个实施例中,所述存储逻辑器件包括 CPLD、FPGA、ASIC。

[0012] 在其中一个实施例中,所述 I2C 从机映射有与 I2C 总线连接虚拟存储器,所述虚拟存储器包括三个存储区块,所述三个存储区块分别对应连接 PCMCIA 控制接口中的公共内存、属性内存和 I/O 接口,且所述三个存储区块分别与对应 PCMCIA 控制接口中的公共内存、属性内存和 I/O 接口具有相同的寻址空间。

[0013] 在其中一个实施例中，所述 I2C 从机还映射有存储器，用于反映所述 PCMCIA 从机的状态和所述三个存储区块的切换，所述 PCMCIA 从机的状态至少包括设备插入，设备拔出及通讯错误。

[0014] 在其中一个实施例中，所述 PCMCIA 控制接口中的公共内存、属性内存和 I/O 接口的寻址空间分别与所述 I2C 总线的子地址寻址空间对应，所述 I2C 主机通过 I2C 总线向虚拟存储器读写数据时，通过所述虚拟存储器中的三个存储区块同步向所述 PCMCIA 控制接口中的公共内存、属性内存和 I/O 接口读写数据。

[0015] 在其中一个实施例中，所述 I2C 主机通过 I2C 总线向虚拟存储器读写数据时，若 I2C 主机发出的是 I2C 读取信号，I2C 主机根据唯一的 I2C 从机的地址确定对应的 I2C 从机，所述 I2C 从机在接收到 I2C 读取信号时根据所述 I2C 读取信号中的读取地址确认要读取的对应所述虚拟存储器中的存储区块，所述确认的存储区块在接收到 I2C 读取信号时，将所述 I2C 读取信号中的读取地址转换为对应的 PCMCIA 控制接口中的公共内存读取地址、属性内存读取地址或 I/O 接口读取地址，所述对应的 PCMCIA 控制接口中的公共内存、属性内存或 I/O 接口在接收到 I2C 读取信号时，根据转换后的读取地址读取数据并锁存在 PCMCIA 总线上，I2C 从机直接从 PCMCIA 总线上读取数据。

[0016] 在其中一个实施例中，所述 I2C 主机通过 I2C 总线向虚拟存储器读写数据时，若 I2C 主机发出的是 I2C 写入信号，I2C 主机根据唯一的 I2C 从机的地址确定对应的 I2C 从机，所述 I2C 从机在接收到 I2C 写入信号时根据所述 I2C 写入信号中的写入地址确认要写入的对应所述虚拟存储器中的存储区块，所述确认的存储区块在接收到 I2C 写入信号时，将所述 I2C 写入信号中的写入地址转换为对应的 PCMCIA 控制接口中的公共内存写入地址、属性内存写入地址或 I/O 接口写入地址，所述对应的 PCMCIA 控制接口中的公共内存、属性内存或 I/O 接口在接收到 I2C 写入信号时，根据转换后的写入地址将数据写入对应的 PCMCIA 控制接口中的公共内存、属性内存或 I/O 接口。

[0017] 以上所述数据传输系统，采用 I2C 总线控制多个 PCMCIA 控制接口，可同时实现多路 DVB CI，节约成本，更有利于系统的集成。

附图说明

- [0018] 图 1 为传统技术实现单路现 DVB CI 的结构示意图；
- [0019] 图 2 为图 1 中所示主机与 PCMCIA 控制接口之间的连接示意图；
- [0020] 图 3 为一实施例的数据传输系统的结构示意图；
- [0021] 图 4 为一实施例的数据传输系统的原理示意图；
- [0022] 图 5 为实现多路 DVB CI 的原理示意图。

具体实施方式

[0023] 为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

[0024] 如图 1 中所示，实现 DVB CI 功能时，射频输入信号经主机解调制后，以加扰的方式输出至 PCMCIA 控制接口，即条件接收模块。条件接收模块通过读写命令接口以及获取

智能卡 (smart card) 信息等综合后得到密匙，并将密匙送给解扰模块进行解扰，解扰后的数据从条件接收模块输出传输至主机，主机解码图像输出给电视，实现图像的显示。如图 2 所示，PCMCIA 控制接口通常包括控制 (Control) 信号、地址 (Address (15bit)) 信号、数据 (Data (8bit)) 信号等 3 种信号线，Control 信号组包括 CE, WE, OE, IORD, IOWR, CardRST 以及 WAIT 等 PC Card 数据控制信号和 CD1、CD2 等检测信号。图 1 中通用的主机 CPU 总线与 PCMCIA 控制接口无法兼容，主机 CPU 必须外接拓展芯片才能实现 DVB CI 功能；现有的 IPTV 通常需要实现多路 DVB CI 功能，若分别外接拓展芯片，明显不利于整个系统的集成。

[0025] 为此，如图 3 所示，一实施例的数据传输系统包括 I2C 主机及与 I2C 主机连接的 I2C 总线（如图中串行数据线 SDA 和串行时钟 SCL 所示），I2C 总线上设置有若干 I2C 从机，I2C 从机分别连接对应的 PCMCIA 主机，PCMCIA 主机通过 PCMCIA 控制接口连接对应的 PCMCIA 从机。

[0026] 以上所述数据传输系统，采用 I2C 总线控制多个 PCMCIA 控制接口，可同时实现多路 DVB CI，节约成本，更有利于系统的集成。

[0027] 具体的，为节约成本，I2C 从机为存储逻辑器件，包括 CPLD、FPGA、ASIC 等，优选的，本实施例采用 CPLD (Complex Programmable Logic Device, 复杂可编程逻辑器件)。CPLD 可根据用户的需要自行构造逻辑功能，在本实施例中，只需要根据图 3 中所示，根据 PCMCIA 控制接口通常包括 3 种信号进行相对应的构造即可。

[0028] PCMCIA 控制接口具有三个内存 Common Memory (公共内存)、Attribute Memory (属性内存) 和 I/O 接口。本实施例在实现时，每个 I2C 从机映射有与 I2C 总线连接的虚拟存储器，虚拟存储器包括三个存储区块，三个存储区块分别对应连接 PCMCIA 控制接口中的公共内存 (common memory)、属性内存 (attribute memory) 和 I/O 接口，且三个存储区块分别与对应 PCMCIA 控制接口中的公共内存、属性内存和 I/O 接口具有相同的寻址空间。I2C 从机还映射有存储器，用于反映 PCMCIA 从机的状态和三个存储区块的切换。PCMCIA 从机的状态至少包括设备插入，设备拔出及通讯错误，存储器可以通过控制外部装置显示不同的状态，I2C 主机在对三个存储区块进行读写操作时，可以识别不同的存储区块。

[0029] 在具体设置时，PCMCIA 控制接口中的公共内存、属性内存和 I/O 接口的寻址空间分别与 I2C 总线的子地址寻址空间对应，I2C 主机通过 I2C 总线向虚拟存储器读写数据时，通过虚拟存储器中的三个存储区块同步向 PCMCIA 控制接口中的公共内存、属性内存和 I/O 接口读写数据。因此，本实施例在操作时，由单一的 I2C 总线即可实现对所有 PCMCIA 控制接口的操作。

[0030] I2C (Inter – Integrated Circuit) 总线是两线式串行总线，接口线少，控制方式简单，每个连接到 I2C 总线的从机都可以通过唯一的地址和一直存在的简单的主机 / 从机关系设定地址，主机可以作为主机发送器或主机接收器。因此，本实施例在实现时，具体的，在 I2C 主机通过 I2C 总线向虚拟存储器读写数据时，若 I2C 主机发出的是 I2C 读取信号，I2C 主机根据唯一的 I2C 从机的地址确定对应的 I2C 从机，I2C 从机在接收到 I2C 读取信号时根据 I2C 读取信号中的读取地址确认要读取是对应虚拟存储器中的哪一个存储区块，确认的那个存储区块在接收到 I2C 读取信号时，将 I2C 读取信号中的读取地址转换为对应的 PCMCIA 控制接口中的公共内存读取地址、属性内存读取地址或 I/O 接口读取地址，对应的 PCMCIA 控制接口中的公共内存、属性内存或 I/O 接口在接收到 I2C 读取信号时，根据转换

后的读取地址读取数据并锁存在 PCMCIA 总线上, I2C 从机直接从 PCMCIA 总线上读取数据。由以上操作即可将 I2C 总线的读操作转换为 PCMCIA 总线的读操作。

[0031] 在 I2C 主机通过 I2C 总线向虚拟存储器读写数据时,若 I2C 主机发出的是 I2C 写入信号, I2C 主机根据唯一的 I2C 从机的地址确定对应的 I2C 从机, I2C 从机在接收到 I2C 写入信号时根据 I2C 写入信号中的写入地址确认要写入对应虚拟存储器中的哪一个存储区块,确认的那个存储区块在接收到 I2C 写入信号时,将 I2C 写入信号中的写入地址转换为对应的 PCMCIA 控制接口中的公共内存写入地址、属性内存写入地址或 I/O 接口写入地址,对应的 PCMCIA 控制接口中的公共内存、属性内存或 I/O 接口在接收到 I2C 写入信号时,根据转换后的写入地址将数据写入对应的 PCMCIA 控制接口中的公共内存、属性内存或 I/O 接口。由以上操作即可将 I2C 总线的写操作转换为 PCMCIA 总线的写操作。

[0032] 本实施例不仅可以应用于 DVB CI,还可以应用于其它相关技术。在 DVB CI 应用实例中,PCMCIA 从机即为 CAM,其通过和 I2C 主机进行数据交互,再结合读取的智能卡信息,以确认主机的权限,再根据权限来进行传输流的解扰处理,最终将数据传输至 I2C 主机,进行视频数据的显示。

[0033] 本实施例将 Control 信号组包括的 CE, WE, OE, IORD, IOWR, CardRST 以及 WAIT 等 PC Card 数据控制信号和 CD1,CD2 等检测信号变成 I2C 信号,简化了主机与 PCMCIA 控制接口之间的交互,可使单个主机通过 I2C 总线同时控制多路 PCMCIA 控制接口,方便实现多路 DVB CI 功能。

[0034] 如图 4 所示, I2C 主机通过 I2C 总线连接多个 cp1d,每个 cp1d 连接对应的条件接收模块 (CAM),即分别连接对应的 PCMCIA 控制接口。通过本实施例的以上所述内容可以实现图 4 中的三路 DVB CI 功能,明显提高了集成度,降低了成本。

[0035] 如图 5 所示,I2C 主机通过 I2C 总线连接多个 I2C 从机,每个 I2C 从机连接对应的 PCMCIA 主机,PCMCIA 主机通过 PCMCIA 控制接口连接对应的 PCMCIA 从机 (CAM)。PCMCIA 从机通过传输流接口 TSI 连接 I2C 主机。I2C 主机通过 I2C 总线可以控制对 PCMCIA 控制接口的读写操作,轻松实现多路 DVB CI。PCMCIA 从机可以将解扰后的数据通过传输流接口 TSI 传输至 I2C 主机的传输流接口 TSI, I2C 主机可以是显示处理器等具有显示功能的设备,可以将解扰后的数据以视频的方式显示。

[0036] 以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。

[0037] 以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。




图 1




图 2




图 3




图 4




图 5