

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第5729331号
(P5729331)

(45) 発行日 平成27年6月3日(2015.6.3)

(24) 登録日 平成27年4月17日(2015.4.17)

(51) Int.Cl.

F 1

H01L 29/78 (2006.01)
H01L 21/336 (2006.01)H01L 29/78 652D
H01L 29/78 652E
H01L 29/78 652H
H01L 29/78 652J
H01L 29/78 652K

請求項の数 15 (全 31 頁) 最終頁に続く

(21) 出願番号	特願2012-39017 (P2012-39017)	(73) 特許権者	000004260 株式会社デンソー 愛知県刈谷市昭和町1丁目1番地
(22) 出願日	平成24年2月24日 (2012.2.24)	(74) 代理人	100106149 弁理士 矢作 和行
(65) 公開番号	特開2012-238834 (P2012-238834A)	(74) 代理人	100121991 弁理士 野々部 泰平
(43) 公開日	平成24年12月6日 (2012.12.6)	(74) 代理人	100145595 弁理士 久保 貴則
審査請求日	平成24年11月14日 (2012.11.14)	(72) 発明者	竹谷 英一 愛知県刈谷市昭和町1丁目1番地 株式会社デンソー内
(31) 優先権主張番号	特願2011-88573 (P2011-88573)	(72) 発明者	大澤 青吾 愛知県刈谷市昭和町1丁目1番地 株式会社デンソー内
(32) 優先日	平成23年4月12日 (2011.4.12)		
(33) 優先権主張国	日本国 (JP)		
(31) 優先権主張番号	特願2011-101811 (P2011-101811)		
(32) 優先日	平成23年4月28日 (2011.4.28)		
(33) 優先権主張国	日本国 (JP)		

最終頁に続く

(54) 【発明の名称】半導体装置の製造方法及び半導体装置

(57) 【特許請求の範囲】

【請求項 1】

半導体基板の一方の正面側にトレンチが形成されると共に、前記トレンチ内において前記半導体基板との間にゲート絶縁膜を介在させてゲート電極が埋め込まれてなる半導体装置の製造方法であって、

前記トレンチが形成されるべき領域の少なくともトレンチ底壁側に第1導電型のドリフト層が設けられた前記半導体基板を用い、前記半導体基板の前記一方の正面側から前記トレンチを形成する工程と、

前記半導体基板における前記トレンチの底壁に、第1導電型の不純物が前記ドリフト層よりも高濃度で導入された調整層を形成する工程と、

10

前記トレンチの側壁及び底壁を覆う構成で前記ゲート絶縁膜を形成する工程と、

前記半導体基板内の少なくとも前記トレンチの前記側壁側における前記調整層と前記一方の正面との間に第2導電型の不純物を導入することで、チャネル層を、前記調整層によって深さ方向への広がりを抑えつつ形成する工程と、

前記ゲート絶縁膜を形成した後に、前記トレンチ内に前記ゲート電極を埋め込む工程と、

、
を含むことを特徴とする半導体装置の製造方法。

【請求項 2】

半導体基板の一方の正面側にトレンチが形成されると共に、前記トレンチ内において前記半導体基板との間にゲート絶縁膜を介在させてゲート電極が埋め込まれてなる半導体裝

20

置の製造方法であって、

前記トレンチが形成されるべき領域の少なくともトレンチ底壁側に第1導電型のドリフト層が配される前記半導体基板を用い、前記半導体基板の前記一方の主面側から前記トレンチを形成する工程と、

前記トレンチの形成前又は形成後において、前記半導体基板の前記一方の主面側から第2導電型の不純物を導入することで、チャネル層を、前記トレンチの形成領域の深さよりも浅く形成する工程と、

前記半導体基板内の前記トレンチの底壁において前記チャネル層に隣接する位置に、第1導電型の不純物を前記ドリフト層よりも高濃度で導入して調整層を形成する工程と、

前記トレンチの側壁及び底壁を覆う構成で前記ゲート絶縁膜を形成する工程と、

前記ゲート絶縁膜を形成した後に、前記トレンチ内に前記ゲート電極を埋め込む工程と、
、

を含み、

前記調整層によって前記チャネル層の深さ方向への広がりを抑えることを特徴とする半導体装置の製造方法。

【請求項3】

前記チャネル層を形成する工程では、前記トレンチの側壁に対して斜めに不純物を注入することを特徴とする請求項1に記載の半導体装置の製造方法。

【請求項4】

前記ゲート絶縁膜を形成した後に、前記チャネル層を形成し、

前記ゲート絶縁膜を形成する工程では、前記トレンチの側壁側よりも底壁側の方が膜厚が大きくなるように前記ゲート絶縁膜を形成することを特徴とする請求項1～3いずれか1項に記載の半導体装置の製造方法。

【請求項5】

前記ゲート絶縁膜を形成する工程として、

前記トレンチの側壁に側壁絶縁膜を形成する工程と、

前記トレンチの底壁を選択的に酸化して、該底壁に前記側壁絶縁膜よりも膜厚の厚い底壁絶縁膜を形成する工程と、

を含み、

前記チャネル層を形成する工程では、前記底壁絶縁膜をマスクとして不純物を導入し、前記チャネル層を形成することを特徴とする請求項4に記載の半導体装置の製造方法。

【請求項6】

前記底壁絶縁膜を形成する工程として、

前記側壁絶縁膜形成工程後において、前記半導体基板の前記一方の主面全面に窒化膜を堆積する工程と、

前記深さ方向に異方性エッティングして、前記トレンチの側壁に形成されている前記窒化膜を残し、前記トレンチの底壁に形成されている前記窒化膜を選択的に除去する工程と、

前記半導体基板を熱酸化して、前記窒化膜が除去された前記トレンチの底壁を選択的に酸化する工程と、

を含むことを特徴とする請求項5に記載の半導体装置の製造方法。

【請求項7】

前記底壁絶縁膜を形成する工程では、前記深さ方向に酸素プラズマを導入して、前記トレンチの底壁を選択的に酸化することを特徴とする請求項5に記載の半導体装置の製造方法。

【請求項8】

前記ゲート電極を埋め込む工程では、前記ゲート電極における前記一方の主面側の端部が、前記トレンチ内において当該トレンチの開口位置よりも深い位置となるように形成し、

前記ゲート電極を埋め込んだ後に、少なくとも前記トレンチの側壁から第1導電型の不純物を注入することでソース層又はエミッタ層を形成する工程を行うことを特徴とする請

10

20

30

40

50

求項 1 ~ 7 いずれか 1 項に記載の半導体装置の製造方法。

【請求項 9】

前記半導体基板において、前記チャネル層に隣接する位置に、第 2 導電型の不純物が前記チャネル層よりも高濃度で導入された高濃度ボディ領域を形成する工程を備えることを特徴とする請求項 1 ~ 8 いずれか 1 項に記載の半導体装置の製造方法。

【請求項 10】

前記高濃度ボディ領域を形成する工程では、注入深さを変えてイオン注入を多段に行うこととする請求項 9 に記載の半導体装置の製造方法。

【請求項 11】

前記高濃度ボディ領域を形成する工程では、前記高濃度ボディ領域を形成する位置の上方に第 2 のトレンチを形成し、該第 2 のトレンチを介してイオン注入を行うことを特徴とする請求項 9 に記載の半導体装置の製造方法。 10

【請求項 12】

前記チャネル層を形成する工程では、前記チャネル層を前記トレンチの側壁に沿って形成し、

前記トレンチの形成前において、前記半導体基板の前記一方の正面側から第 2 導電型の不純物を導入することで、前記チャネル層より低濃度の低濃度ボディ層を、前記トレンチの形成領域の深さよりも浅く形成する工程を備えることを特徴とする請求項 1 又は請求項 3 に記載の半導体装置の製造方法。

【請求項 13】

前記トレンチを形成する工程では、前記低濃度ボディ層におけるエッティングレートに較べて、前記ドリフト層におけるエッティングレートのほうが小さいエッチャントを選択することを特徴とする請求項 12 に記載の半導体装置の製造方法。 20

【請求項 14】

半導体基板の一方の正面側にトレンチが形成されると共に、前記トレンチ内において前記半導体基板との間にゲート絶縁膜を介在させてゲート電極が埋め込まれてなる半導体装置であって、

前記半導体基板内において前記トレンチの底壁側に設けられた第 1 導電型のドリフト層と、

前記半導体基板において前記トレンチの底壁に形成されると共に、不純物が前記ドリフト層よりも高濃度で導入された第 1 導電型の調整層と。 30

前記半導体基板内の少なくとも前記トレンチの前記側壁側において前記調整層と前記一方の正面との間に形成された第 2 導電型のチャネル層と、

前記トレンチの内壁部における前記一方の正面側に設けられ、不純物が前記ドリフト層よりも高濃度に導入された第 1 導電型のソース層又はエミッタ層と、

前記半導体基板において前記チャネル層に隣接する位置であって且つ前記チャネル層の下端部よりも深い位置まで形成されると共に、不純物が前記チャネル層よりも高濃度で導入された第 2 導電型の高濃度ボディ領域と、
を備え、

前記調整層によって前記チャネル層の深さ方向への広がりが抑えられていることを特徴とする半導体装置。 40

【請求項 15】

前記高濃度ボディ領域は、前記トレンチよりも深い位置まで形成されていることを特徴とする請求項 14 に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、トレンチゲート構造の半導体装置の製造方法及び半導体装置に関するものである。

【背景技術】

10

20

30

40

50

【0002】

トレンチゲート構造の半導体装置及びその製造方法として、例えば特許文献1に記載のものが知られている。特許文献1では、トレンチを形成した後、半導体基板の全面にCVD酸化膜を堆積して、トレンチの内部をCVD酸化膜で完全に埋める。次いで、CVD酸化膜をトレンチの底部のみに残るようにエッチングして、トレンチの底部に埋め込み酸化膜（以下、底壁絶縁膜と示す）を残す。そして、底壁絶縁膜をマスクとして半導体基板にイオンを注入し、トレンチの側面に沿ってチャネル層を形成するようにしている。

【先行技術文献】**【特許文献】****【0003】**

10

【特許文献1】特許第3754266号公報

【発明の概要】**【発明が解決しようとする課題】****【0004】**

ところで、トレンチゲート構造の半導体装置では、図34に示すトレンチ3の下端部とチャネル層4aの下端部9との間隔であるゲート突出長t1、換言すればチャネル層4aの下端部9の深さ方向の位置、が性能とコストの両面において重要である。安定した特性の半導体装置を高い歩留りで製造するためには、オーバーラップマージンであるゲート突出長t1を、十分に大きくする必要がある。一方、ゲート突出長t1が大きすぎると、ミラー容量の増大を招き、スイッチング遅延および発熱の要因となる。すなわち、性能や信頼性が低下することが懸念される。

20

【0005】

したがって、半導体装置の性能とコストを両立するためには、必要十分な大きさのゲート突出長t1が、ばらつきなく安定して得られる製造方法でなければならない。これに対し、例えば特許文献1に記載の製造方法では、図34に示す底壁絶縁膜6bの厚さt2にばらつきが発生し易く、これにより、ゲート突出長t1にもばらつきが起きてしまう。

【0006】

本発明は上記問題点に鑑み、トレンチゲート構造の半導体装置において、ゲート突出長のばらつきを抑制することを目的とする。

【課題を解決するための手段】

30

【0007】

上記目的を達成するため、請求項1に記載の発明は、

半導体基板の一方の正面側にトレンチが形成されると共に、前記トレンチ内において前記半導体基板との間にゲート絶縁膜を介在させてゲート電極が埋め込まれてなる半導体装置の製造方法であって、

前記トレンチが形成されるべき領域の少なくともトレンチ底壁側に第1導電型のドリフト層が設けられた前記半導体基板を用い、前記半導体基板の前記一方の正面側から前記トレンチを形成する工程と、

前記半導体基板における前記トレンチの底壁に、第1導電型の不純物が前記ドリフト層よりも高濃度で導入された調整層を形成する工程と、

40

前記トレンチの側壁及び底壁を覆う構成で前記ゲート絶縁膜を形成する工程と、

前記半導体基板内の少なくとも前記トレンチの前記側壁側における前記調整層と前記一方の正面との間に第2導電型の不純物を導入することで、チャネル層を、前記調整層によって深さ方向への広がりを抑えつつ形成する工程と、

前記ゲート絶縁膜を形成した後に、前記トレンチ内に前記ゲート電極を埋め込む工程と、
、
を含むことを特徴とする。

【0008】

これによれば、トレンチ形成後にチャネル層を形成して半導体装置を得る方法において、チャネル層と極性が異なる第1導電型の不純物が高濃度で導入された調整層の存在によ

50

り、チャネル層が沈み込むことを効果的に抑えることができる。なお、調整層は、チャネル層の形成時だけでなく、それ以後の工程においても、チャネル層が沈み込むのを抑制する効果を発揮する。このように、チャネル層の深さのばらつき、すなわちゲート突出長のばらつきを抑制することができる。

【0009】

次に、請求項2に記載の発明は、

半導体基板の一方の主面側にトレンチが形成されると共に、前記トレンチ内において前記半導体基板との間にゲート絶縁膜を介在させてゲート電極が埋め込まれてなる半導体装置の製造方法であって、

前記トレンチが形成されるべき領域の少なくともトレンチ底壁側に第1導電型のドリフト層が配される前記半導体基板を用い、前記半導体基板の前記一方の主面側から前記トレンチを形成する工程と、

前記トレンチの形成前又は形成後において、前記半導体基板の前記一方の主面側から第2導電型の不純物を導入することで、チャネル層を、前記トレンチの形成領域の深さよりも浅く形成する工程と、

前記半導体基板内の前記トレンチの底壁において前記チャネル層に隣接する位置に、第1導電型の不純物を前記ドリフト層よりも高濃度で導入して調整層を形成する工程と、

前記トレンチの側壁及び底壁を覆う構成で前記ゲート絶縁膜を形成する工程と、

前記ゲート絶縁膜を形成した後に、前記トレンチ内に前記ゲート電極を埋め込む工程と、

を含み、

前記調整層によって前記チャネル層の深さ方向への広がりを抑えることを特徴とする。

【0010】

これによれば、半導体基板の一方の主面側から第2導電型の不純物を導入し、トレンチよりも浅いチャネル層を形成して半導体装置を得る方法において、調整層の存在により、チャネル層が沈み込むことを効果的に抑えることができる。このように、チャネル層の深さのばらつき、すなわちゲート突出長のばらつきを抑制することができる。

【0011】

請求項3に記載のように、

前記チャネル層を形成する工程では、前記トレンチの側壁に対して斜めに不純物を注入すると良い。

【0012】

これによれば、トレンチの側壁に対して効率的に不純物を注入することができる。特に、半導体基板の一方の主面側から不純物を導入してチャネル層を形成する方法に較べて、深さ方向における不純物濃度の勾配やばらつきを小さくでき、ゲート閾値電圧のばらつきを抑制できる。

【0013】

請求項4に記載のように、

前記ゲート絶縁膜を形成した後に、前記チャネル層を形成し、

前記ゲート絶縁膜を形成する工程では、前記トレンチの側壁側よりも底壁側の方が膜厚が大きくなるように前記ゲート絶縁膜を形成すると良い。

【0014】

これによれば、チャネル層を形成する際のトレンチ底壁のゲート絶縁膜のマスク性を高くすることができ、底壁への不純物の導入を抑えてチャネル層を形成することができる。このため、チャネル層を形成するためのレジスト工程を不要とすることができます。また、上記マスクによりセルファアラインで形成されるチャネル層により、チャネル層形成時においてゲート突出長が決定される。このため、レジスト工程に伴うゲート突出長の製造ばらつきを排除することもできる。このように、チャネル層の形成時において、トレンチ底壁のゲート絶縁膜により、チャネル層を位置精度よく形成し、チャネル層の形成後においては、主として調整層により、チャネル層の沈み込みを抑制することができる。したがって

10

20

30

40

50

、本発明によれば、ゲート突出長のばらつきを効果的に抑制することができる。

【0015】

請求項5に記載のように、

前記ゲート絶縁膜を形成する工程として、

前記トレンチの側壁に側壁絶縁膜を形成する工程と、

前記トレンチの底壁を選択的に酸化して、該底壁に前記側壁絶縁膜よりも膜厚の厚い底壁絶縁膜を形成する工程と、

を含み、

前記チャネル層を形成する工程では、前記底壁絶縁膜をマスクとして不純物を導入し、
前記チャネル層を形成しても良い。 10

【0016】

これによれば、半導体基板の全面へのCVD酸化膜の堆積と、エッチバックの組合せにより、トレンチ底壁に底壁絶縁膜を形成する従来の方法に較べて、底壁絶縁膜の膜厚制御を一つの工程に単純化することができる。これにより、底壁絶縁膜の厚さばらつきを小さくし、ひいては、ゲート突出長のばらつきを抑制することができる。

【0017】

また、請求項6に記載のように、

前記底壁絶縁膜を形成する工程として、

前記側壁絶縁膜形成工程後において、前記半導体基板の前記一方の主面全面に窒化膜を堆積する工程と、 20

前記深さ方向に異方性エッティングして、前記トレンチの側壁に形成されている前記窒化膜を残し、前記トレンチの底壁に形成されている前記窒化膜を選択的に除去する工程と、

前記半導体基板を熱酸化して、前記窒化膜が除去された前記トレンチの底壁を選択的に酸化する工程と、

を含むようにしても良い。

【0018】

これによれば、底壁絶縁膜の膜厚を、側壁の窒化膜除去後に行う熱酸化条件だけで制御することができる。このように、底壁絶縁膜の膜厚制御を一つの工程に単純化できるため、膜厚制御が二つの工程に亘る上記方法に較べて、底壁絶縁膜の厚さばらつきを小さくすることができる。 30

【0019】

請求項7に記載のように、

前記底壁絶縁膜を形成する工程では、前記深さ方向に酸素プラズマを導入して、前記トレンチの底壁を選択的に酸化しても良い。

【0020】

これによっても、底壁絶縁膜の膜厚を、酸素プラズマの導入条件だけで制御することができ、底壁絶縁膜の膜厚制御を一つの工程に単純化できる。このため、底壁絶縁膜の厚さばらつきを小さくすることができる。

【0021】

請求項8に記載のように、

前記ゲート電極を埋め込む工程では、前記ゲート電極における前記一方の主面側の端部が、前記トレンチ内において当該トレンチの開口位置よりも深い位置となるように形成し、

前記ゲート電極を埋め込んだ後に、少なくとも前記トレンチの側壁から第1導電型の不純物を注入することでソース層又はエミッタ層を形成する工程を行うと良い。

【0022】

これによれば、埋め込まれたゲート電極の端部（一方の主面側の端部）をソース層又はエミッタ層の深さの基準とすることができます、ゲート電極及びトレンチ上端部に整合させたソース層又はエミッタ層の形成が可能となる。

【0023】

10

20

30

40

50

請求項 9 に記載のように、

前記半導体基板において、前記チャネル層に隣接する位置に、第 2 導電型の不純物が前記チャネル層よりも高濃度で導入された高濃度ボディ領域を形成する工程を備えると良い。

【 0 0 2 4 】

これによれば、高濃度ボディ領域を形成しない場合に較べて、チャネル層の電位を安定化することができる。また、トレンチの側壁に沿ってチャネル層を形成する場合において、J F E T としての効果を抑制することができる。

【 0 0 2 5 】

請求項 1 0 に記載のように、前記高濃度ボディ領域を形成する工程では、注入深さを変えてイオン注入を多段に行っても良い。また、請求項 1 1 に記載のように、前記高濃度ボディ領域を形成する工程では、前記高濃度ボディ領域を形成する位置の上方に第 2 のトレンチを形成し、該第 2 のトレンチを介してイオン注入を行なっても良い。

【 0 0 2 6 】

請求項 1 2 に記載のように、

前記チャネル層を形成する工程では、前記チャネル層を前記トレンチの側壁に沿って形成し、

前記トレンチの形成前において、前記半導体基板の前記一方の主面側から第 2 導電型の不純物を導入することで、前記チャネル層より低濃度の低濃度ボディ層を、前記トレンチの形成領域の深さよりも浅く形成しても良い。

【 0 0 2 7 】

これによれば、低濃度ボディ層を形成しない場合に較べて、チャネル層の電位を安定化することができる。また、J F E T としての効果を抑制することができる。

【 0 0 2 8 】

請求項 1 3 に記載のように、

前記トレンチを形成する工程では、前記低濃度ボディ層におけるエッティングレートに較べて、前記ドリフト層におけるエッティングレートのほうが小さいエッチャントを選択することが好ましい。

【 0 0 2 9 】

これによれば、低濃度ボディ層を大きいエッティングレートでエッティングし、トレンチの先端がドリフト層との境界面 (P N 接合面) に到達した時、エッティングレートが急に小さくなる。このように、上記境界面がエッティングのストップとなり、以降の半導体基板のエッティングレートは小さいため、トレンチの最終的な深さを、高精度に制御することができる。

【 0 0 3 0 】

次に、請求項 1 4 に記載の発明は、

半導体基板の一方の主面側にトレンチが形成されると共に、前記トレンチ内において前記半導体基板との間にゲート絶縁膜を介在させてゲート電極が埋め込まれてなる半導体装置であって、

前記半導体基板内において前記トレンチの底壁側に設けられた第 1 導電型のドリフト層と、

前記半導体基板において前記トレンチの底壁に形成されると共に、不純物が前記ドリフト層よりも高濃度で導入された第 1 導電型の調整層と、

前記半導体基板内の少なくとも前記トレンチの前記側壁側において前記調整層と前記一方の主面との間に形成された第 2 導電型のチャネル層と、

前記トレンチの内壁部における前記一方の主面側に設けられ、不純物が前記ドリフト層よりも高濃度に導入された第 1 導電型のソース層又はエミッタ層と、

前記半導体基板において前記チャネル層に隣接する位置であって且つ前記チャネル層の下端部よりも深い位置まで形成されると共に、不純物が前記チャネル層よりも高濃度で導入された第 2 導電型の高濃度ボディ領域と、

10

20

30

40

50

を備え、

前記調整層によって前記チャネル層の深さ方向への広がりが抑えられていることを特徴とする。

【0031】

本発明の作用効果は、請求項1，2に記載の発明の作用効果と同じであるので、その記載を省略する。

【0033】

また、本発明によれば、請求項9に記載の発明と同等の作用効果を奏することができる。さらに、調整層の効果により、チャネル層より深い位置まで高濃度ボディ領域を設けても、高濃度ボディ領域の形成に伴ってチャネル層の下端部の位置が深くなる、すなわちチャネル層が沈み込むのを抑制することができる。10

【0034】

また、請求項15に記載のように、

前記高濃度ボディ領域が、前記トレンチよりも深い位置まで形成された構成としても良い。

【0035】

これによれば、アバランシェブレークダウン時のブレークポイントがトレンチ下端ではなく、高濃度ボディ領域の下端となる。これにより、アバランシェブレークダウン時に生じたキャリアは、高濃度ボディ領域を介して引き抜かれこととなる。したがって、チャネル層の沈み込みを抑制しつつ、リカバリー耐量を向上させることができる。20

【図面の簡単な説明】

【0050】

【図1】第1実施形態に係る半導体装置の概略構成を示す断面図である。

【図2】図1に示す半導体装置の製造方法を説明する断面図である。

【図3】図1に示す半導体装置の製造方法を説明する断面図である。

【図4】図1に示す半導体装置の製造方法を説明する断面図である。

【図5】図1に示す半導体装置の製造方法を説明する断面図である。

【図6】図1に示す半導体装置の製造方法を説明する断面図である。

【図7】図1に示す半導体装置の製造方法を説明する断面図である。

【図8】図1に示す半導体装置の製造方法を説明する断面図である。30

【図9】(a)，(b)は、ともに第2実施形態に係る半導体装置の製造方法を説明する断面図である。

【図10】トレンチ形成工程におけるエッチングレートの変化を説明する説明図である。

【図11】(a)，(b)は、ともに第2実施形態に係る半導体装置の製造方法を説明する断面図である。

【図12】(a)，(b)は、ともに第2実施形態に係る半導体装置の製造方法を説明する断面図である。

【図13】第3実施形態に係る半導体装置の概略構成を示す断面図である。

【図14】(a)～(c)は、ともに図13に示す半導体装置の製造方法を説明する断面図である。40

【図15】(a)～(c)は、図14(c)に示した底壁絶縁膜の形成工程の一例を示す断面図である。

【図16】図14(c)に示した底壁絶縁膜の形成工程の別の例を示す断面図である。

【図17】図13に示す半導体装置の製造方法を説明する断面図である。

【図18】(a)，(b)は、ともに図13に示す半導体装置の製造方法を説明する断面図である。

【図19】(a)，(b)は、ともに図13に示す半導体装置の製造方法を説明する断面図である。

【図20】第4実施形態に係る半導体装置の概略構成を示す断面図である。

【図21】図20に示す半導体装置の製造方法を説明する断面図である。50

【図22】(a)～(c)は、ともに図20に示す半導体装置の製造方法を説明する断面図である。

【図23】(a), (b)は、ともに図20に示す半導体装置の製造方法を説明する断面図である。

【図24】(a), (b)は、ともに図20に示す半導体装置の製造方法を説明する断面図である。

【図25】第5実施形態に係る半導体装置の概略構成を示す断面図である。

【図26】図25に示す半導体装置の製造方法を説明する断面図である。

【図27】半導体装置の変形例を示す断面図である。

【図28】図27に示す半導体装置の製造方法を説明する断面図である。

10

【図29】半導体装置のその他変形例を示す断面図である。

【図30】半導体装置のその他変形例を示す断面図である。

【図31】半導体装置のその他変形例を示す断面図である。

【図32】半導体装置のその他変形例を示す断面図である。

【図33】半導体装置のその他変形例を示す断面図である。

【図34】従来のトレンチゲート構造を有する半導体装置について、トレンチの周りを拡大した断面図である。

【発明を実施するための形態】

【0051】

20

以下、本発明の実施の形態を、図面を参照して説明する。なお、各図において、共通乃至関連する要素には同一の符号を付与するものとする。本発明に係る半導体装置は、パワーモノラル・MOSFET、IGBTなどのトレンチゲート構造を持つトランジスタを有している。そして、半導体基板の一方の主面側にトレンチが形成されると共に、トレンチ内において半導体基板との間にゲート絶縁膜を介在させてゲート電極が埋め込まれた構造となっている。なお、以下に示す実施形態では、nチャネル型の縦型のMOSFETを例に示す。

【0052】

(第1実施形態)

図1に示す半導体装置100は、シリコン基板1、ドリフト層2、ベース層4、ソース層5などによって構成される半導体基板10を備えており、この半導体基板10の第1主面10a側に、当該半導体基板10の厚さ方向を深さ方向とするように掘り下げられたトレンチ3が形成されている。このトレンチ3は、ソース層5及びベース層4を貫通し、ドリフト層2の深さまで達するように構成されている。なお、第1主面10aが、特許請求の範囲に記載の、一方の主面に相当する。

30

【0053】

シリコン基板1は、MOSFETのドレインとして機能するn導電型(n+)の基板として構成されている。このシリコン基板1上に、エピタキシャル成長によって、n導電型(n-)のドリフト層2が形成されている。そして、ドリフト層2は、上端がトレンチ3の底壁3bよりも上方となっており、トレンチ3は、第1主面10aから、ドリフト層2に達するように掘り下げられている。

【0054】

40

なお、本実施形態ではn導電型が特許請求の範囲に記載の第1導電型に相当し、p導電型が特許請求の範囲に記載の第2導電型に相当する。また、図1等の例では、半導体基板10の厚さ方向を上下方向とし、第1主面10a側を上方、第1主面10aと反対の第2主面10b側を下方として説明する。

【0055】

ドリフト層2の上には、チャネル領域を設定するp導電型のベース層4が形成されている。ベース層4の所定位置には、p導電型(p+)の高濃度ボディ領域4bが形成されており、トレンチ3に隣接する位置には、チャネル領域として機能するp導電型(p)のチャネル層4aが形成されている。チャネル層4aは、半導体基板10内の少なくともトレンチ3の側壁3a側において後述する調整層8と第1主面10aとの間に形成されており

50

、上端側がソース層 5 に隣接し、下端側が調整層 8 に隣接するように配置されている。このように、トレンチ 3 の側壁 3 a に沿ってチャネル層 4 a が形成されており、隣り合うトレンチ 3 の互いに対向する側壁 3 a に沿って形成されたチャネル層 4 a 間に、高濃度ボディ領域 4 b が形成されている。この高濃度ボディ領域 4 b は、チャネル層 4 a の下端部とほぼ同じ深さまで形成されている。なお、半導体基板 10 の第 1 主面 10 a 側表層には、トレンチ 3 に隣接する部分よりも浅いチャネル層 4 a が形成されている。

【 0 0 5 6 】

ソース層 5 は、n 導電型 (n+) の半導体領域として構成され、トレンチ 3 の内壁における第 1 主面 10 a 側に設けられている。このソース層 5 は、ベース層 4 の上端寄りの位置に配置されており、その上端部が半導体基板 10 の第 1 主面 10 a に位置し、下端部が後述するゲート電極 7 の上端部よりも深い位置となるように配置されている。10

【 0 0 5 7 】

また、トレンチ 3 の内壁を覆う構成でゲート絶縁膜 6 が形成されている。このゲート絶縁膜 6 は、例えばシリコン酸化膜によって構成されており、トレンチ 3 の側壁 3 a、底壁 3 b、上部（開口部周辺）3 c を覆う構成で配置されている。また、ゲート絶縁膜 6 のうち、トレンチ 3 の底壁 3 b に形成された底壁絶縁膜 6 b は、トレンチ 3 の側壁 3 a に形成された側壁絶縁膜 6 a よりも膜厚が厚い膜となっている。なお、トレンチ 3 の底壁 3 b は、トレンチ 3 の底側のコーナー部を含む部分であり、このような底壁 3 b を覆う構成で膜厚の厚い底壁絶縁膜 6 b が配置されている。このように構成されているため、トレンチ 3 の底壁 3 b 側においてコーナー部での電界集中が緩和されることになり、その部分での耐圧低下を防止することができる。20

【 0 0 5 8 】

また、トレンチ 3 内には、例えば、ノンドープトポリシリコン膜堆積後に不純物を導入したポリシリコン、又はドープトポリシリコンシリコンで形成されたゲート電極 7 が形成されている。ゲート電極 7 は、トレンチ 3 内において半導体基板 10 との間にゲート絶縁膜 6 を介在させる構成で埋め込まれている。そして、ゲート電極 7 の上端部 7 a が、トレンチ 3 内において当該トレンチ 3 の開口位置（トレンチ 3 の上端部）よりも深い位置となるように形成されている。上記したソース層 5 は、このゲート電極 7 の上端部 7 a よりも上方位置から下方位置に及ぶように配置されている。

【 0 0 5 9 】

さらに、半導体基板 10 においてトレンチ 3 の底壁 3 b には、不純物がドリフト層 2 よりも高濃度で導入された n 導電型 (n+) の調整層 8 が形成されている。この調整層 8 は、底壁絶縁膜 6 b の周囲を囲むように配置されている。また、その上端部が、トレンチ 3 の底壁 3 b の上端部、具体的には、湾曲部として構成された底壁 3 b のコーナー部の湾曲の終端に位置するように形成されている。30

【 0 0 6 0 】

この調整層 8 は、トレンチ 3 の底壁 3 b を構成しており、その上端部が、トレンチ 3 の内壁においてチャネル層 4 a の下端部 9 に隣接している。そして、チャネル層 4 a の深さ方向への広がりを抑え、チャネル層 4 a の下端部 9 が下方にずれることを防ぐように機能している。なお、チャネル層 4 a の下端部 9 とは、チャネル層 4 a のうち、トレンチ 3 の側壁 3 a に沿って形成された部分であって、側壁 3 a に隣接する部分の下端である。40

【 0 0 6 1 】

また、半導体基板 10 の第 1 主面 10 a 上には、ゲート電極 7 の上方からチャネル層 4 a 及びソース層 5 の上方にかけて、BPSG 等からなる層間絶縁膜 11 が形成されている。そして、この層間絶縁膜 11 に形成されたコンタクトホールを介して、図示しないソース電極などが接続されている。一方、第 2 主面 10 b には、図示しないドレイン電極が接続されている。

【 0 0 6 2 】

次に、上記した半導体装置 100 の製造方法について、図 2 ~ 図 8 に示す工程図を参照して説明する。50

【0063】

図2は、ドリフト層2の形成及びトレンチ3の形成を行う工程を示している。この工程では、先ず、n導電型(n+)のシリコン基板1を用意し、このシリコン基板1上にn導電型(n-)のドリフト層2を、エピタキシャル成長により成膜する。これにより、トレンチ3が形成されるべき領域に、ドリフト領域となるドリフト層2が設けられることになる。そして、ドリフト層2が成膜された半導体基板10の第1主面10aに対し、トレンチ3を形成すべき部分を被覆しない構成で、SiO₂等のレジストマスク(ハードマスク)12を配置する。このレジストマスク12は、例えばCVD法等によりSiO₂等を堆積し、フォトリソグラフィー及び異方性ドライエッチングによってパターニングを行うことで形成する。そして、レジストマスク12を用いた異方性ドライエッチング等により、半導体基板10に、その厚さ方向に延びる所定深さ(例えば1~4μm程度)のトレンチ3を形成する。10

【0064】

ドリフト層2及びトレンチ3を形成した後には、図3に示すように、調整層8を形成する工程を行う。この工程では、先ず、半導体基板10の第1主面10aにおいてトレンチ3の形成領域を除く部分に、当該部分への不純物導入を遮断するためのレジストマスク13を配置する。そして、トレンチ3の内部に向けて不純物の導入を行う。

【0065】

不純物の導入方法は、トレンチ3内において、図3に一点鎖線で示す所定位置14よりも下側の領域に、N導電型の不純物をドリフト層2よりも高濃度に導入し得る方法であればよい。例えば、斜め方向のイオン注入などが挙げられる。トレンチ3の深さ方向、すなわち半導体基板10の厚さ方向に対して、斜め方向に不純物イオンを注入すれば、底壁3bのコーナー付近において両方向により広がるように調整層8を形成することができる。なお、所定位置14とは、トレンチ3の底壁3bと側壁3aの境界位置に設定される。以下、所定位置を境界14と示す。イオン注入によって不純物を導入する場合、境界14が注入の上端位置となるように、境界14よりも下側の領域(底壁3b側)を狙って不純物イオンを注入する。なお、トレンチ3の幅が上方側となるにつれて大きくなるようにトレンチ3の側壁3aがある程度傾斜している場合、トレンチ3の深さ方向にイオン注入する方法を用いてもよい。20

【0066】

なお、調整層8の形成方法はこのような方法に限らず、トレンチ3の底壁3bに高濃度の不純物を導入し得る他の方法でもよい。例えば、トレンチ3の形成後に予め高濃度にドープされたポリシリコンをトレンチ3の底壁3b付近に選択的に充填し、熱拡散により底壁3b付近の所望の位置に調整層8を形成するようにしてもよい。

【0067】

調整層8を形成した後には、図4に示すように、ゲート絶縁膜6を形成する工程を行う。この工程では、トレンチ3の側壁3a及び底壁3bを覆う構成で、側壁3a側よりも底壁3b側の方が膜厚が大きくなるようにゲート絶縁膜6を形成する。ゲート絶縁膜6のうち、側壁3aに位置する側壁絶縁膜6aの厚さは、例えば300~1000程度に設定し、底壁3bに位置する底壁絶縁膜6bや上部3cに位置する上部絶縁膜6cの厚さは、側壁絶縁膜6aよりも厚く、例えば1000~2000程度に設定する。40

【0068】

このように底壁3b側に部分的に厚膜を形成する方法は公知の様々な方法を用いることができ、例えば、LOCOS法によって部分的に厚膜を形成してもよい。或いは、CVDによってトレンチ3内に絶縁膜を堆積し、エッチバックを行うことで埋め込み層を形成する方法、プラズマ酸化を用いた異方性酸化、或いは調整層8の部分にボロン等を導入し、熱拡散を行うことにより増殖酸化させる方法等であってもよい。具体的な方法としては、特開2008-4686公報、特開2003-8018公報、特開2001-196587公報に示されるような方法を用い、これらの公報と同様のゲート絶縁膜6を形成するようにもよい。上記のように底壁絶縁膜6bや上部絶縁膜6cが適正に形成されている50

場合には、ドレイン耐圧、ゲート耐圧を高めることができ、性能向上、信頼性確保を図ることができる。

【0069】

ゲート絶縁膜6を形成した後には、図5に示すようにチャネル層4aを形成する工程を行う。この工程では、半導体基板10におけるトレンチ側壁3a及び第1主面10aに対し、P導電型の不純物を導入することで、調整層8と第1主面10aとの間にチャネル層4aを形成する。このチャネル層4aを形成する構成では、底壁3b上に形成された膜厚の大きい底壁絶縁膜6bをマスクとして、トレンチ3の側壁3aに対し、イオン注入法等により不純物注入を行う。イオン注入を行う場合、例えば、トレンチ3の深さ方向に対して傾斜した方向に不純物を注入することで、第1主面10a側及びトレンチ側壁3a側に良好に不純物を導入することができる。この工程では、既に形成された調整層8によって深さ方向への広がりが抑えられつつチャネル層4aが形成されることとなる。
10

【0070】

なお、図5の例では、トレンチ側壁3a側及び第1主面10a側にチャネル層4aを形成した例を示したが、トレンチ3のピッチが狭く、トレンチ3間の領域(メサ領域)の幅が狭い場合には、メサ領域においてチャネル層4aを一様に形成することも可能である。

【0071】

チャネル層4aを形成した後には、図6に示すようにゲート電極7を埋め込む工程を行う。この工程では、例えば、ドープトポリシリコンをLPCVD法により形成すると共にトレンチ3内に充填し、そのポリシリコンを所望の厚さにエッチバックすることで、所望の形状のゲート電極7とする。また、この工程では、ゲート電極7における第1主面10a側の端部、すなわち上端部7aが、トレンチ3内において当該トレンチ3の開口位置よりも深い位置となるように形成する。
20

【0072】

ゲート電極7を埋め込む工程を行った後には、図7に示すようにソース層5を形成する工程を行う。図7の工程では、ゲート電極7を形成した後に、トレンチ3の開口部付近を除く所定位置に、不純物導入を遮断するためのレジストマスク15を形成し、第1主面10a側から半導体基板10にN導電型の不純物をイオン注入することで、所定深さのソース層5を形成する。

【0073】

本実施形態では、ゲート絶縁膜6が、トレンチ3の上端部付近においては下方側となるにつれて薄くなるように膜厚が構成され、所定位置よりも下側がほぼ一定の膜厚となるように構成されている。また、ソース層5は、ゲート電極7の上端部7aよりも深く、ゲート絶縁膜6が一定の薄さとなる位置まで達するように形成される。上記したように、ゲート電極7の上端部7aがトレンチ3の開口よりも深い位置となっているため、第1主面10a側だけでなく、トレンチ3の側壁3a側からN導電型の不純物が注入され易くなる。これにより、側壁3aにおいてソース層5を所望の深さに達するまで形成し易くなる。
30

【0074】

ソース層5を形成した後には、レジストマスク15を除去し、図8に示すように高濃度ボディ領域4bを形成する工程を行う。高濃度ボディ領域4bの形成は、例えば、トレンチ3及びトレンチ3の開口部周辺を覆うようにSiO₂等のマスク材を用いてハードマスクとし、第1主面10a側から半導体基板10にp導電型の不純物をイオン注入法等によって注入する。本実施形態では、チャネル層4aに隣接する位置において、チャネル層4aの下端部9とほぼ同じ深さとなるように、p導電型の不純物をチャネル層4aよりも高濃度で注入する。すなわち、トレンチ3よりも浅くなるように高濃度ボディ領域4bを形成する。なお、SiO₂等のマスク材をハードマスクとして用いた場合、このマスク材をそのまま層間絶縁膜11として残すようにしてもよい。或いは、ボディ注入の際のマスクとして有機レジストを用い、高濃度ボディ領域4bを形成した後に、この有機レジストを除去し、その後に、BPSG膜等の層間絶縁膜11を形成するようにしてもよい。
40

【0075】

このように層間絶縁膜11を形成した後には、フォトリソグラフィーや異方性ドライエッチ等によりコンタクトホールを形成し、ソース電極等となる金属膜をスパッタ法等により形成する。また、第2主面10b側にドレイン電極を形成する。以上により、図1に示す半導体装置100を得ることができる。

【0076】

次に、本実施形態に係る半導体装置100及びその製造方法の効果について説明する。

【0077】

本実施形態に係る製造方法では、半導体基板10におけるトレンチ3の底壁3bに、n導電型の不純物がドリフト層2よりも高濃度で導入された調整層8を形成する。そして、トレンチ3の側壁3aにおいて、調整層8と第1主面10aとの間にp導電型の不純物を導入することで、チャネル層4aを、調整層8によって深さ方向への広がりを抑えつつ形成する。この方法によれば、チャネル層4aと極性が異なるn導電型の不純物が高濃度で導入された調整層8の存在により、チャネル層4aが沈み込むことを効果的に抑えることができる。具体的には、チャネル層4aを形成する不純物の注入以後において、熱処理によりチャネル層4aが拡散するのを抑制し、これにより、チャネル層4aの下端部9が下方にずれることを抑制することができる。このように、下端部9の深さ方向の位置のばらつき、すなわちゲート突出長のばらつきを抑制することができる。なお、ゲート突出長とは、トレンチ3の下端部と、チャネル層4aの下端部9との間隔である。このため、チャネル層4aの深さの増大に起因するデバイス機能の低下を抑制ないし防止することができる。

10

【0078】

また、本実施形態では、チャネル層4aを形成する工程において、トレンチ3の深さ方向に対して傾斜した方向に不純物を注入する。このため、トレンチ3の側壁3aに対して効率的に不純物を注入することができる。特に、トレンチ3の側壁3aから不純物を注入する場合、トレンチ3の側壁3a近傍における深さ方向の不純物プロファイルをより均一化しやすく、これによりゲート閾値電圧のばらつきを抑制し易くなる。

【0079】

また、本実施形態では、チャネル層4aを形成する前に、側壁絶縁膜6aよりも底壁絶縁膜6bのほうが膜厚が厚くなるようにゲート絶縁膜6を形成する。これにより、チャネル層4aを形成する際の底壁絶縁膜6bのマスク性を高くすることができ、底壁3b側への不純物の導入を抑えてチャネル層4aを形成することができる。このため、チャネル層4aを形成するためのレジスト工程を不要とすることができます。また、底壁絶縁膜6bをマスクとしてセルファアラインで形成されるチャネル層4aにより、チャネル層4a形成時ににおいてゲート突出長が決定される。このため、レジスト工程に伴うゲート突出長の製造ばらつきを排除することもできる。このように、調整層8だけでなく、底壁絶縁膜6bによっても、チャネル層4aを位置精度よく形成することができる。また、底壁絶縁膜6bにより、調整層8側にp導電型の不純物が導入されるのを抑制することもできる。そして、チャネル層4aの形成するための不純物導入以降においては、調整層8により、チャネル層4aの沈み込みを抑制することができる。したがって、ゲート突出長のばらつきを効果的に抑制することができる。

30

【0080】

また、ゲート電極7を埋め込む工程において、ゲート電極7の上端部7aが、トレンチ3内において当該トレンチ3の開口位置よりも深い位置となるように形成している。そして、ゲート電極7を埋め込んだ後に、少なくともトレンチ3の側壁3aからN導電型の不純物を注入することでソース層5を形成する工程を行っている。このようにすると、埋め込まれたゲート電極7の上端部7aをソース層5の深さの基準とすることができます、ゲート電極7及びトレンチ3の上端部に整合させたソース層5の形成が可能となる。

40

【0081】

また、本実施形態では、半導体基板10のチャネル層4aに隣接する位置に、チャネル層4aの下端部9とほぼ同じ深さで、高濃度ボディ領域4bを形成する。このようにする

50

と、高濃度ボディ領域 4 b を有さない構成に較べて、J F E T としての効果を抑制することができる。また、チャネル層 4 a の電位を安定化させることができる。また、ベース層 4、すなわちチャネル層 4 a 及び高濃度ボディ領域 4 b がトレンチ 3 よりも浅いため、トレンチ 3 の下端部でブレークさせることができる。これにより、ドレイン耐圧を向上させることができる。

【 0 0 8 2 】

なお、本実施形態では、トレンチ 3、調整層 8、ゲート絶縁膜 6、チャネル層 4 a、ゲート電極 7 の順に形成する例を示した。しかしながら、調整層 8 の効果は、調整層 8 の形成後において、チャネル層 4 a の拡散による沈み込みを抑制する点にある。したがって、例えばトレンチ 3、ゲート絶縁膜 6、調整層 8、チャネル層 4 a、ゲート電極 7 の順に形成しても良い。また、トレンチ 3、調整層 8、チャネル層 4 a、ゲート絶縁膜 6、ゲート電極 7 の順に形成しても良い。ただし、本実施形態に示したように、チャネル層 4 a の形成前に調整層 8 を形成したほうが、チャネル層 4 a を形成する際の熱処理時に、チャネル層 4 a が沈み込むのも抑制することができるため好ましい。10

【 0 0 8 3 】

(第 2 実施形態)

本実施形態において、第 1 実施形態に示した半導体装置 1 0 0 及びその製造方法と共に通する部分についての説明は割愛する。第 2 実施形態では、チャネル層 4 a の構成及びチャネル層 4 a の形成工程が第 1 実施形態と異なり、それ以外の構成及び工程は第 1 実施形態と同様である。20

【 0 0 8 4 】

本実施形態では、調整層 8 を形成する前に、チャネル層 4 a を形成する。先ず、図 9 (a) に示す半導体基板 1 0 を準備する工程を行う。この工程では、第 1 実施形態と同様、n + 型のシリコン基板 1 上に n - 型のドリフト層 2 を成膜する。そして、ドリフト層 2 におけるシリコン基板 1 と反対側に、p 導電型のチャネル層 4 a を例えばイオン注入によって形成する。すなわち、半導体基板 1 0 の第 1 主面 1 0 a 全面に、p 導電型の不純物を注入してチャネル層 4 a を形成する。このようにして、トレンチ 3 が形成されるべき領域のトレンチ底壁側に n 導電型のドリフト層 2 が配された半導体基板 1 0 を準備する。そして、図 9 (b) のように、半導体基板 1 0 の第 1 主面 1 0 a 側から、ドリフト層 2 に達する深さでトレンチ 3 を形成する。30

【 0 0 8 5 】

本実施形態では、C l、B r 系ガスによる R I E (Reactive Ion Etching) 等、キャリア極性、濃度によってエッティングレートが異なるエッティングにより、図 9 (b) に示すトレンチ 3 を形成する。具体的には、半導体基板 1 0 のトレンチ 3 を形成すべき領域に対し、選択的に上記エッティングを行い、エッティング期間中にエッティングレートを監視し続ける。なお、図 9 (b) では、マスクの図示を省略している。

【 0 0 8 6 】

この例では、図 1 0 のように、p 導電型のチャネル層 4 a をエッティングする期間はエッティングレートが相対的に小さい所定の第 1 レート付近に収まるようになっており、n 導電型のドリフト層 2 をエッティングする期間は、エッティングレートが第 1 レートよりも相対的に大きい第 2 レート付近に収まるようになっている。本実施形態では、このようなエッティングレートの違いを利用し、エッティングレートに所定の変化が生じた時点（例えば、エッティングレートが第 1 レートから一定割合増加した時点、或いはエッティングレートが第 1 レートから一定値増加した時点等）を検出し、この時点、或いはこの時点から所定時間経過した時点でエッティングを終了している。これにより、トレンチ 3 の底壁 3 b とチャネル層 4 a の下端位置とを所望の関係に位置合わせすることができる。40

【 0 0 8 7 】

トレンチ 3 を形成した後には、図 1 1 (a) のように、調整層 8 を形成する工程を行う。調整層 8 の形成工程は、図 3 を参照して説明した第 1 実施形態での調整層 8 の形成と同様である。本実施形態では、チャネル層 4 a とドリフト層 2 の境界 1 4 よりも下側領域に50

調整層 8 を形成するように、当該境界 1 4 よりも下側を狙って不純物を注入する。このように、本実施形態でも、チャネル層 4 a に隣接させて調整層 8 を形成するため、調整層 8 の形成後において、チャネル層 4 a の深さ方向への広がりを抑制することができる。

【 0 0 8 8 】

調整層 8 を形成した後には、図 1 1 (b) に示すように、図 4 を参照して説明した第 1 実施形態と同様の方法でゲート絶縁膜 6 を形成する。次いで、図 6 を参照して説明した第 1 実施形態と同様の方法でゲート電極 7 を埋め込む。そして、図 1 2 (a) に示すように、図 7 を参照して説明した第 1 実施形態と同様の方法でソース層 5 を形成する。

【 0 0 8 9 】

ソース層 5 を形成した後には、レジストマスク 1 5 を除去し、図 1 2 (b) のように高濃度ボディ領域 4 b を形成する工程を行う。この高濃度ボディ領域 4 b の形成も第 1 実施形態と同様の方法で行うことができ、例えば、図 1 2 (b) に示すように、トレンチ 3 及びトレンチ 3 の開口部周辺を覆うように SiO₂ 等のマスク材を用いてハードマスクとし、p 導電型の不純物をイオン注入法等によって注入する。本実施形態でも、チャネル層 4 a に隣接する位置において、チャネル層 4 a の下端部よりも浅い位置となるように、p 導電型の不純物をチャネル層 4 a よりも高濃度で注入して高濃度ボディ領域 4 b を形成している。なお、本実施形態では、一例として、ハードマスクをそのまま層間絶縁膜 1 1 として残している。次いで、フォトリソグラフィーや異方性ドライエッチ等により、層間絶縁膜 1 1 にコンタクトホールを形成し、ソース電極等となる金属膜をスパッタ法等により形成する。また、第 2 主面 1 0 b 側にドレイン電極を形成する。以上により、半導体装置 1 0 0 を得ることができる。

【 0 0 9 0 】

第 2 実施形態でも、第 1 実施形態同様、n 導電型の不純物が高濃度で導入された調整層 8 の存在により、p 導電型のチャネル層 4 a 、特にチャネル層 4 a のうち、チャネルが形成されるトレンチ 3 の側壁 3 a に隣接する部分、が沈み込むことを効果的に抑えることができる。

【 0 0 9 1 】

また、本実施形態では、トレンチ 3 の形成前において、半導体基板 1 0 の第 1 主面 1 0 a 側から p 導電型の不純物を導入することで、トレンチ 3 の形成領域の深さよりも浅くチャネル層 4 a を形成する。そして、チャネル層 4 a の形成工程の後に、チャネル層 4 a とドリフト層 2 とでエッティングレートが異なるエッティング方法によりトレンチ 3 を形成する。また、トレンチ 3 の形成工程では、エッティングレートの変化を検出することに基づいてエッティングの終了時期を定めている。このようにすると、チャネル層 4 a とドリフト層 2 との境界 1 4 を適切に検出した上で、トレンチ 3 の終端位置を定めることができるために、ゲート絶縁膜 6 のうち、底壁絶縁膜 6 b や上部絶縁膜 6 c とチャネル層 4 a との位置合わせ、ひいては、トレンチ 3 の下端部とチャネル層 4 a の下端部 9 との位置合わせを行いやしくなる。そして、チャネル層 4 a に隣接する位置であって且つチャネル層 4 a とドリフト層 2 との境界 1 4 よりも下側の領域に高濃度の調整層 8 を形成しているため、チャネル層 4 a の下端部 9 が下方にずれることを抑制することができる。このように、チャネル層 4 a の深さのばらつき、すなわちゲート突出長のばらつきを抑制することができる。このため、チャネル深さの増大に起因するデバイス機能の低下を抑制ないし防止することができる。

【 0 0 9 2 】

なお、本実施形態では、チャネル層 4 a 、トレンチ 3 、調整層 8 、ゲート絶縁膜 6 、ゲート電極 7 の順に形成する例を示した。しかしながら、チャネル層 4 a 、トレンチ 3 、ゲート絶縁膜 6 、調整層 8 、ゲート電極 7 の順に形成しても良い。また、トレンチ 3 、調整層 8 、ゲート絶縁膜 6 、チャネル層 4 a 、ゲート電極 7 の順に形成しても良い。さらには、トレンチ 3 、調整層 8 、チャネル層 4 a 、ゲート絶縁膜 6 、ゲート電極 7 の順に形成しても良い。

【 0 0 9 3 】

10

20

30

40

50

(第3実施形態)

本実施形態において、上記実施形態に示した半導体装置100及びその製造方法と共に通する部分についての説明は割愛する。第1実施形態では、主として調整層8により、チャネル層4aの拡散による沈み込みを抑制し、ひいてはゲート突出長のバラツキを抑制する例を示した。これに対し、本実施形態では、底壁絶縁膜6bの厚さのばらつきを抑制し、ひいてはゲート突出長のばらつきを抑制する点を特徴とする。

【0094】

図13に示す半導体装置100は、基本的に第1実施形態の図1に示した半導体装置100と類似の構成となっている。異なる点は、調整層8を有していない点と、高濃度ボディ領域4bを有していない点と、ボディコンタクト領域16を有している点である。

10

【0095】

図13に示す半導体装置100も、シリコン基板1、ドリフト層2、チャネル層4a、ソース層5などによって構成される半導体基板10を備えており、この半導体基板10の第1主面10a側に、当該半導体基板10の厚さ方向を深さ方向とするように掘り下げられたトレンチ3が形成されている。

【0096】

シリコン基板1は、MOSFETのドレイン領域として機能するn導電型(n+)の基板として構成されており、このシリコン基板1上に、エピタキシャル成長によりn導電型(n-)のドリフト層2が形成されている。また、半導体基板10には第1主面10aに開口するトレンチ3が形成されており、このトレンチ3は、ソース層5を貫通しつつ、ドリフト層2まで掘り下げられている。また、トレンチ3には、トレンチ3の壁面に形成されたゲート絶縁膜6を介して、導電材料であるポリシリコンが埋め込まれ、ゲート電極7が構成されている。

20

【0097】

また、ゲート絶縁膜6として、トレンチ3の側壁3aに形成された側壁絶縁膜6aと底壁3bに形成された底壁絶縁膜6bを有しており、底壁絶縁膜6bのほうが、側壁絶縁膜6aよりも膜厚が厚くなっている。底壁絶縁膜6bは、後述するように、トレンチ3の底壁3bを選択的に酸化することで形成されている。そして、底壁絶縁膜6bをマスクとして、n導電型(n-)のドリフト層2にトレンチ3の側壁3aからp導電型の不純物が導入され、側壁3aに沿ってp導電型(p)のチャネル層4aが形成されている。チャネル層4aは、このようにトレンチ3の側壁3aに沿って形成された部分と、隣り合う側壁3aに沿って形成された部分を連結する深さの浅い部分と、を有している。

30

【0098】

また、トレンチ3の側壁3aに隣接する部分において、チャネル層4aの上方には、n導電型(n+)のソース層5が形成されている。また、該ソース層5に隣接して、p導電型(p+)のボディコンタクト領域16が形成されている。このボディコンタクト領域16は、隣り合うトレンチ3の中間部に形成されている。ソース層5とボディコンタクト領域16には、ソース電極17が接続されている。

【0099】

次に、図14～図19を参照して、図13に示す半導体装置100の製造方法について説明する。

40

【0100】

先ず、n導電型(n+)のシリコン基板1上に、エピタキシャル成長によりn導電型(n-)のドリフト層2が形成された半導体基板10を準備する。

【0101】

次に、図14(a)に示すように、半導体基板10の第1主面10a上にレジストや酸化膜等で所定の開口部を有する図示しないマスクを形成した後、ドリフト層2をエッティングして、半導体基板10にトレンチ3を形成する。なお、上記エッティングにおいて酸化膜からなるハードマスクを使用する場合、トレンチ3の形成後、該ハードマスクを第1主面10aに残しておいてよい。

50

【0102】

次に、図14(b)に示すように、トレンチ3が形成された半導体基板10を熱酸化して、トレンチ3の側壁3aに側壁絶縁膜6aを形成する。このとき、トレンチ3の底壁3bや上部3c(第1主面10a)にも、熱酸化による絶縁膜が形成される。

【0103】

次に、図14(c)に示すように、トレンチ3の内壁のうち、底壁3bを選択的に酸化して、底壁3bに側壁絶縁膜6aよりも膜厚の厚い底壁絶縁膜6bを形成する。

【0104】

上記トレンチ3の底壁3bを選択的に酸化する工程は、本実施形態に係る半導体装置100の製造方法における要部であり、図15及び図16を用いてより詳細に説明する。

10

【0105】

図15に示す底壁絶縁膜6bの形成工程は、通常、半導体基板10の第1主面10aで行われるLOCOS(Local Oxidation of Silicon)法を、トレンチ3の底壁3bの選択的な酸化に応用したものである。

【0106】

図14(b)に示した側壁絶縁膜6aの形成後、図15(a)に示すように、先ず半導体基板10の第1主面10a全面に窒化膜18を堆積させる。

【0107】

次に、図15(b)に示すように、例えはArイオンを用い、第1主面10a側からトレンチ3の深さ方向に窒化膜18を異方性エッティングして、窒化膜18のうち、トレンチ3の側壁3aに形成されている部分を残し、底壁3bに形成されている部分を選択的に除去する。なお、この工程では、トレンチ3の底壁3bだけでなく第1主面10a上に形成されていた窒化膜18も同時に除去する。

20

【0108】

次に、図15(c)に示すように、トレンチ3の側壁3aに窒化膜18が残った状態で、半導体基板10を酸化雰囲気中に曝して熱酸化する。これによって、窒化膜18が除去されたトレンチ3の底壁3bを選択的に熱酸化し、底壁3bに、側壁絶縁膜6aよりも膜厚の厚い底壁絶縁膜6bを形成する。なお、この工程では、トレンチ3の底壁3bだけでなく、窒化膜18が形成されていない半導体基板10の第1主面10aも熱酸化されて、側壁絶縁膜6aよりも膜厚の厚い絶縁膜が形成される。

30

【0109】

最後に、リン酸によるウェットエッティングや等方的なドライエッティングを行って、トレンチ3の側壁3aに形成されている窒化膜18を除去することで、図14(c)に示した底壁絶縁膜6bが形成された状態となる。なお、トレンチ3の側壁3aに形成されている窒化膜18は、除去せずに最後まで残しておき、上記側壁絶縁膜6aと該窒化膜18とで、側壁絶縁膜を構成するようにしてもよい。

【0110】

図15に示す底壁絶縁膜6bを形成する工程においては、トレンチ3の底壁3bに形成する底壁絶縁膜6bの膜厚を、窒化膜18の選択的除去の後に行う図15(c)の半導体基板10の熱酸化条件だけで制御することができる。このように、底壁絶縁膜6bの膜厚制御を一つの工程に単純化できるため、CVD酸化膜の堆積とエッチバックの二つの工程により、底壁絶縁膜6bの膜厚を制御する従来の方法に較べて、底壁絶縁膜6bの厚さをつらつきを小さくすることができる。

40

【0111】

一方、図16に示す底壁絶縁膜6bの形成工程は、異方性プラズマ酸化を、トレンチ3の底壁3bの選択的な酸化に応用したものである。異方性プラズマ酸化では、酸素プラズマを一定方向に導入し、該酸素プラズマが垂直に突き当たる面と該酸素プラズマの導入方向に平行な面とで酸化速度が異なり、後者の面ではほとんど酸化が行われずに、前者の面において厚い酸化膜を得ることができる。これを、以下のようにして、底壁絶縁膜6bの形成に用いるものである。

50

【0112】

図16に示す工程では、図14(b)に示した側壁絶縁膜6aの形成後において、高バイアスを印加してトレンチ3内に酸素プラズマを導入し、酸素プラズマが垂直に突き当たるトレンチ3の底壁3bを選択的に酸化して、底壁3bに底壁絶縁膜6bを形成する。なお、この場合にも、トレンチ3の底壁3bだけでなく、酸素プラズマが垂直に突き当たる半導体基板10の第1主面10aが酸化され、側壁絶縁膜6aより膜厚の厚い絶縁膜が形成される。

【0113】

図16に示す工程においても、底壁絶縁膜6bの膜厚を、トレンチ3の深さ方向に導入する酸素プラズマの導入条件だけで制御することができる。したがって、この場合も、底壁絶縁膜6bの膜厚制御を一つの工程に単純化できるため、上記した従来の方法に較べて、底壁絶縁膜6bの厚さばらつきを小さくすることができる。なお、上記したゲート絶縁膜6の形成方法は、第1実施形態及び第2実施形態に示した半導体装置の製造にも適用することができる。10

【0114】

次に、図14(c)に示した底壁絶縁膜6bの形成工程に再び戻って、以降の半導体装置100の製造で実施する工程を説明する。

【0115】

底壁絶縁膜6bを形成した後は、図17に示すように、底壁絶縁膜6bをマスクとして、トレンチ3の側壁3aから半導体基板10のドリフト層2に、ボロン(B)等のp導電型の不純物を導入する。このとき、膜厚の厚い底壁絶縁膜6bによってトレンチ3の底壁3b側にはp導電型の不純物が導入されることなく、トレンチ3の側壁3aに沿ってp導電型(p)のチャネル層4aを形成することができる。なお、この場合、トレンチ3の側壁3aだけでなく、第1主面10aからも不純物が導入され、第1主面10aの表層にも、チャネル層4aが形成される。そして、第1主面10aの表層に形成されたチャネル層4aにより、側壁3aに沿って形成されたチャネル層4a同士が連結された状態となる。20

【0116】

なお、図15と図16に例示した底壁絶縁膜6bの形成工程では、上記したように、トレンチ3の底壁3bだけでなく、半導体基板10の第1主面10aにも膜厚の厚い絶縁膜が形成される。第1主面10aに膜厚の厚い絶縁膜が付いた状態でチャネル層4aの形成工程を実施すると、隣り合うトレンチ3の間隔が広い場合には、半導体基板10における第1主面10aの表層にp導電型の不純物が導入されず、側壁3aに沿って形成されたチャネル層4aが隣り合うトレンチ3間で連結されなくなる。このため、図17に示したチャネル層4aの形成工程を実施する前に、第1主面10a上に形成されている絶縁膜をエッチングして、ある程度、薄くしておくことが好ましい。30

【0117】

図17に例示したチャネル層4aの形成工程は、トレンチ3の側壁3aに対して、p導電型の不純物のボロン(B)を斜めにイオン注入する、斜めイオン注入工程からなる。この斜めイオン注入工程は、トレンチ3の側壁3aからのチャネル層4aの厚さや、不純物濃度を制御する上で好ましい。しかしながら、チャネル層4aの形成工程はこれに限らず、例えばp導電型の不純物を気相拡散によってトレンチ3の側壁3aから導入し、チャネル層4aを形成するようにしてもよい。40

【0118】

次に、図18(a)に示すように、トレンチ3に導電材料を埋め込んで、ゲート電極7を形成する。

【0119】

ゲート電極7の形成では、例えば、半導体基板10の第1主面10a全面にポリシリコン等の導電材料を堆積してトレンチ3を埋め込んだ後、エッチバックする方法を用いる。また、この工程においては、図18(a)に示すように、トレンチ3に埋め込まれる導電材料の表面が半導体基板10の第1主面10aより深い位置となるようにして、ゲート電50

極 7 を形成することが好ましい。換言すれば、ゲート電極 7 の上端部 7 a が、第 1 主面 10 a よりも深い位置となるように、トレンチ 3 内に導電材料を埋め込む。これによれば、第 1 主面 10 a より深い位置に設定されるゲート電極 7 の上端部 7 a の深さ d 1 を基準として、ソース層 5 の不純物導入を行うことができる。これによれば、ゲート電極 7 の深さ d 1 に対するソース層 5 の深さ d 2 をゲート電極 7 の上端部 7 a に整合させて、セルフアラインで制御することができる。

【 0 1 2 0 】

次に、図 18 (b) に示すように、半導体基板 10 の第 1 主面 10 a 上に所定の開口部を有するレジストマスク 15 を形成して、砒素 (As) 等の n 導電型の不純物を半導体基板 10 にイオン注入し、トレンチ 3 の側壁 3 a に沿って形成されたチャネル層 4 a の上方に、n 導電型 (n +) のソース層 5 を形成する。このソース層 5 の形成工程では、上記したように、図 18 (a) に示したゲート電極 7 の深さ d 1 を基準として、ソース層 5 の深さ d 2 をセルフアラインで制御することができる。なお、隣り合うトレンチ 3 の間隔が狭い場合には、レジストマスク 15 を形成することなく、半導体基板 10 の第 1 主面 10 a 全面に n 導電型の不純物をイオン注入するようにしてもよい。

10

【 0 1 2 1 】

次に、図 19 (a) に示すように、半導体基板 10 の第 1 主面 10 a 上に所定の開口部を有するレジストマスク 19 を形成して、ボロン (B) 等の p 導電型の不純物を半導体基板 10 に導入し、隣り合うトレンチ 3 間の中央部に、p 導電型 (p +) のボディコンタクト領域 16 を形成する。

20

【 0 1 2 2 】

次に、図 19 (b) に示すように、半導体基板 10 の第 1 主面 10 a 全面に層間絶縁膜 11 を堆積した後、この層間絶縁膜 11 に、n 導電型 (n +) のソース層 5 と p 導電型 (p +) のボディコンタクト領域 16 に、ソース電極 17 を接続するための開口部 20 を形成する。

【 0 1 2 3 】

最後に、半導体基板 10 の第 1 主面 10 a 全面にアルミニウム (Al) 等からなる配線材料を堆積して、ソース層 5 とボディコンタクト領域 16 に接続するソース電極 17 を形成すれば、図 13 の半導体装置 100 を製造することができる。

【 0 1 2 4 】

30

次に、本実施形態に係る半導体装置 100 の製造方法の効果について説明する。

【 0 1 2 5 】

本実施形態では、トレンチ 3 の底壁 3 b に形成した底壁絶縁膜 6 b をマスクとして、トレンチ 3 の側壁 3 a に不純物を導入し、チャネル層 4 a を形成する。したがって、チャネル層 4 a を形成するためのレジスト工程が必要なくなり、底壁絶縁膜 6 b からなるマスクによりセルフアラインで形成されるチャネル層 4 a によって、トレンチ 3 の下端部とチャネル層 4 a の下端部 9 の間隔であるゲート突出長が決定される。このため、レジスト工程を省いてプロセスを簡略化し、製造コストを低減できるだけでなく、レジスト工程に伴うゲート突出長の製造ばらつきを排除することができる。

【 0 1 2 6 】

40

また、トレンチ 3 の底壁 3 b を選択的に酸化することにより、ゲート絶縁膜 6 として、側壁絶縁膜 6 a よりも膜厚の厚い底壁絶縁膜 6 b を形成するようにしている。このように、底壁絶縁膜 6 b の膜厚制御を一つの工程に単純化している。このため、二つの工程を経る従来の底壁絶縁膜の形成方法に較べて、底壁絶縁膜 6 b の厚さばらつきを小さくすることができる。ゲート突出長は、底壁絶縁膜 6 b の厚さによってばらつくため、これにより、ゲート突出長のばらつきを抑制することができる。

【 0 1 2 7 】

なお、本実施形態では、トレンチ 3 の側壁 3 a から p 導電型の不純物を導入して、側壁 3 a に沿ったチャネル層 4 a を形成する。したがって、トレンチ 3 の深さ方向において、チャネル層 4 a の不純物濃度の勾配やばらつきを小さくでき、ゲート閾値電圧のばらつき

50

を抑制できることは言うまでもない。

【0128】

以上のように、本実施形態に係る製造方法によれば、チャネル層4aの下端部9からのゲート突出長をばらつきなく安定して得ることができ、性能とコストを両立することができる。

【0129】

(第4実施形態)

本実施形態において、上記実施形態に示した半導体装置100及びその製造方法と共に通する部分についての説明は割愛する

図20に示す半導体装置100は、基本的に第3実施形態の図13に示した半導体装置100と同じ構成となっている。異なる点は、p導電型(p-)の低濃度ボディ層21が、ドリフト層2の上に、追加形成されている点である。

【0130】

この低濃度ボディ層21は、不純物濃度がp導電型(p)のチャネル層4aより低濃度に設定され、チャネル層4aの下端部9と同程度の深さで形成されている。したがって、図13に示す半導体装置100と異なり、隣り合うトレンチ3間が、チャネル層4aの下端部9近くの深さまで、ソース層5を除いてp導電型となっている。このため、トレンチ3の側壁3aに沿って形成されたチャネル層4aの電位を安定化させることができる。また、トレンチ3の側壁3aに沿うチャネル層4aの間に、p導電型の低濃度ボディ層21が存在するため、JFETとしての効果を抑制することができる。

【0131】

さらに、図20に示す例では、低濃度ボディ層21がチャネル層4aと同程度の深さで形成されており、n導電型とp導電型の境界面は、隣接するトレンチ3間に於いて略フラットで、大きな曲率変化がない構造となっている。すなわち、電界集中が起き難い構造となっている。

【0132】

また、チャネル層4a及び低濃度ボディ層21がトレンチ3よりも浅いため、トレンチ3の下端部でブレークさせることができる。これにより、ドレイン耐圧を向上させることができる。

【0133】

次に、図20に示す半導体装置100の製造方法について、図21～図24を参照して説明する。

【0134】

先ず、図21に示すように、n導電型(n+)のシリコン基板1上にn導電型(n-)のドリフト層2が形成され、該ドリフト層2上にp導電型(p-)の低濃度ボディ層21が形成された半導体基板10を準備する。このように、トレンチ3を形成する前に、後工程で形成するチャネル層4aより低濃度の低濃度ボディ層21を、半導体基板10の第1主面10a側に予め形成しておく。

【0135】

次に、図22(a)に示すように、半導体基板10の第1主面10aに開口し、低濃度ボディ層21を貫通して、ドリフト層2に達するトレンチ3を形成する。このトレンチ形成工程においては、p導電型の低濃度ボディ層21におけるエッティングレートに較べて、n導電型のドリフト層2のエッティングレートのほうが小さいエッチャントを選択することが好ましい。

【0136】

これによれば、p導電型の低濃度ボディ層21を大きいエッティングレートでエッティングして、トレンチ3の下端部がn導電型のドリフト層2との境界面(PN接合面)に到達した時、エッティングレートが急に小さくなる。これによって、該境界面がエッティングのストップとなり、以降のドリフト層2のエッティングレートは小さいため、トレンチ3の最終的な深さを、高精度に制御することができる。上記エッティングには、例えば、塩素(C1)

10

20

30

40

50

系ガスや臭素(Br)系ガスのRIE等が利用可能である。

【0137】

次の図22(b)以降の工程は、それぞれ、第3実施形態の図14(b)以降で説明した半導体装置100の各製造工程と同様の処理をする工程である。このため、各図の対応関係だけを示して、処理内容の説明は省略する。

【0138】

図22(b)は、側壁絶縁膜6aの形成工程で、図14(b)で説明した処理を実施する。また、図22(c)は、底壁絶縁膜6bの形成工程で、図14(b)で説明した処理を実施する。本実施形態における底壁絶縁膜6bの形成においても、図15と図16で説明した詳細工程を適用できることは言うまでもない。

10

【0139】

図23(a)は、チャネル層4aの形成工程で、図17で説明した処理を実施する。また、図23(b)は、ゲート電極7の形成工程で、図18(a)で説明した処理を実施する。

【0140】

図24(a)は、ソース層5の形成工程で、図18(b)で説明した処理を実施する。また、図24(b)は、ボディコンタクト領域16の形成工程で、図19(a)で説明した処理を実施する。

【0141】

ボディコンタクト領域16を形成した後、図19(b)で説明したように、半導体基板10の第1主面10a全面に層間絶縁膜11を堆積し、ソース電極17をソース層5とボディコンタクト領域16に接続するための開口部20を形成する。

20

【0142】

最後に、半導体基板10の第1主面10a全面にアルミニウム(A1)等からなる配線材料を堆積して、ソース層5とボディコンタクト領域16に接続するソース電極17を形成すれば、図20に示す半導体装置100を製造することができる。

【0143】

(第5実施形態)

本実施形態において、上記実施形態に示した半導体装置100及びその製造方法と共に通する部分についての説明は割愛する

30

図25に示す半導体装置100は、基本的に第4実施形態の図20に示した半導体装置100と同じ構成となっている。異なる点は、p導電型(p-)の低濃度ボディ層21に代えて、p導電型(p+)の高濃度ボディ領域22を有する点である。

【0144】

この高濃度ボディ領域22は、不純物濃度がp導電型(p)のチャネル層4aより高濃度に設定され、多段で構成されている。詳しくは、p導電型(p+)のボディコンタクト領域16と同じ半導体基板10の平面位置において、ボディコンタクト領域16に連なって3段で形成されている。最下段の高濃度ボディ領域22aは、その下端部が、チャネル層4aの下端部9と同程度の深さに形成されている。最上段の高濃度ボディ領域22cは、半導体基板10の第1主面10a側表層において、ボディコンタクト領域16に隣接して形成されている。そして、中段の高濃度ボディ領域22bは、2つの高濃度ボディ領域22a, 22cに挟まれて形成されている。

40

【0145】

図25に示す半導体装置100も、図20に示した半導体装置同様、隣り合うトレンチ3間が、チャネル層4aの下端部9近くの深さまで、ソース層5を除いてp導電型となっている。このため、トレンチ3の側壁3aに沿って形成されたチャネル層4aの電位を安定化させることができる。また、JFETとしての効果を抑制することができる。

【0146】

また、図25に示す例でも、高濃度ボディ領域22の下端部がチャネル層4aの下端部9と同程度の深さとなっているため、n導電型とp導電型の境界面は、隣接するトレンチ

50

3間ににおいて略フラットで、大きな曲率変化がない構造となる。すなわち、電界集中が起き難い構造となっている。

【0147】

また、チャネル層4a及び高濃度ボディ領域22がトレンチ3よりも浅いため、トレンチ3の下端部でブレークさせることができる。これにより、ドレイン耐圧を向上させることができる。

【0148】

図25に示す半導体装置100を製造するにあたっては、図18(b)で説明した処理まで実施した後、図26に示すように、注入深さを変えてイオン注入を多段に行う。図26では、最下段の高濃度ボディ領域22aが形成された状態を示している。

10

【0149】

なお、図26に示す工程では、レジストマスク19を形成して多段イオン注入を実施しているが、図19(b)に示した層間絶縁膜11の形成後、層間絶縁膜11に形成した開口部20をマスクとして、多段イオン注入を実施してもよい。多段イオン注入後には、先に形成してあるチャネル層4aへの影響がない程度の温度と時間で、注入したイオンの活性化と拡散の処理を行う。具体的には、チャネル層4aとのクリアランスを $0.5\mu m$ 程度とした場合、濃い注入($\sim 10^{15} cm^{-2}$)であっても、900程度のアニールで、チャネル層4aに影響が及ぶことなく、注入したイオンの活性化と拡散の処理を行うことができる。

【0150】

20

なお、上記実施形態では、多段イオン注入による高濃度ボディ領域22の例を示した。しかしながら、図27に示すように、隣り合うトレンチ3の中間部において、第2のトレンチ23が形成され、第2のトレンチ23の下端部に隣接する形で、p導電型(p+)の高濃度ボディ領域24が形成されても良い。この高濃度ボディ領域24は、その下端部が、チャネル層4aの下端部9と同程度の深さに形成されている。また、高濃度ボディ領域24は、図13に示す半導体装置100のボディコンタクト領域16としても機能する。ソース電極17は、層間絶縁膜11を介して、高濃度ボディ領域24とソース層5に接続されている。

【0151】

30

図27に示す半導体装置100を製造するにあたっては、図19(a)に示したボディコンタクト領域16の形成工程を実施することなく、図19(b)に示した層間絶縁膜11の形成工程を実施する。そして、図28に示すように、層間絶縁膜11に開口部20を形成した後も引き続きエッチングを継続して、第2のトレンチ23を形成する。次いで、第2のトレンチ23を介してイオン注入を行い、高濃度ボディ領域24を形成する。なお、この場合も、イオン注入後には、先に形成してあるチャネル層4aへの影響がない程度の温度と時間で、注入したイオンの活性化と拡散の処理を行う。

【0152】

30

図26及び図28に示した製造方法によれば、トレンチ3の形成前に低濃度ボディ層21を予め形成しておく方法に較べて、隣接するトレンチ3間のp導電型の不純物領域をより高濃度とすることができます。したがって、上記方法により製造される図25及び図27に示す半導体装置100においては、図20に示した半導体装置100に較べて、トレンチ3の側壁3aに沿って形成されるチャネル層4aの電位をより安定化することができる。また、隣接するトレンチ3間でp導電型領域とn導電型領域の境界面を略フラットにすることで、電界集中が起き難い構造にできることは言うまでもない。

40

【0153】

以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。

【0154】

半導体装置における各層の導電型は、例えば図1に示すものに限らず、それと逆になっ

50

ていてもよい。すなわち、Pチャネル型の素子として構成されていてもよい。

【0155】

上記実施形態では、MOSFETとして構成された半導体装置100を例示したが、半導体装置100はIGBTとして構成されていてもよい。この場合、コレクタとして機能するp導電型(p+)のシリコン基板1を採用すれば良い。また、製造方法については、上記各実施形態と同様の製造方法を用いればよい。

【0156】

調整層8を有さない半導体装置100において、図1に示す高濃度ボディ領域4bを採用しても良い。一方、調整層8を有する半導体装置100において、図25に示す多段イオン注入による高濃度ボディ領域22、図27に示す第2のトレンチ23を利用した高濃度ボディ領域24を採用しても良い。10

【0157】

また、調整層8を有さない半導体装置100において、高濃度ボディ領域4bに代えて、図20に示す低濃度ボディ層21を採用しても良い。

【0158】

第1実施形態、第2実施形態、第5実施形態では、高濃度ボディ領域4b, 22, 24が、チャネル層4aの下端部9と同程度の深さとされ、トレンチ3の下端部よりも浅くされる例を示した。しかしながら、高濃度ボディ領域の深さは上記例に限定されるものではない。

【0159】

例えば図29に示す半導体装置100は、第1実施形態の図1に示した半導体装置100に対し、高濃度ボディ領域4bが、チャネル層4aの下端部9、ひいてはトレンチ3の下端部よりも深い位置まで形成された構成となっている。

【0160】

また、図30に示す半導体装置100は、第1実施形態の図1に示した半導体装置100に、第5実施形態の図25に示した多段イオン注入による高濃度ボディ領域22を組み合わせた構成となっている。そして、高濃度ボディ領域22が、チャネル層4aの下端部9、ひいてはトレンチ3の下端部よりも深い位置まで形成された構成となっている。

【0161】

また、図31に示す半導体装置100は、第1実施形態の図1に示した半導体装置100に、第5実施形態の図27に示した、第2のトレンチ23を利用した高濃度ボディ領域24を組み合わせた構成となっている。そして、高濃度ボディ領域24が、チャネル層4aの下端部9、ひいてはトレンチ3の下端部よりも深い位置まで形成された構成となっている。30

【0162】

また、図32に示す半導体装置100は、第5実施形態の図25に示した半導体装置100に対し、高濃度ボディ領域22が、チャネル層4aの下端部9、ひいてはトレンチ3の下端部よりも深い位置まで形成された構成となっている。

【0163】

また、図33に示す半導体装置100は、第5実施形態の図27に示した半導体装置100に対し、高濃度ボディ領域24が、チャネル層4aの下端部9、ひいてはトレンチ3の下端部よりも深い位置まで形成された構成となっている。40

【0164】

これら図29～図33に例示したように、高濃度ボディ領域4b, 22, 24がトレンチ3の下端部よりも深い位置まで形成された構成とすると、アバランシェブレークダウン時のブレークポイントがトレンチ3の下端部ではなく、高濃度ボディ領域4b, 22, 24の下端部となる。これにより、アバランシェブレークダウン時に生じたキャリアは、高濃度ボディ領域4b, 22, 24を介して引き抜かれることとなる。したがって、リカバリー耐量を向上させることができる。

【0165】

10

20

30

40

50

特に、調整層8を有する構成では、チャネル層4aの下端部9より深い位置まで高濃度ボディ領域4b, 22, 24を設けても、調整層8の効果により、高濃度ボディ領域4b, 22, 24の形成に伴ってチャネル層4aの下端部9の位置が深くなる、すなわちチャネル層4aが沈み込むのを抑制することができる。このため、高濃度ボディ領域4b, 22, 24がトレンチ3の下端部よりも深い位置まで形成された構成では、チャネル層4aの沈み込みを抑制しつつ、リカバリー耐量を向上させることができる。


【符号の説明】

【0166】


1 ...シリコン基板、2 ...ドリフト層、3 ...トレンチ、3a ...側壁、3b ...底壁、4a ...チャネル層、4b ...高濃度ボディ領域、6 ...ゲート絶縁膜、6a ...側壁絶縁膜、6b ...底壁絶縁膜、7 ...ゲート電極、8 ...調整層、9 ...下端部、10 ...半導体基板、22, 22a ~ 22c ...高濃度ボディ領域、23 ...第2のトレンチ、24 ...高濃度ボディ領域、100 ...半導体装置

10


【図1】




【図2】




【図3】




【図4】




【図5】




【図7】




【図6】




【図8】




【図9】





【図10】





(b)




【図11】






【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】



【図20】




【図21】




【図22】


(a)




(b)




(c)



【図23】




(b)




【図24】


(a)




(b)




【図25】




【図27】




【図26】




【図28】




【図29】




【図31】




【図30】




【図32】



【図3-3】



【図3-4】



フロントページの続き

(51)Int.CI.

F I

H 0 1 L	29/78	6 5 3 C
H 0 1 L	29/78	6 5 8 A
H 0 1 L	29/78	6 5 8 B
H 0 1 L	29/78	6 5 8 C
H 0 1 L	29/78	6 5 8 F
H 0 1 L	29/78	6 5 8 G

審査官 工藤 一光

(56)参考文献 特開2004-327598 (JP, A)

特開2005-056912 (JP, A)

国際公開第2011/039888 (WO, A1)

特開2001-284588 (JP, A)

(58)調査した分野(Int.CI., DB名)

H 0 1 L 2 1 / 3 3 6

H 0 1 L 2 9 / 7 8 - 2 9 / 7 9 2