# (12)特許公報(B2)

(11) 特許番号

(24) 登録日 平成23年3月25日 (2011.3.25)

### 特許第4706296号

(P4706296)

(45) 発行日 平成23年6月22日(2011.6.22)

(19) 日本国特許庁(JP)

(51) Int.Cl.			FΙ		
GO9F	9/30	(2006.01)	GO9F	9/30	338
HO1L	27/32	(2006.01)	GO9F	9/30	365Z
HO1L	51/50	(2006.01)	HO5B	33/14	А
H05B	33/04	(2006.01)	HO5B	33/04	
	00,0,	(2000.01)	11000	00,01	

#### 請求項の数 5 (全 34 頁)

(21) 出願番号 (22) 出願日 (65) 公開番号	特願2005-88443 (P2005-88443) 平成17年3月25日 (2005.3.25) 特開2006-267847 (P2006-267847A)	(73)特許権者	音 000001443 カシオ計算機株式会社 東京都渋谷区本町1丁目6番2号
(43) 公開日	平成18年10月5日 (2006.10.5)	(74)代理人	110001254
審査請求日	平成19年8月24日 (2007.8.24)		特許業務法人光陽国際特許事務所
		(74)代理人	100090033
			弁理士 荒船 博司
		(74)代理人	100093045
			弁理士 荒船 良男
		(72)発明者	白嵜友之
			東京都八王子市石川町2951番地5 カ
			シオ計算機株式会社 八王子技術センター
			内
			最終頁に続く

(54) 【発明の名称】 ディスプレイパネル

(57)【特許請求の範囲】

【請求項1】

基板と、

前記基板上に設けられた複数のトランジスタと、

前記複数のトランジスタのゲート、ソース及びドレインとは異なる導電層によって<u>、そ</u>れぞれ凸設して形成された複数の第一配線及び複数の第二配線を含む複数の配線と、

前記<u>第一配線及び第二配線</u>の間において前記<u>第一配線及び第二配線</u>に沿って前記基板上 に配列され、それぞれ前記複数のトランジスタのうちの少なくとも1つのトランジスタを 介して前記第一配線と接続される複数の画素電極と、

前記各画素電極上に成膜された発光層と、

前記発光層を被覆し前記第二配線と導通する対向電極と、

10

一方の面側において、前記複数の第一配線と対応する位置に前記第一配線のそれぞれと 導通する複数の第一厚膜配線及び前記複数の第二配線と対応する位置に前記第二配線のそれぞれと導通する複数の第二厚膜配線が形成された封止基板と、

を備え、互いに隣接する第一厚膜配線同士の間に前記第二厚膜配線が配置され、前記複数 の第二厚膜配線は一方の端部において引き回し配線によってすべて互いに導通し、前記複 数の第一厚膜配線における前記引き回し配線側の一方の端部は、前記引き回し配線と離間 して配置されていることを特徴とするディスプレイパネル。

【請求項2】

前記第一厚膜配線は、互いに独立に形成されていることを特徴とする請求項1に記載の 20

ディスプレイパネル。

【請求項3】

前記<u>第一</u>厚膜配線は、すべて互いに導通するように形成されていることを特徴とする請 求項1に記載のディスプレイパネル。

【請求項4】

前記トランジスタは、ソース及びドレインの一方が画素電極に接続された駆動トランジ スタと、前記駆動トランジスタのソース - ドレイン間に書込電流を流すスイッチトランジ スタと、発光期間に前記駆動トランジスタのソース - ゲート間の電圧を保持する保持トラ ンジスタとを有することを特徴とする請求項1から請求項<u>3</u>のいずれか一項に記載のディ スプレイパネル。

【請求項5】

前記第一配線は、前記駆動トランジスタのドレイン及びソースの他方と接続されている ことを特徴とする請求項<u>4</u>に記載のディスプレイパネル。

- 【発明の詳細な説明】
- 【技術分野】
- [0001]

本発明は、発光素子をサブピクセルに用いたディスプレイパネルに関する。

【背景技術】

[0002]

発光素子である有機エレクトロルミネッセンスディスプレイパネルは、大きく分けてパ 20 ッシブ駆動方式のものと、アクティブマトリクス駆動方式のものに分類することができる が、アクティブマトリクス駆動方式の有機エレクトロルミネッセンスディスプレイパネル が高コントラスト、高精細といった点でパッシブ駆動方式よりも優れている。

【0003】

例えば、特許文献1に記載された従来のアクティブマトリクス駆動方式の有機エレクト ロルミネッセンスディスプレイパネルにおいては、有機エレクトロルミネッセンス素子( 以下、有機EL素子という。)と、画像データに応じた電圧信号がゲートに印加されて有 機EL素子に電流を流す駆動トランジスタと、この駆動トランジスタのゲートに画像デー タに応じた電圧信号を供給するためのスイッチングを行うスイッチ用トランジスタとが、 画素ごとに設けられている。

【0004】

この有機エレクトロルミネッセンスディスプレイパネルでは、走査線が選択されるとス イッチ用トランジスタがオンになり、その時に輝度を表すレベルの電圧が信号線を介して 駆動トランジスタのゲートに印加される。これにより、駆動トランジスタがオンになり、 ゲート電圧のレベルに応じた大きさの駆動電流が電源から駆動トランジスタのソース - ド レインを介して有機EL素子に流れ、有機EL素子が電流の大きさに応じた輝度で発光す る。

[0005]

その際、回路内に設けられたコンデンサであるストレージキャパシタに、駆動トランジスタのゲートに印加された電圧が記憶され、走査線の選択が終了してから次にその走査線 4 が選択されるまでの間では、スイッチ用トランジスタがオフになってもストレージキャパ シタが駆動トランジスタのゲートに電圧を印加するため、ゲート電圧のレベルが保持され 続け、有機EL素子が電圧に応じた駆動電流の大きさに従った輝度で発光し続ける。

【0006】

このような有機エレクトロルミネッセンスディスプレイパネルを駆動するために、有機 エレクトロルミネッセンスディスプレイパネルの周辺に駆動回路を設け、有機エレクトロ ルミネッセンスディスプレイパネルに敷設された走査線、信号線、電源線等に電圧を印加 することが行われている。

【0007】

また、従来のアクティブマトリクス駆動方式の有機エレクトロルミネッセンスディスプ 50

10

レイパネルでは、電源線のような有機EL素子に電流を流す配線はスイッチ用トランジス タ、駆動トランジスタ等といった薄膜トランジスタの材料を用いて薄膜トランジスタのパ ターニング工程と同時にパターニングされる。

 $\begin{bmatrix} 0 & 0 & 0 & 8 \end{bmatrix}$ 

即ち、有機エレクトロルミネッセンスディスプレイパネルを製造するにあたって、薄膜 トランジスタの電極のもととなる導電性薄膜に対してフォトリソグラフィー法、エッチン グ法を行うことによって、その導電性薄膜から薄膜トランジスタの電極を形状加工すると ともに、同時に電極に接続される配線も形状加工する。そのため、配線が導電性薄膜から 形成されると、配線が薄膜トランジスタの電極の厚さと同じになる。

【特許文献1】特開平8-330600号公報

【発明の開示】

【発明が解決しようとする課題】

[0009]

しかしながら、薄膜トランジスタの電極は、その名の通り薄膜で形成されトランジスタ として機能することを前提に設計されているため、言い換えれば発光素子に電流を流すこ とを前提として設計していないため、配線から複数の発光素子に電流を流そうとすると、 配線の電気抵抗が十分低くないので、電圧降下が発生したり、配線を通じた電流の流れの 遅延が生じたりする。

[0010]

20 電圧降下及び電流遅延を抑えるために配線を低抵抗化することが望まれるが、そのため に例えばトランジスタのソース、ドレイン電極やゲート電極の少なくともいずれか一方と なる金属層を、厚さを変えることなく電流が十分に流れる程度にかなり幅広にパターニン グして低抵抗配線としたりすると、配線が他の配線や導電体等と平面視して重なる面積が 増えてしまい、それらの間で寄生容量が発生してしまう。そのため、電流の流れを遅くす る要因となり、特にトランジスタアレイ基板側からEL光を出射するいわゆるボトムエミ ッション構造の場合、EL素子からの発光を配線が遮光してしまうので、発光面積の割合 である開口率の低下を招いてしまっていた。

[0011]

また、低抵抗化するために薄膜トランジスタのゲート電極やソース、ドレイン電極のエ 30 ッチング精度が低下してしまうと、やはりトランジスタの特性に悪影響を及ぼす恐れがあ る。

[0012]

このように、ボトムエミッション構造における開口率の低下を回避しながら配線の低抵 抗化を図るために、通常、配線の厚膜化に対して比較的厳しい設計条件が課され、精緻な 製造精度が求められる。しかし、そのためにディスプレイパネルが製造し難いものとなり 、生産性を低下させてしまうという問題があった。

[0013]

そこで、本発明は、ディスプレイパネルにおいて、トランジスタ構造に影響を与えるこ となく、配線の低抵抗化を図って電圧降下、信号遅延を抑えることを目的とする。

【課題を解決するための手段】

[0014]

40

10

以上の課題を解決するために、本発明のディスプレイパネルは、

基板と、

前記基板上に設けられた複数のトランジスタと、

前記複数のトランジスタのゲート、ソース及びドレインとは異なる導電層によって、そ れぞれ凸設して形成された複数の第一配線及び複数の第二配線を含む複数の配線と、

前記第一配線及び第二配線の間において前記第一配線及び第二配線に沿って前記基板上 に配列され、それぞれ前記複数のトランジスタのうちの少なくとも1つのトランジスタを 介して前記第一配線と接続される複数の画素電極と、

前記各画素電極上に成膜された発光層と、

前記発光層を被覆し前記第二配線と導通する対向電極と、

一方の面側において、前記複数の第一配線と対応する位置に前記第一配線のそれぞれと 導通する複数の第一厚膜配線及び前記複数の第二配線と対応する位置に前記第二配線のそれぞれと導通する複数の第二厚膜配線が形成された封止基板と、

を備え、互いに隣接する第一厚膜配線同士の間に前記第二厚膜配線が配置され、前記複数 の第二厚膜配線は一方の端部において引き回し配線によってすべて互いに導通し、前記複 数の第一厚膜配線における前記引き回し配線側の一方の端部は、前記引き回し配線と離間 して配置されている。

【0017】

前記第一厚膜配線は、互いに独立に形成されていることが好ましい。

【0018】

前記第一厚膜配線は、すべて互いに導通するように形成されていることが好ましい。

【0019】

前記トランジスタは、ソース及びドレインの一方がサブピクセル電極に接続された駆動 トランジスタと、前記駆動トランジスタのソース - ドレイン間に書込電流を流すスイッチ トランジスタと、発光期間に前記駆動トランジスタのソース - ゲート間の電圧を保持する 保持トランジスタとを有することが好ましい。

【0020】

前記第一配線は、前記駆動トランジスタのドレイン及びソースの他方と接続されている ことが好ましい。

20

10

【発明の効果】

【0021】

本発明によれば、第一配線や第二配線等の配線がトランジスタのゲート、ソース・ドレ インとは異なる導電層によって形成されているから、トランジスタのゲート、ソース・ド レインよりも配線を厚くすることができ、配線を低抵抗化することができる。そのため、 配線を通じてトランジスタ・サブピクセル電極に電流を流した場合でも、電圧降下を抑え ることができるとともに電流遅延も抑えることができる。

【発明を実施するための最良の形態】

【0022】

以下に、本発明を実施するための最良の形態について図面を用いて説明する。但し、以 <sup>30</sup> 下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付され ているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。また、以下 の説明において、エレクトロルミネッセンス(Electro Luminescence)という用語をEL と略称する。

【0023】

なお、本発明のディスプレイパネル1はボトムエミッション構造のディスプレイパネル であり、後述する図6等では図中下方に向かって発光される。また、本明細書で「平面視 」という場合、図6等では図中上方からディスプレイパネル1を見た場合をいう。

【0024】

[第1の実施の形態]

〔ディスプレイパネルの平面レイアウト〕

図1は、第1の実施形態におけるディスプレイパネルの配線構造を示した略平面図であ る。図1では、後述する封止基板80を取り除いた状態を示す。このディスプレイパネル 1においては、1ピクセルの画素3が、垂直方向に並んだ赤色に発光する1ドットの赤サ ブピクセルPrと、緑色に発光する1ドットの緑サブピクセルPgと、青色に発光する1 ドットの青サブピクセルPbと、からなる。このような画素3が絶縁基板2上にマトリク ス状に配列されている。

[0025]

具体的に水平方向の配列に着目すると、複数の赤サブピクセル Prが水平方向(行方向) )に沿って一行に配列され、複数の緑サブピクセル Pgが水平方向に沿って一行に配列さ

(4)

れ、複数の青サブピクセルPbが水平方向に沿って一行に配列されている。垂直方向(列 方向)の配列に着目すると、赤サブピクセルPr、緑サブピクセルPg、青サブピクセル Pbの順に繰り返し配列され、垂直方向に連続して並んだ赤サブピクセルPr、緑サブピ クセルPg、青サブピクセルPbの組み合わせが画素3となる。なお、以下の説明におい て、サブピクセルPはこれら赤サブピクセルPr、緑サブピクセルPg、青サブピクセル P b の中の任意のサブピクセルを表し、サブピクセル P についての説明は赤サブピクセル Pr、緑サブピクセル Pg、青サブピクセル Pbの何れについても適用される。 [0026]

(5)

また、各サブピクセルPの水平方向一端側には、3本の信号線Yr、Yg、Ybが1組 10 となって垂直方向に沿って延在している。以下、3本の信号線Yr、Yg、Ybの組み合 わせを信号線群4という。そして、垂直方向の画素3の列1列につき、1群の信号線群4 が設けられている。すなわち、垂直方向に配列された1列のサブピクセルPr、Pg、P bは、1群の信号線群4の信号線Yr、Yg、Ybにそれぞれ接続されている。1群の信 号線群4に着目すると3本の信号線Yr、Yg、Ybが互いに近接しているが、隣り合う 列の信号線群4の間隔は同一信号線群4内の隣り合う信号線Yr、Yg、Ybの間隔より も広い。

[0027]

ここで、信号線Yrは垂直方向に並ぶ画素3の全ての赤サブピクセルPrに対して信号 を供給するものであり、信号線Ygは垂直方向に並ぶ画素3の全ての緑サブピクセルPg 20 に対して信号を供給するものであり、信号線Ybは垂直方向に並ぶ画素3の全ての青サブ ピクセルPbに対して信号を供給するものである。

また、複数本の走査線Xが水平方向に沿って延在し、これら走査線Xに対して複数本の 供給線Z、複数本の給電配線61(第一配線)及び複数本の共通配線62(第二配線)が 平行に設けられている。水平方向に沿った一行の画素3群につき、1本の走査線Xと、1 本の供給線Zと、1本の給電配線61と、2本の共通配線62とが設けられている。 [0029]

具体的には、2本の共通配線62のうち1本目の共通配線62は垂直方向に隣り合う赤 サブピクセルPrと緑サブピクセルPgの間に配置され、2本目の共通配線62と走査線 Xとは垂直方向に隣り合う緑サブピクセルPgと青サブピクセルPbとの間に配置され、 供給線Z及び給電配線61は青サブピクセルPbと隣の画素3の赤サブピクセルPrとの 間に配置されている。

ここで、走査線X及び供給線Zは、水平方向に沿った一行に配列された画素3の全サブ ピクセルPr、Pg、Pbにそれぞれ信号を供給するものである。また、平面視して、供 給線Ζには給電配線61が重なり合うように積層されて形成されることで電気的に導通さ れているが、走査線Xと走査線Xに重なり合う位置に形成される共通配線62とは絶縁さ れている。

[0031]

40 図1において水平方向に長尺な矩形状で示されたサブピクセルPr、Pg、Pbの位置 には、有機EL素子20のアノードであるサブピクセル電極20a(後述する図2等に図 示)がそれぞれ設けられている。すなわち、ディスプレイパネル1全体に着目して平面視 した場合、複数のサブピクセル電極20aがマトリクス状に配列されており、1つのサブ ピクセル電極20aによって1ドットのサブピクセルPが定まる。従って、給電配線61 と共通配線62との間或いは2本の共通配線62の間において複数のサブピクセル電極2 0 a が水平方向に沿った一行に配列されている。

[0032]

ここで、m、nをそれぞれ2以上の整数とし、画素3が垂直方向に沿ってm個、水平方 向に沿ってn個配列されていると、サブピクセル電極20aは垂直方向に沿ってサブピク セルの一列分の数と同数の(3×m)個だけ、水平方向に沿ってサブピクセルの一行分の

30

数と同数の n 個だけ配列されている。この場合、信号線群 4 が n 群になり、走査線 X 、供 給線 Z 及び給電配線 6 1 はそれぞれm本、共通配線 6 2 は(2 × m)本になる。 【 0 0 3 3 】

また、後述する有機 E L 素子 2 0 の有機 E L 層 2 0 b となる有機化合物含有液を一行分 のサブピクセル内に堰き止める隔壁としても機能する給電配線 6 1 及び共通配線 6 2 の総 和は(3×m)本になるが、全行の有機化合物含有液を各行毎のサブピクセル内に仕切る ためには(3×m+1)本必要になる。このため、共通配線 6 2 と同じ高さ且つ同じ長さ の(3×m+1)本目の隔壁ダミー配線 6 3 (後述する図 9 参照)を給電配線 6 1 及び共 通配線 6 2 に合わせて行方向に並列させる。

[0034]

10

なお、サブピクセル Pr、 Pg、 Pbの色は、有機 EL素子 20の発光色によって定ま る。また、以下の説明において、ピクセル P<sub>i,j</sub>は上から i行目(1 i m)、左から j列目(1 j n)の画素を表し、符号の添字として i および jを用いる場合には i 行 目または j 列目のピクセルに関するものであることを表す。

[0035]

〔サブピクセルの回路構成〕

次に、サブピクセル P r 、 P g 、 P b の回路構成について図 2 の等価回路図を用いて説 明する。何れのサブピクセル P r 、 P g 、 P b も同様に構成されており、それぞれのサブ ピクセル P r 、 P g 、 P b に有機 E L 素子 2 0 、 N チャネル型のアモルファスシリコン薄 膜トランジスタ(以下単にトランジスタと記述する。)21、22、23及びキャパシタ 24が設けられている。以下では、トランジスタ21をスイッチトランジスタ21と称し 、トランジスタ22を保持トランジスタ22と称し、トランジスタ23を駆動トランジス タ23と称する。

【0036】

スイッチトランジスタ21においては、ソース21sが、赤サブピクセルPr<sub>i,j</sub>では 信号線Yr<sub>j</sub>に、緑サブピクセルPg<sub>i,j</sub>では信号線Yg<sub>j</sub>に、青サブピクセルPb<sub>i,j</sub>では 信号線Yb<sub>j</sub>にそれぞれ導通し、ドレイン21dが有機EL素子20のサブピクセル電極 20a、駆動トランジスタ23のソース23s及びキャパシタ24の上層電極24Bに導 通し、ゲート21gが保持トランジスタ22のゲート22g及び走査線X<sub>i</sub>に導通してい る。

[0037]

保持トランジスタ22においては、ソース22sが駆動トランジスタ23のゲート23 g及びキャパシタ24の下層電極24Aに導通し、ドレイン22dが駆動トランジスタ2 3のドレイン23d及び供給線Ziに導通し、ゲート22gがスイッチトランジスタ21 のゲート21g及び走査線Xiに導通している。なお、保持トランジスタ22のドレイン 22dは、供給線Ziの代わりに走査線Xiに接続されていてもよい。

【0038】

駆動トランジスタ23においては、ソース23sが有機EL素子20のサブピクセル電 極20a、スイッチトランジスタ21のドレイン21d及びキャパシタ24の上層電極2 4Bに導通し、ドレイン23dが保持トランジスタ22のドレイン22d及び供給線Z; に導通し、ゲート23gが保持トランジスタ22のソース22s及びキャパシタ24の下 層電極24Aに導通している。なお、保持トランジスタ22のドレイン22dが走査線X ;に接続されている場合は、駆動トランジスタ23のドレイン23dは、保持トランジス タ22のドレイン22dに接続されていない。

[0039]

有機 E L 素子 2 0 のカソードとなる対向電極 2 0 c は共通配線 6 2 に導通している。 【 0 0 4 0 】

垂直方向に沿って配列された画素 3 の何れの赤サブピクセル P r<sub>i,j</sub>のスイッチトラン ジスタ 2 1 のソース 2 1 s も共通の信号線 Y r<sub>j</sub>に導通し、垂直方向に沿って配列された 画素 3 の何れの緑サブピクセル P g<sub>i,j</sub>のスイッチトランジスタ 2 1 のソース 2 1 s も共 30

20

10

20

40

通の信号線 Ygjに導通し、垂直方向に沿って配列された画素 3の何れの青サブピクセル Pb<sub>i,j</sub>のスイッチトランジスタ 2 1のソース 2 1 sも共通の信号線 Yb<sub>j</sub>に導通している 。

【0041】

一方、水平方向に沿って配列された画素3の何れのサブピクセルPri,j、Pgi,j、P bi,jのスイッチトランジスタ21のゲート21gも共通の走査線Xiに導通し、水平方向 に沿って配列された画素3の何れのサブピクセルPri,j、Pgi,j、Pbi,jの保持トラ ンジスタ22のゲート22gも共通の走査線Xiに導通し、水平方向に沿って配列された 画素3の何れのサブピクセルPri,j、Pgi,j、Pbi,jの保持トランジスタ22のドレ イン22dも共通の供給線Zi又は走査線Xiに導通し、水平方向に沿って配列された画素 3の何れのサブピクセルPri,j、Pgi,j、Pbi,jの駆動トランジスタ23のドレイン 23dも共通の供給線Ziに導通している。

[0042]

〔画素の平面レイアウト〕

画素3の平面レイアウトについて図3~図5を用いて説明する。図3は、赤サブピクセルPrの電極を主に示した平面図であり、図4は、緑サブピクセルPgの電極を主に示した平面図であり、図5は、青サブピクセルPbの電極を主に示した平面図である。なお、図3~図5においては、図面を見やすくするために、有機EL素子20のサブピクセル電極20aの図示を省略する。また、図3~図5では、後述する封止基板80を取り除いた状態を示す。

[0043]

図3に示すように、赤サブピクセルPrは、垂直方向における上下をそれぞれ給電配線 61及び共通配線62によって仕切られており、このような赤サブピクセルPrにおいて は、平面視して、駆動トランジスタ23が供給線Z及び給電配線61に沿うように配置さ れ、スイッチトランジスタ21が共通配線62に沿うように配置され、保持トランジスタ 22が供給線Zに隣接する赤サブピクセルPrの角部に配置されている。なお、保持トラ ンジスタ22のドレイン22dおよび駆動トランジスタ23のドレイン23dは、供給線 Zと一体形成されている。

[0044]

図4に示すように、緑サブピクセルPgは、垂直方向における上下をそれぞれ共通配線 30 62及び後述するように重ねて配線された共通配線62及び選択配線60によって仕切ら れており、このような緑サブピクセルPgにおいては、平面視して、駆動トランジスタ2 3が共通配線62に沿うように配置され、スイッチトランジスタ21が走査線X及び共通 配線62に沿うように配置され、保持トランジスタ22が共通配線62に隣接する緑サプ ピクセルPgの角部に配置されている。

【0045】

図5に示すように、青サブピクセルPbは、垂直方向における上下をそれぞれ重ねて配線された共通配線62と選択配線60及び次の行の給電配線61によって仕切られており、このような青サブピクセルPbにおいては、平面視して、駆動トランジスタ23が走査線X及び共通配線62に沿うように配置され、スイッチトランジスタ21が隣の行の供給線Z及び給電配線61に沿うように配置され、保持トランジスタ22が走査線X及び共通配線62に隣接する青サブピクセルPbの角部に配置されている。

【0046】

図3~図5に示すように、何れのサブピクセルPr、Pg、Pbでも、キャパシタ24 が右隣の列の図示しない信号線群4の左側に沿って配置されている。また、スイッチトラ ンジスタ21のソース21sは、図3に示す赤サブピクセルPrでは信号線Yrに接続さ れており、図4に示す緑サブピクセルPgでは信号線Ygに接続されており、図5に示す 青サブピクセルPbでは信号線Ybに接続されている。

[0047]

なお、ディスプレイパネル1全体を平面視して、全てのサブピクセルPr、Pg、Pb <sup>50</sup>

のスイッチトランジスタ21だけに着目すると、複数のスイッチトランジスタ21がマト リクス状に配列され、全てのサブピクセルPr、Pg、Pbの保持トランジスタ22だけ に着目すると、複数の保持トランジスタ22がマトリクス状に配列され、全てのサブピク セルPr、Pg、Pbの駆動トランジスタ23だけに着目すると、複数の駆動トランジス タ23がマトリクス状に配列されている。

【0048】

〔ディスプレイパネルの層構造〕

ディスプレイパネル1の層構造について図3~図8を用いて説明する。ここで、図6は 、図3~図5に示された線VI-VIに沿って絶縁基板2の厚さ方向に切断した矢視断面図、 図7は、図3に示された線VII-VIIに沿って絶縁基板2の厚さ方向に切断した矢視断面図 、図8は、後述する封止基板の厚膜配線の構成を説明する図である。

【0049】

なお、図3における線VII-VIIと同様の図4および図5における線の矢視断面図も図7 とほぼ同様の断面図となる。また、図6では、同一のサブピクセル内のスイッチトランジ スタ21と駆動トランジスタ23との間隔が実際より短縮されて示されており、図7では 、コンタクトホール64とキャパシタ24の下層電極24A、24Bとの間隔が実際より 短縮されて示されている。さらに、保持トランジスタ22は、駆動トランジスタ23と同 様の層構造となっているため、保持トランジスタ22の断面図については省略する。何れ のサブピクセルPr、Pg、Pbでも、スイッチトランジスタ21、保持トランジスタ2 2及び駆動トランジスタ23が同様の層構造になっている。

[0050]

ディスプレイパネル1は、光透過性を有する絶縁基板2に対して種々の層を積層したものである。絶縁基板2は可撓性のシート状に設けられているか、又は剛性の板状に設けられている。

【0051】

まず、トランジスタ21~23の層構造について説明する。図6に示すように、スイッ チトランジスタ21は、絶縁基板2上に形成されたゲート21gと、ゲート21g上に形 成されたゲート絶縁膜31と、ゲート絶縁膜31を挟んでゲート21gに対向した半導体 膜21cと、半導体膜21cの中央部上に形成されたチャネル保護膜21pと、半導体膜 21cの両端部上において互いに離間するよう形成され、チャネル保護膜21pに一部重 なった不純物半導体膜21a、21bと、不純物半導体膜21a上に形成されたドレイン 21dと、不純物半導体膜21b上に形成されたソース21sと、を有している。なお、 ドレイン21d及びソース21sは一層構造であっても良いし、二層以上の積層構造であ っても良い。

【0052】

駆動トランジスタ23は、絶縁基板2上に形成されたゲート23gと、ゲート23g上 に形成されたゲート絶縁膜31と、ゲート絶縁膜31を挟んでゲート23gに対向した半 導体膜23cと、半導体膜23cの中央部上に形成されたチャネル保護膜23pと、半導 体膜23cの両端部上において互いに離間するよう形成され、チャネル保護膜23pに一 部重なった不純物半導体膜23a、23bと、不純物半導体膜23a上に形成されたドレ イン23dと、不純物半導体膜23b上に形成されたソース23sと、を有している。 【0053】

40

10

20

30

図3~図5に示したように平面視した場合、駆動トランジスタ23のソース23sとドレイン23dが櫛歯状に設けられていることで、駆動トランジスタ23のチャネル幅が広くなっている。なお、ソース23sとドレイン23dとの間の距離はチャネル幅全域にわたって一定である。ドレイン23d及びソース23sは一層構造であっても良いし、二層以上の積層構造であっても良い。

【0054】

図示は省略するが、保持トランジスタ22は、スイッチトランジスタ21および駆動ト ランジスタ23と同様に、絶縁基板2上に形成されたゲート22gと、ゲート22g上に 50

(8)

30

50

形成されたゲート絶縁膜31と、ゲート絶縁膜31を挟んでゲート22gに対向した半導体膜と、この半導体膜の中央部上に形成されたチャネル保護膜と、半導体膜の両端部上において互いに離間するよう形成され、チャネル保護膜に一部重なった不純物半導体膜と、 不純物半導体膜上にそれぞれ形成されたドレイン22d及びソース22sと、を有している。

【0055】

また、何れのサブピクセルPr、Pg、Pbでも、スイッチトランジスタ21、保持ト ランジスタ22及び駆動トランジスタ23が同様の層構造になっている。

【0056】

キャパシタ24の層構造は、図7に示すように、絶縁基板2上に形成された下層電極2 10 4Aと、下層電極24A上に形成されたゲート絶縁膜31と、ゲート絶縁膜31を挟んで 下層電極24Aに対向した上層電極24Bと、を有している。何れのサブピクセルPr、 Pg、Pbでもキャパシタ24は同様の層構造になっている。

また、各画素3内では、接続線65が供給線Zと全てのサブピクセルPr、Pg、Pb の各駆動トランジスタ23のドレイン23dとを接続している。各サブピクセルPr、P g、Pbでは、ゲート接続線66が、各スイッチトランジスタ21のゲート21gと各保 持トランジスタ22のゲート22gとを接続している。

【0057】

トランジスタ21~23及びキャパシタ24の各層と信号線Y、走査線X及び供給線Z との関係については、図3~図7に示すように、全てのサブピクセルPr、Pg、Pbの スイッチトランジスタ21のゲート21g、保持トランジスタ22のゲート22g、駆動 トランジスタ23のゲート23g、キャパシタ24の下層電極24A、接続線65、ゲー ト接続線66、及び全ての信号線Yr、Yg、Ybは、絶縁基板2上にべた一面に成膜さ れた導電性膜をフォトリソグラフィー法・エッチング法によってパターニングすることで まとめて形成されたものである。

[0058]

以下では、スイッチトランジスタ21のゲート21g、保持トランジスタ22のゲート 22g、駆動トランジスタ23のゲート23g、キャパシタ24の下層電極24A、接続 線65、各サブピクセルPr、Pg、Pbの保持トランジスタ22のゲート22gを接続 するゲート接続線66及び信号線Yr、Yg、Ybの元となる導電性膜をゲートレイヤー という。

【0059】

ゲート絶縁膜31は、全てのサブピクセルPr、Pg、Pbのスイッチトランジスタ2 1、保持トランジスタ22、駆動トランジスタ23及びキャパシタ24に共通した膜であ り、面内にべた一面に成膜されている。従って、ゲート絶縁膜31は、スイッチトランジ スタ21のゲート21g、保持トランジスタ22のゲート22g、駆動トランジスタ23 のゲート23g、キャパシタ24の下層電極24A、接続線65、ゲート接続線66及び 信号線Yr、Yg、Ybを被覆している。

[0060]

全てのサブピクセル Pr、 Pg、 Pbのスイッチトランジスタ21のドレイン21d・ 40 ソース21s、保持トランジスタ22のドレイン22d・ソース22s、駆動トランジス タ23のドレイン23d・ソース23s及びキャパシタ24の上層電極24B並びに全て の走査線X及び供給線Zは、ゲート絶縁膜31上にべた一面に成膜された導電性膜をフォ トリソグラフィー法・エッチング法によってパターニングすることでまとめて形成された ものである。

**[**0061**]** 

以下では、スイッチトランジスタ21のドレイン21d・ソース21s、保持トランジ スタ22のドレイン22d・ソース22s、駆動トランジスタ23のドレイン23d・ソ ース23s及びキャパシタ24の上層電極24B並びに走査線X及び供給線Zの元となる 導電性膜をドレインレイヤーという。 [0062]

なお、前述したように、保持トランジスタ22のドレイン22dおよび駆動トランジス タ23のドレイン23dは、供給線Zと一体形成されている。また、赤サブピクセルPr の駆動トランジスタ23のドレイン23dとの一体形成部分と接続線65とが重なるゲー ト絶縁膜31の箇所には、1つのコンタクトホール67が形成され、緑サブピクセルPg の駆動トランジスタ23のドレイン23dと接続線65とが重なる箇所および青サブピク セルPbと駆動トランジスタ23のドレイン23dと接続線65とが重なる箇所にもそれ ぞれ1つずつコンタクトホール67が形成され、何れのサブピクセルPr、Pg、Pbに おいても、駆動トランジスタ23のドレイン23dがコンタクトホール67を介して接続 線65に導通している。

(10)

【0063】

また、1ドットのサブピクセルPにつき1つのコンタクトホール68がゲート絶縁膜3 1の信号線Yに重なる箇所に形成され、何れのサブピクセルPr、Pg、Pbにおいても 、スイッチトランジスタ21のソース21sがコンタクトホール68を介して信号線Yr 、Yg、Ybにそれぞれ導通している。

【0064】

ゲート絶縁膜31の走査線Xに重なる箇所には、1つのコンタクトホール69が形成され、何れのサブピクセルPr、Pg、Pbにおいても、スイッチトランジスタ21のゲート21g及び保持トランジスタ22のゲート22gがコンタクトホール69及びゲート接続線66を介して走査線Xに導通している。また、1ドットのサブピクセルPにつき1つのコンタクトホール70がゲート絶縁膜31の下層電極24Aに重なる箇所に形成され、何れのサブピクセルPr、Pg、Pbにおいても保持トランジスタ22のソース22sが駆動トランジスタ23のゲート23g及びキャパシタ24の下層電極24Aに導通している。

[0065]

全てのサブピクセル Pr、 Pg、 Pbのスイッチトランジスタ21、保持トランジスタ 22及び駆動トランジスタ23並びに全ての走査線 X及び供給線 Zは、べた一面に成膜さ れた窒化シリコン又は酸化シリコン等の保護絶縁膜32によって被覆されている。なお、 詳細については後述するが、保護絶縁膜32は、走査線 X及び供給線 Zに重なる箇所で矩 形状に分断されている。

【0066】

保護絶縁膜32には平坦化膜33が積層されており、スイッチトランジスタ21、保持 トランジスタ22及び駆動トランジスタ23並びに走査線X及び供給線Zの段差による凹 凸が平坦化膜33によって解消されている。つまり、平坦化膜33の表面が平坦となって いる。平坦化膜33は、ポリイミド等の感光性絶縁樹脂を硬化させたものであり、2µm 以上の厚さが好ましい。なお、詳細については後述するが、平坦化膜33は、走査線X及 び供給線Zに重なる箇所で矩形状に分断されている。

[0067]

本実施形態では、このディスプレイパネル1をボトムエミッション型として用いるため、 、すなわち、絶縁基板2を表示面として用いるため、ゲート絶縁膜31、保護絶縁膜32 4 及び平坦化膜33には透明な材料を用いる。絶縁基板2から平坦化膜33までの積層構造 をトランジスタアレイ基板50という。

【0068】

保護絶縁膜32及び平坦化膜33の各供給線Zに重なる箇所には、水平方向に沿って開口された長尺な溝34が凹設され、更に、保護絶縁膜32及び平坦化膜33の各走査線X に重なる箇所には水平方向に沿って開口された長尺な溝35が凹設されている。これら溝 34、35によって保護絶縁膜32及び平坦化膜33が矩形状に分断されている。 【0069】

満34には給電配線61が埋められており、溝34内において給電配線61が供給線Z にそれぞれ積層されることによって電気的に接続されている。溝35には選択配線60が <sup>50</sup>

10



埋められており、溝35内において選択配線60が走査線Xにそれぞれ積層されることに よって電気的に接続されている。選択配線60及び給電配線61は、走査線X又は供給線 Zを下地電極として電解メッキ法により形成されたものであるので、信号線Yr、Yg、 Yb、走査線X及び供給線Zよりも十分に厚い。

[0070]

給電配線61の厚さは、保護絶縁膜32と平坦化膜33の厚さの総計よりも厚く、平坦 化膜33の表面から凸設されている。給電配線61は、銅、アルミ、金、銀、クロム及び ニッケルのうちの少なくともいずれか1つ以上を含むことが好ましい。

【0071】

選択配線60は、走査線X上に平坦化膜33の表面の高さまで形成されている。選択配 <sup>10</sup> 線60も、銅、アルミ、金、銀、クロム及びニッケルのうちの少なくともいずれか1つ以 上を含むことが好ましい。

【0072】

平坦化膜33の表面、即ちトランジスタアレイ基板50の表面上であって、選択配線60が形成されている緑サブピクセルPgと青サブピクセルPbとの間、及び赤サブピクセルPrと緑サブピクセルPgの間には、走査線Xや選択配線60に平行な絶縁ライン51がそれぞれ形成されている。また、青サブピクセルPbとこの青サブピクセルPbの画素3に隣接する画素3の赤サブピクセルPrとの間には、供給線Zに沿い且つ給電配線61に貫通された絶縁ライン52が設けられている。絶縁ライン51及び絶縁ライン52はともに窒化シリコン等の無機化合物からなる同一材料膜をパターニングしてなり、絶縁性を有している。

20

【0073】

2本の絶縁ライン51の上部には、絶縁ライン51より幅狭の共通配線62がそれぞれ 積層されている。共通配線62は、メッキ法により形成されたものであり、信号線Y、走 査線X及び供給線Zよりも十分に厚く、平坦化膜33の表面に対して凸設されている。共 通配線62は金、銀、銅、及びニッケルのうちの少なくともいずれか1つ以上を含むこと が好ましい。

[0074]

給電配線61の表面及び共通配線62の表面にはそれぞれ、撥水性・撥油性を有した撥 液性導通層53、54が成膜されている。撥液性導通層53、54は、例えば次の化学式 30 に示されたトリアジルトリチオールのメルカプト基(-SH)の水素原子(H)が還元離 脱し、硫黄原子(S)が給電配線61及び共通配線62の表面に酸化吸着したものである

【0075】 【化1】



40

50

【0076】

撥液性導通層53、54はトリアジルトリチオール分子が給電配線61及び共通配線6 2の表面に規則正しく並んだ極薄い分子層からなる膜であるから、厚さ方向に電気を導通 することができる。なお、撥水性・撥油性を顕著にするためにトリアジルトリチオールに

(11)

30

40

代えて、トリアジルトリチオールの1又は2のチオール基がフッ化アルキル基に置換され たものでも良い。ただし、フッ化アルキル基の炭素原子同士が二股又は三股に分岐してい ると、立体障害になり給電配線61や共通配線62に結合されるトリアジルチオール化合 物の量が減ってしまうので炭素原子は直鎖状の方が好ましい。なお、撥液性導通層53、 54となるトリアジルチオール化合物は、トリアジルチオール化合物を含む溶液として塗 布すると選択的に給電配線61及び共通配線62のような金属に結合する性質を持ってい る。

[0077]

また、図7に示すように、信号線群4、接続線65およびゲート接続線66の上方の平 坦化膜33上には、バンクとして絶縁膜55が平面視して信号線群4等に沿って垂直方向 <sup>10</sup> に延在するように積層されている。

【0078】

平坦化膜33の表面、即ちトランジスタアレイ基板50の表面上には、複数のサブピク セル電極20aがマトリクス状に配列されている。サブピクセル電極20aは、有機EL 素子20のアノードとして機能する電極である。即ち、サブピクセル電極20aの仕事関 数が比較的高く、後述する有機EL層20bへ正孔を効率よく注入するものが好ましい。 また、サブピクセル電極20aは、ボトムエミッションの場合、可視光に対して透過性を 有している。

【0079】

これらサブピクセル電極 2 0 aは、平坦化膜 3 3 上にべた一面に成膜された透明導電性 20 膜をフォトリソグラフィー法・エッチング法によってパターニングしたものである。サブ ピクセル電極 2 0 aとしては、例えば、錫ドープ酸化インジウム(ITO)、亜鉛ドープ 酸化インジウム、酸化インジウム(In<sub>2</sub>O<sub>3</sub>)、酸化スズ(SnO<sub>2</sub>)、酸化亜鉛(Zn O)又はカドミウム - 錫酸化物(CTO)を主成分としたものがある。

【0080】

各サブピクセル Pr、 Pg、 Pbにつきそれぞれ 1 つのコンタクトホール 6 4 が平坦化 膜33及び保護絶縁膜32のサブピクセル電極20 a に重なる箇所に形成され、そのコン タクトホール 6 4 内に導電性パッドが埋設されている。何れのサブピクセル Pr、 Pg、 Pbにおいても、サブピクセル電極20 aが、キャパシタ24の上層電極24B、スイッ チトランジスタ21のドレイン21 d及び駆動トランジスタ23のソース23 s に導通し ている。導電性パッドは、給電配線61とともに形成され、特に上層電極24Bを下地電 極として電解メッキ法により形成されることが好ましい。

[0081]

サブピクセル電極20a上には、有機EL素子20の有機EL層20bが成膜されてい る。有機EL層20bは広義の発光層であり、有機EL層20bには、有機化合物である 発光材料(蛍光体)が含有されている。有機EL層20bは、サブピクセル電極20aか ら順に正孔輸送層、狭義の発光層の順に積層した二層構造である。正孔輸送層は、導電性 高分子であるPEDOT(ポリチオフェン)及びドーパントであるPSS(ポリスチレン スルホン酸)からなり、狭義の発光層は、ポリフルオレン系発光材料からなる。

[0082]

赤サブピクセル P r の場合には、有機 E L 層 2 0 b が赤色に発光し、緑サブピクセル P g の場合には、有機 E L 層 2 0 b が緑色に発光し、青サブピクセル P b の場合には、有機 E L 層 2 0 b が青色に発光する。

【0083】

なお、有機EL層20bは、二層構造の他に、サブピクセル電極20aから順に正孔輸送層、狭義の発光層、電子輸送層となる三層構造であっても良いし、狭義の発光層からなる一層構造であっても良いし、これらの層構造において適切な層間に電子或いは正孔の注入層が介在した積層構造であっても良いし、その他の積層構造であっても良い。 【0084】

各色の有機 EL層 20 bは、それぞれ 1本の給電配線 61 及び 2本の共通配線 62 のう 50

ち互いに隣接する2つの配線の間において水平方向に沿って配列された複数のサブピクセ ル電極20aを帯状に被覆するように成膜されている。すなわち、赤色発光の有機EL層 20bは給電配線61と共通配線62との間、緑色発光の有機EL層20bは2本の共通 配線62の間、青色発光の有機EL層20bは共通配線62と給電配線61との間におい て、それぞれ帯状に成膜されている。なお、有機EL層20bは、サブピクセル電極20 aごとに独立して設けられ、平面視した場合、複数の有機EL層20bがマトリクス状に 配列されていても良い。

【0085】

有機EL層20bは、給電配線61及び共通配線62に対する撥液性導通層53、54 のコーティング後に湿式塗布法(例えば、インクジェット法)によって成膜される。この 場合、サブピクセル電極20aに有機EL層20bとなる有機化合物を含有する有機化合 物含有液を塗布するが、垂直方向に隣り合うサブピクセル電極20a間において頭頂部が 十分高い厚膜の給電配線61及び共通配線62がトランジスタアレイ基板50の表面に対 して凸設されているから、サブピクセル電極20aに塗布された有機化合物含有液が垂直 方向に隣接するサブピクセル電極20aに漏れることがない。

【 0 0 8 6 】

また、給電配線61及び共通配線62には撥水性・撥油性の撥液性導通層53、54が それぞれコーティングされているから、サブピクセル電極20aに塗布された有機化合物 含有液をはじき、サブピクセル電極20aに塗布された有機化合物含有液がサブピクセル 電極20aの中央に対して撥液性導電層53、54の端部付近で極端に厚く堆積されなく なるので、有機化合物含有液が乾燥してなる有機EL層20bを面内均一な膜厚で成膜す ることができる。

20

30

10

[0087]

有機 E L 層 2 0 b 上には、有機 E L 素子 2 0 のカソードとして機能する対向電極 2 0 c が成膜されている。対向電極 2 0 c は、導電性膜を全面に、つまり給電配線 6 1 の頭頂面 や側面並びに共通配線 6 2 の頭頂面や側面を被覆するように形成してから給電配線 6 1 の 側面を被覆しないようにエッチング除去してパターニングされている。つまり、導電性膜 は、給電配線 6 1 の側面近傍を境に、給電配線 6 1 の頭頂面に水平方向に沿って複数の画 素 3 を跨って連続して被膜されている電極 6 3 と、水平方向に沿って複数の画素 3 に跨っ て有機 E L 層 2 0 b 上及び共通配線 6 2 の頭頂面や側面に連続して被膜されている対向電 極 2 0 c と、に分断されている。したがって対向電極 2 0 c は、撥液性導通層 5 4 を挟ん で共通配線 6 2 に通電するから、図 2 の回路図に示したように、対向電極 2 0 c は共通配 線 6 2 に対して導通する。

[0088]

そして、電極63は、本実施形態では、給電配線61の頭頂面を被覆するように形成されるが、給電配線61の側面部分からは除去されるから、給電配線61と共通配線62と が対向電極20cまたは電極63を介して短絡することはない。このように、電極63は 撥液性導通層53を挟んで給電配線61と導通している。

[0089]

対向電極20cは、サブピクセル電極20aよりも仕事関数の低い材料で形成されてお り、例えば、マグネシウム、カルシウム、リチウム、バリウム、インジウム、希土類金属 の少なくとも一種を含む単体又は合金で形成されていることが好ましい。また、対向電極 20cは、上記各種材料の層が積層された積層構造となっていても良いし、以上の各種材 料の層に加えてシート抵抗を低くするために酸化されにくい金属層が堆積した積層構造と なっていても良く、具体的には、有機EL層20bと接する界面側に設けられた低仕事関 数の高純度のバリウム層と、バリウム層を被覆するように設けられた雨間構造が挙げられ 積層構造や、下層にリチウム層、上層にアルミニウム層が設けられた積層構造が挙げられ る。

[0090]

また、本実施形態では、対向電極20cは、図7に示すように、水平方向に延在したス 50

トライプ形状とされている。このように、複数の対向電極20cは平面視していずれも信 号線Yr、Yg、Ybと重なっているが、絶縁膜55が十分厚いので、信号線線Yr、Y g、Ybとの間の寄生容量が生じにくくなっている。

【0091】

このため、書込電流が各有機EL素子20をそれぞれ発光するのに要する微小な電流で あっても、各信号線Yr、Yg、Ybの寄生容量に電荷を速やかにチャージでき、電流が 遅延することなく信号線Yr、Yg、Ybに定常化されて流れるので、駆動トランジスタ 23のゲート - ソース間の電位を速やかに駆動電流が流れる状態にすることができる。 【0092】

対向電極20c上には、保護膜56が成膜されている。保護膜56は、給電配線61及 <sup>10</sup> び共通配線62の頭頂部以外の対向電極20cを被覆する無機膜又は有機膜である。その ため、対向電極20cの劣化が保護膜56によって防止されている。 【0093】

給電配線61及び共通配線62の頭頂部を被覆する電極63上及び対向電極20c上に は、平板状の封止基板80がディスプレイパネル1のほぼ全面を覆う状態に貼付されてい る。本実施形態では、封止基板80は、封止ガラス81と、給電配線61及び共通配線6 2に対応する位置に形成された厚膜配線82、83と、その表面に塗布された導電性を有 する接着層84とから構成されている。

【0094】

本実施形態では、厚膜配線82、83は、封止ガラス81上の給電配線61及び共通配 20 線62に対応する位置に銅錫メッキにより成膜されて形成されている。本実施形態では、 封止基板80の厚膜配線82は、図8に示すように、平面視した場合、トランジスタアレ イ基板50の表面から凸設された給電配線61に沿い、且つ、互いに導通されず独立した 状態に形成されている。

【0095】

また、封止基板80の厚膜配線83は、平面視した場合、トランジスタアレイ基板50 の表面から凸設された共通配線62に沿い、且つ全ての厚膜配線83が引き回し配線85 により互いに導通するように形成されている。なお、図中の選択ドライバ90及び給電ド ライバ91は厚膜配線82、83との位置関係を示すために点線で表現されたものであり 、後で説明する。

[0096]

図6に示したように、厚膜配線82、83の表面には、それぞれ給電配線61及び共通 配線62の各頭頂部の電極63及び対向電極20cに異方導電性を有する接着層84で貼 付されている。本実施形態では、接着層84は、異方性導電接着剤より形成されており、 異方性導電接着剤としては、例えば、エポキシ樹脂のバインダー中にNi/Auメッキさ れた導電粒子が分散されているものが好ましく用いられる。

【 0 0 9 7 】

この異方性導電接着剤は、例えば、厚膜配線83と共通配線62の頭頂部の対向電極2 0cとで上下から押し付けられると、導電粒子の上方及び下方のバインダーが押し出され て導電粒子と厚膜配線83及び導電粒子と対向電極20cとが直接当接する状態となるも ので、これにより、厚膜配線82と給電配線61とが帯電粒子及び対向電極20cを介し て導通される。つまり、上下方向には導通が生じる。しかし、横方向には樹脂のバインダ ーが介在するため絶縁される。

【 0 0 9 8 】

そのため、本実施形態のように、互いに絶縁されるべき厚膜配線82及び厚膜配線83 が形成された封止基板80の面にべた一面に塗布して貼付しても厚膜配線82と厚膜配線 83との間に導通は生じない。なお、このような異方性を有しない導電性の接着剤で厚膜 配線82、83をそれぞれ給電配線61や共通配線62の頭頂部のみに貼付することも可 能である。

[0099]

30

このようにして封止基板 8 0 が給電配線 6 1 及び共通配線 6 2 を被覆する電極 6 3 及び 対向電極 2 0 c に貼付されることで、接着層 8 4 及び電極 6 3 が接触して、厚膜配線 8 2 が接着層 8 4 及び電極 6 3 を介して給電配線 6 1 と導通し、同時に、接着層 8 4 及び対向 電極 2 0 c が接触して、厚膜配線 8 3 が、接着層 8 4 を介して対向電極 2 0 c と導通する 。したがって、対向電極 2 0 c には、低抵抗の厚膜配線 8 3 及び共通配線 6 2 の少なくと も一方を介して電圧 V comが入力され、等電位となる。また、給電配線 6 1 には、電極 6 3 を介して封止基板 8 0 の厚膜配線 8 2 から所定の電圧を印加することができる。このよ うに、対向電極 2 0 c が、厚膜配線 8 3 及び共通配線 6 2 と電気的に接続されることで全 体として低抵抗になり、対向電極 2 0 c はディスプレイパネル 1 の面内で均一な電圧分布 になる。

(15)

【 0 1 0 0 】

なお、封止基板80と有機EL素子20との間の空間には、例えば窒素等の不活性ガス が封入されている。

**[**0101**]** 

〔ディスプレイパネルの駆動方法〕

図9は、ディスプレイパネルの配線構造を示した略平面図である。なお、図9及び後述 する図11では、封止基板80を取り除いた状態を示す。また、各サブピクセルPr、P g、Pbがいわゆる縦長に表現されているが、実際には図1や図3~図5に示した通りで ある。

【0102】

ディスプレイパネル1では、図9に示すように、走査線X<sub>1</sub>~X<sub>m</sub>及び共通配線62、62、…の下方に形成されている選択配線60、60、…がそれぞれ接続された選択ドライバ90が絶縁基板2の第一の周縁部に配置され、互いに電気的に絶縁された供給線Z<sub>1</sub>~Z<sub>m</sub>及び給電配線61、61、…が接続された給電ドライバ91が絶縁基板2の第一の周縁部と対向する周縁部である第二周縁部に配置されている。以下、走査線X<sub>1</sub>~X<sub>m</sub>や供給線Z<sub>1</sub>~Z<sub>m</sub>に電圧が印加される等という場合は選択配線60、60、…や給電配線61、61、…にも同様に電圧が印加される等が行われることを表す。

[0103]

このディスプレイパネル1をアクティブマトリクス方式で駆動するには、次のようになる。

【0104】

図10に示すように、走査線X<sub>1</sub>~X<sub>m</sub>に接続された選択ドライバ90によって、走査線X<sub>1</sub>から走査線X<sub>m</sub>への順(走査線X<sub>m</sub>の次は走査線X<sub>1</sub>)にハイレベルのシフトパルスを順次出力することにより走査線X<sub>1</sub>~X<sub>m</sub>を順次選択する。この走査線X<sub>1</sub>~X<sub>m</sub>の選択によりスイッチトランジスタ21を選択する。また、この選択期間中に、供給線Z<sub>1</sub>~Z<sub>m</sub>に接続された給電ドライバ91によって、選択された走査線X<sub>1</sub>に対応する行の画素の供給線Z<sub>1</sub>に接続された駆動トランジスタ23に書込電流を流すための書込給電電圧VLが印加され、続く発光期間には駆動トランジスタ23を介して有機EL素子20に駆動電流を流すための駆動給電電圧VHが印加される。

【0105】

すなわち、この給電ドライバ91によって、選択ドライバ90と同期するよう、供給線 Z<sub>1</sub>から供給線Z<sub>m</sub>への順(供給線Z<sub>m</sub>の次は供給線Z<sub>1</sub>)にローレベル(有機EL素子20 の対向電極の電圧より低レベル)の書込給電電圧VLを順次出力することにより供給線Z<sub>1</sub> ~Z<sub>m</sub>を順次選択する。また、選択ドライバ90が各走査線X<sub>1</sub>~X<sub>m</sub>を選択している時に 、各信号線群4(信号線Yr、Yg、Yb)に接続された図示しないデータドライバが書 込電流である書込電流(電流信号)を所定の行の駆動トランジスタ23のソース - ドレイ ン間を介して全信号線Yr<sub>1</sub>、Yg<sub>1</sub>、Yb<sub>1</sub>~Yr<sub>n</sub>、Yg<sub>n</sub>、Yb<sub>n</sub>に流す。 【0106】

その際、対向電極20c及び共通配線62群は、図8に示した封止基板80の引き回し 配線85の端子部85d及び端子部85eを介して外部と接続され、一定のコモン電位V

10

20

30

com (例えば、接地 = 0 ボルト)に保たれている。

【0107】

各選択期間において、データドライバ側の電位は、給電配線61、61、…及び供給線 Z<sub>1</sub>~Z<sub>m</sub>に出力された書込給電電圧VL以下で且つこの書込給電電圧VLはコモン電位V co m以下に設定されている。したがって、図2に示したように、この時、有機EL素子20 から信号線Yr、Yg、Ybに流れることはないので、データドライバによって階調に応 じた電流値の書込電流(引抜電流)が矢印Aの通り信号線Yr、Yg、Ybに流れる。な お、図2では、矢印Aや後述する矢印Bを青サブピクセルPb<sub>i,j</sub>についてのみ示してい るが、赤サブピクセルPr<sub>i,j</sub>や緑サブピクセルPg<sub>i,j</sub>の場合についても同様である。 【0108】

すなわち、サブピクセル P<sub>i,j</sub>においては給電配線 6 1 及び供給線 Z<sub>i</sub>から駆動トランジ スタ2 3 のソース - ドレイン間、スイッチトランジスタ2 1 のソース - ドレイン間を介し て信号線 Y r<sub>j</sub>、 Y g<sub>j</sub>、 Y b<sub>j</sub>に向かった書込電流(引抜電流)が流れる。このように駆 動トランジスタ2 3 のソース - ドレイン間を流れる電流の電流値は、データドライバによ って一義的に制御され、データドライバは、外部から入力された階調に応じて書込電流( 引抜電流)の電流値を設定する。

【0109】

書込電流(引抜電流)が流れている間、i行目のP<sub>i,1</sub>~P<sub>i,n</sub>の各駆動トランジスタ2 3のゲート23g-ソース23s間の電圧は、それぞれ信号線Yr<sub>1</sub>、Yg<sub>1</sub>、Yb<sub>1</sub>~Y r<sub>n</sub>、Yg<sub>n</sub>、Yb<sub>n</sub>に流れる書込電流(引抜電流)の電流値、つまり駆動トランジスタ2 3のVg-Ids特性の経時変化にかかわらず駆動トランジスタ23のドレイン23d-ソ ース23s間を流れる書込電流(引抜電流)の電流値に見合うように強制的に設定され、 この電圧のレベルに従った大きさの電荷がキャパシタ24にチャージされて、書込電流( 引抜電流)の電流値が駆動トランジスタ23のゲート23g-ソース23s間の電圧のレ ベルに変換される。

【0110】

その後の発光期間では、走査線X<sub>i</sub>がローレベルになり、スイッチトランジスタ21及 び保持トランジスタ22がオフ状態となるが、オフ状態の保持トランジスタ22によって キャパシタ24の電極24A側の電荷が閉じ込められてフローティング状態になり、駆動 トランジスタ23のソース23sの電圧が選択期間から発光期間に移行する際に変調して も、駆動トランジスタ23のゲート23g-ソース23s間の電位差がそのまま維持され る。

【0111】

この発光期間では、供給線 Z<sub>i</sub>及びそれに接続された給電配線 6 1 の電位が駆動給電電 圧 VHとなり、有機 E L 素子 2 0 の対向電極 2 0 c の電位 V comより高くなることによって 、供給線 Z<sub>i</sub>及びそれに接続された給電配線 6 1 から駆動トランジスタ 2 3 を介して有機 E L 素子 2 0 に駆動電流が矢印 B の方向に流れ、有機 E L 素子 2 0 が発光する。駆動電流 の電流値は駆動トランジスタ 2 3 のゲート 2 3 g - ソース 2 3 s 間の電圧に依存するため 、発光期間における駆動電流の電流値は、選択期間における書込電流(引抜電流)の電流 値に等しくなる。

【0112】

このディスプレイパネル1を、アクティブマトリクス方式を用いた別の方法で駆動する ことも可能である。図11は、第二の方法で駆動されるディスプレイパネルの配線構造を 示した略平面図であり、図12は、第二のディスプレイパネルにおける封止基板の厚膜配 線の構成を説明する図である。

【0113】

この第二のディスプレイパネル1の構造は、図11に示すように、走査線X<sub>1</sub>~X<sub>m</sub>がそれぞれ接続された選択ドライバ90が絶縁基板2の第一の周縁部に配置され、給電配線6 1、61、…が互いに電気的に接続されるよう給電配線61、61、…と一体的に形成された引き回し配線92が絶縁基板2の第一の周縁部と対向する周縁部である第二周縁部に 10

20

配置されている。引き回し配線92は、第一周縁部及び第二周縁部と直交する第三の周縁 部及び第四の周縁部のそれぞれに位置する端子部92d及び端子部92eの両方からクロ ック信号が入力されている。

【0114】

また、封止基板 8 0 の厚膜配線 8 2 は、引き回し配線 8 6 により互いに導通するように 形成されており、引き回し配線 8 6 は、給電配線 6 1 及び厚膜配線 8 2 と同様の構成によ り引き回し配線 9 2 と導通されている。

**[**0 1 1 5 **]** 

第二のディスプレイパネル1のアクティブマトリクス駆動方法は次のようになる。

【0116】

すなわち、図13に示すように、外部の発振回路が端子部92d及び端子部92eから 引き回し配線92を介して給電配線61、61、…及び供給線Z<sub>1</sub>~Z<sub>m</sub>に対してクロック 信号を出力する。また、選択ドライバ90によって走査線X<sub>1</sub>から走査線X<sub>m</sub>への順(走査 線X<sub>m</sub>の次は走査線X<sub>1</sub>)にハイレベルのシフトパルスを順次出力することにより走査線X <sub>1</sub>~X<sub>m</sub>を順次選択するが、選択ドライバ90が走査線X<sub>1</sub>~X<sub>m</sub>の何れか1つがハイレベル つまりオンレベルのシフトパルスを出力している時には発振回路のクロック信号がローレ ベルになる。また、選択ドライバ90が各走査線X<sub>1</sub>~X<sub>m</sub>を選択している時に、データド ライバが書込電流である引抜電流(電流信号)を駆動トランジスタ23のソース・ドレイ ン間を介して全信号線Yr<sub>1</sub>、Yg<sub>1</sub>、Yb<sub>1</sub>~Yr<sub>n</sub>、Yg<sub>n</sub>、Yb<sub>n</sub>に流す。

【0117】

その際、対向電極20c及び共通配線62群は、図12に示した封止基板80の引き回 し配線85の端子部85d及び端子部85eを介して外部と接続され、一定のコモン電位 Vcom (例えば、接地=0ボルト)に保たれている。

【0118】

走査線 X<sub>i</sub>の選択期間においては、 i 行目の走査線 X<sub>i</sub>にシフトパルスが出力されている から、スイッチトランジスタ21及び保持トランジスタ22がオン状態となる。各選択期 間において、データドライバ側の電位は、給電配線61、61、...及び供給線Z<sub>1</sub>~Z<sub>m</sub>に 出力されたクロック信号のローレベル以下で且つこのクロック信号のローレベルはコモン 電位 V com以下に設定されている。

【0119】

したがって、この時、有機EL素子20から信号線線Yr<sub>j</sub>、Yg<sub>j</sub>、Yb<sub>j</sub>に流れることはないので、図2に示したように、データドライバによって階調に応じた電流値の書込電流(引抜電流)が矢印Aの通り、信号線Yr<sub>1</sub>、Yg<sub>1</sub>、Yb<sub>1</sub>~Yr<sub>n</sub>、Yg<sub>n</sub>、Yb<sub>n</sub>に流れ、サブピクセルP<sub>i,j</sub>においては給電配線61及び供給線Z<sub>i</sub>から駆動トランジスタ2 3のソース - ドレイン間、スイッチトランジスタ21のソース - ドレイン間を介して信号線Yr<sub>j</sub>、Yg<sub>j</sub>、Yb<sub>j</sub>に向かった書込電流(引抜電流)が流れる。このように駆動トランジスタ23のソース - ドレイン間を流れる電流の電流値は、データドライバによって一義的に制御され、データドライバは、外部から入力された階調に応じて書込電流(引抜電流)の電流値を設定する。

[0120]

書込電流(引抜電流)が流れている間、 i 行目の P<sub>i,1</sub> ~ P<sub>i,n</sub>の各駆動トランジスタ2 3のゲート23g-ソース23s間の電圧は、それぞれ信号線 Yr<sub>1</sub>、Yg<sub>1</sub>、Yb<sub>1</sub> ~ Y r<sub>n</sub>、Yg<sub>n</sub>、Yb<sub>n</sub>に流れる書込電流(引抜電流)の電流値、つまり駆動トランジスタ2 3の Vg-Ids特性の経時変化にかかわらず駆動トランジスタ23のドレイン23d-ソ ース23s間を流れる書込電流(引抜電流)の電流値に見合うように強制的に設定され、 この電圧のレベルに従った大きさの電荷がキャパシタ24にチャージされて、書込電流( 引抜電流)の電流値が駆動トランジスタ23のゲート23g-ソース23s間の電圧のレ ベルに変換される。

**[**0 1 2 1 **]** 

その後の発光期間では、走査線 X<sub>i</sub>がローレベルになり、スイッチトランジスタ21及 <sup>50</sup>

10

10

び保持トランジスタ22がオフ状態となるが、オフ状態の保持トランジスタ22によって キャパシタ24の電極24A側の電荷が閉じ込められてフローティング状態になり、駆動 トランジスタ23のソース23sの電圧が選択期間から発光期間に移行する際に変調して も、駆動トランジスタ23のゲート23g-ソース23s間の電位差がそのまま維持され る。

**[**0 1 2 2 **]** 

この発光期間のうち、いずれの行の選択期間でもない間、つまり、クロック信号が給電 配線61及び供給線Z<sub>i</sub>の電位が有機EL素子20の対向電極20c及び給電配線61の 電位Vcomより高いハイレベルの間、より高電位の給電配線61及び供給線Z<sub>i</sub>から駆動ト ランジスタ23のソース - ドレイン間を介して有機EL素子20に駆動電流が矢印Bの方 向に流れ、有機EL素子20が発光する。

【0123】

駆動電流の電流値は駆動トランジスタ23のゲート23g-ソース23s間の電圧に依存するため、発光期間における駆動電流の電流値は、選択期間における書込電流(引抜電流)の電流値に等しくなる。また発光期間において、いずれかの行の選択期間の間、つま リクロック信号がローレベルである時は、給電配線61及び供給線Z<sub>i</sub>の電位が対向電極 20c及び給電配線61の電位Vcom以下であるので、有機EL素子20に駆動電流は流 れず発光しない。

【0124】

前記何れの駆動方法においても、スイッチトランジスタ21は、駆動トランジスタ23 20 のソース23sと信号線Yとの間の電流のオン(選択期間)・オフ(発光期間)を行うも のとして機能する。また、保持トランジスタ22は、選択期間に駆動トランジスタ23の ソース23s-ドレイン23d間に電流が流れることができる状態にし、発光期間に駆動 トランジスタ23のゲート23g-ソース23s間に印加した電圧を保持するものとして 機能する。そして、駆動トランジスタ23は、発光期間中に供給線Z及び給電配線61が ハイレベルになった時に、階調に応じた大きさの電流を有機EL素子20に流して有機E L素子20を駆動するものとして機能する。

【0125】

〔給電配線及び共通配線の幅、断面積及び抵抗率〕

以下、第1の実施形態のディスプレイパネル1の給電配線及び共通配線の幅、断面積及 <sup>30</sup> び抵抗率を定義する。これは、後述する第2の実施形態でも同様である。ここでは、ディ スプレイパネル1の画素数をWXGA(768×1366)としたときの給電配線61及 び共通配線62の望ましい幅、断面積を定義する。

[0126]

なお、以下に述べる給電配線61及び共通配線62についての望ましい幅等は封止基板80を設けない場合のものであり、封止基板80を設ける場合にはそれらの条件が緩和される。

**[**0127**]** 

図14は、各サブピクセルの駆動トランジスタ23及び有機EL素子20の電流-電圧 特性を示すグラフである。図14において、縦軸は1つの駆動トランジスタ23のソース 40 23s-ドレイン23d間を流れる書込電流の電流値又は1つの有機EL素子20のアノ ード-カソード間を流れる駆動電流の電流値であり、横軸は1つの駆動トランジスタ23 のソース23s-ドレイン23d間の電圧(同時に1つの駆動トランジスタ23のゲート 23g-ドレイン23d間の電圧)である。

[0128]

図中、実線Ids maxは、最高輝度階調(最も明るい表示)のときの書込電流及び駆動電 流であり、一点鎖線Ids midは、最高輝度階調と最低輝度階調との間の中間輝度階調のと きの書込電流及び駆動電流であり、二点鎖線Vpoは駆動トランジスタ23の不飽和領域( 線形領域)と飽和領域との閾値つまりピンチオフ電圧であり、三点鎖線Vdsは駆動トラン ジスタ23のソース23s-ドレイン23d間を流れる書込電流であり、破線Ielは有機

EL素子20のアノード - カソード間を流れる駆動電流である。

[0129]

ここで電圧 VP1は、最高輝度階調時の駆動トランジスタ23のピンチオフ電圧であり、 電圧 V P2は、駆動トランジスタ23が最高輝度階調の書込電流が流れるときのソース-ド レイン間電圧であり、電圧VELmax(電圧VP4 - 電圧VP3)は有機EL素子20が最高輝 度階調の書込電流と電流値が等しい最高輝度階調の駆動電流で発光するときのアノード -カソード間の電圧である。電圧VP2<sup>,</sup>は、駆動トランジスタ23が中間輝度階調の書込電 流が流れるときのソース - ドレイン間電圧であり、電圧(電圧 VP4 '-電圧 VP3 ') は有 機EL素子20が中間輝度階調の書込電流と電流値が等しい中間輝度階調の駆動電流で発 光するときのアノード - カソード間電圧である。

[0130]

駆動トランジスタ23及び有機EL素子20はいずれも餉和領域で駆動させるために、 給電配線61の発光期間時の電圧VHから共通配線62の発光期間時の電圧Vcomを減じた 値VXは下記の式(1)を満たす。

VX = Vpo + Vth + Vm + VEL ... (1)

[0131]

Vth (最高輝度時の場合 VP2 - VP1 に等しい)は駆動トランジスタ23の閾値電圧であ り、VEL(最高輝度時の場合VELmaxに等しい)は有機EL素子20のアノード-カソー ド間電圧であり、Vmは、階調に応じて変位する許容電圧である。

[0132]

図から明らかなように、電圧VXのうち、輝度階調が高くなる程、トランジスタ23の ソース - ドレイン間に要する電圧(Vpo+Vth)が高くなるとともに有機EL素子20の アノード-カソード間に要する電圧VELが高くなる。したがって、許容電圧Vmは、輝度 階調が高くなるほど低くなり、最小許容電圧 Vmmin は VP3 - VP2となる。

[0133]

有機EL素子20は低分子EL材料及び高分子EL材料にかかわらず一般的に経時劣化 し、高抵抗化する。10000時間後のアノード - カソード間電圧は初期時の1.4倍程 度になることが確認されている。つまり、電圧VELは、同じ輝度階調時でも時間が経つ程 高くなる。このため、駆動初期時の許容電圧Vmが高い程長期間にわたって動作が安定す るので、電圧VELが8V以上、より望ましくは13V以上となるように電圧VXを設定し ている。

[0134]

この許容電圧Vmには、有機EL素子20の高抵抗化ばかりでなく、さらに、給電配線 61による電圧降下の分も含まれる。

[0135]

給電配線61の配線抵抗のために電圧降下が大きいとディスプレイパネル1の消費電力 が著しく増大してしまうため、給電配線61の電圧降下は1V以下に設定することが特に 好ましい。

[0136]

行方向の一つの画素の長さである画素幅Wpと、行方向の画素数(1366)と、画素 領域以外における引き回し配線92等の延長部分を考慮した結果、ディスプレイパネル1 のパネルサイズが32インチ、40インチの場合、引き回し配線の全長はそれぞれ706 .7mm、895.2mmとなる。ここで、給電配線61の線幅WL及び共通配線62の 線幅WLが広くなると、構造上有機EL層20bの面積が小さくなり、さらに他の配線と の重なり寄生容量を発生してさらなる電圧降下をもたらすため、給電配線61の幅WL及 び共通配線62の線幅WLはそれぞれ画素幅Wpの5分の1以下に抑えることが望ましい。 [0137]

このようなことを考慮すると、ディスプレイパネル1のパネルサイズが32インチ、4 0インチの場合、幅WLはそれぞれ34µm以内、44µm以内となる。また給電配線6 1 及び共通配線62の最大膜厚 H maxはアスペクト比を考慮すると、トランジスタ21~

10



23の最小加工寸法4µmの1.5倍、つまり6µmとなる。したがって給電配線61及 び共通配線62の最大断面積Smaxは32インチ、40インチで、それぞれ204µm<sup>2</sup> 、264µm<sup>2</sup>となる。

【0138】

このような32インチのディスプレイパネル1について、最大電流が流れるように全点 灯したときの給電配線61及び共通配線62のそれぞれの最大電圧降下を1V以下にする ためには図15に示すように、給電配線61及び共通配線62のそれぞれの配線抵抗率 /断面積Sは4.7 / cm以下に設定される必要がある。図16に32インチのディス プレイパネル1の給電配線61及び共通配線62のそれぞれの断面積と電流密度の相関関 係を表す。なお、上述した給電配線61及び共通配線62の最大断面積Smax時に許容さ れる抵抗率は、32インチで9.6µ cm、40インチで6.4µ cmとなる。 【0139】

そして、40インチのディスプレイパネル1について、最大電流が流れるように全点灯 したときの給電配線61及び共通配線62のそれぞれの最大電圧降下を1V以下にするた めには図17に示すように、給電配線61及び共通配線62のそれぞれの配線抵抗率 / 断面積Sは2.4 / cm以下に設定される必要がある。図18に40インチのディスプ レイパネル1の給電配線61及び共通配線62のそれぞれの断面積と電流密度の相関関係 を表す。

**[**0140**]** 

給電配線61及び共通配線62の故障により動作しなくなる故障寿命MTFは、下記の <sup>20</sup> 式(2)を満たす。

MTF=A exp(Ea/K<sub>b</sub>T)/ J<sup>2</sup> ...(2)

【0141】

Eaは活性化エネルギー、K<sub>b</sub>T=8.617×10 <sup>5</sup> eV、 は給電配線61及び 共通配線62の抵抗率、Jは電流密度である。

【0142】

給電配線61及び共通配線62の故障寿命MTFは抵抗率の増大やエレクトロマイグレ ーションに律速する。給電配線61及び共通配線62をA1系(A1単体或いはA1Ti やA1Nd等の合金)に設定し、MTFが10000時間、85 の動作温度で試算する と電流密度Jは2.1×10<sup>4</sup>A/cm<sup>2</sup>以下にする必要がある。同様に給電配線61及 び共通配線62をCuに設定すると2.8×10<sup>6</sup>A/cm<sup>2</sup>以下にする必要がある。な お、A1合金内のA1以外の材料はA1よりも低い抵抗率であることを前提としている。 【0143】

30

10

これらのことを考慮して、32インチのディスプレイパネル1では、全点灯状態で10 000時間に給電配線61及び共通配線62が故障しないようなA1系の給電配線61及 び共通配線62のそれぞれの断面積Sは図16から57µm<sup>2</sup>以上必要になり、同様にC uの給電配線61及び共通配線62のそれぞれの断面積Sは図16から0.43µm<sup>2</sup>以 上必要になる。

[0144]

そして40インチのディスプレイパネル1では、全点灯状態で10000時間に給電配 <sup>40</sup> 線61及び共通配線62が故障しないようなA1系の給電配線61及び共通配線62のそ れぞれの断面積Sは、図18から92μm<sup>2</sup>以上必要になり、同様にCuの給電配線61 及び共通配線62のそれぞれの断面積Sは、図18から0.69μm<sup>2</sup>以上必要になる。 【0145】

A 1 系の給電配線 6 1 及び共通配線 6 2 では、A 1 系の抵抗率が4.00µ cmとす ると、32インチのディスプレイパネル1では上述のように配線抵抗率 /断面積 S が4 .7 / cm以下なので、最小断面積 S minは85.1µm<sup>2</sup>となる。このとき上述のよ うに給電配線 6 1 及び共通配線 6 2 の配線幅 WLは34µm以内なので給電配線 6 1 及び 共通配線 6 2 の最小膜厚 H minは2.50µmとなる。

[0146]

またA1系の給電配線61及び共通配線62の40インチのディスプレイパネル1では 上述のように配線抵抗率 /断面積Sが2.4 / cm以下なので、最小断面積Sminは 167µm<sup>2</sup>となる。このとき上述のように給電配線61及び共通配線62の配線幅WL は44µm以内なので給電配線61及び共通配線62の最小膜厚Hminは3.80µmと なる。

【0147】

C u の給電配線 6 1 及び共通配線 6 2 では、C u の抵抗率が2.10 μ c mとすると、32 インチのディスプレイパネル1 では上述のように配線抵抗率 /断面積 S が4.7 / c m以下なので、最小断面積 S minは44.7 μm<sup>2</sup>となる。このとき上述のように 給電配線 6 1 及び共通配線 6 2 の配線幅WLは34μm以内なので給電配線 6 1 及び共通 配線 6 2 の最小膜厚 H minは1.31μmとなる。

【0148】

また C u の給電配線 6 1 及び共通配線 6 2 の 4 0 インチのディスプレイパネル 1 では上述のように配線抵抗率 / 断面積 S が 2 . 4 / c m以下なので、最小断面積 S minは 8 7 . 5 µ m<sup>2</sup>となる。このとき上述のように給電配線 6 1 及び共通配線 6 2 の配線幅WL は 4 4 µ m以内なので給電配線 6 1 及び共通配線 6 2 の最小膜厚 H minは 1 . 9 9 µ m と なる。

【0149】

以上のことから、ディスプレイパネル1を正常且つ消費電力を低く動作させるには、給電配線61及び共通配線62での電圧降下を1V以下にした方が好ましく、このような条
20件にするには、給電配線61及び共通配線62がA1系の32インチのパネルでは、膜厚Hが2.50µm~6µm、幅WLが14.1µm~34.0µm、抵抗率が4.0µ
cm~9.6µ cmとなり、給電配線61及び共通配線62がA1系の40インチのパネルでは、膜厚Hが3.80µm~6µm、幅WLが27.8µm~44.0µm、抵抗率が4.0µ cm~9.6µ cmとなる。

【 0 1 5 0 】

総じてAl系の給電配線61及び共通配線62の場合、膜厚Hが2.50µm~6µm 、幅WLが14.1µm~44.0µm、抵抗率が4.0µ cm~9.6µ cmとな る。

【0151】

30

50

10

同様に、給電配線61及び共通配線62がCuの32インチのパネルでは、膜厚Hが1
.31µm~6µm、幅WLが7.45µm~34µm、抵抗率が2.1µ cm~9.
6µ cmとなり、給電配線61及び共通配線62がCuの40インチのパネルでは、膜厚Hが1.99µm~6µm、幅WLが14.6µm~44.0µm、抵抗率が2.1µ cm~9.6µ cmとなる。

【0152】

総じて C u の 給電配線 6 1 及び共通配線 6 2 の場合、 膜厚 H が 1 . 3 1 µ m ~ 6 µ m、 幅 W L が 7 . 4 5 µ m ~ 4 4 µ m、抵抗率が 2 . 1 µ c m ~ 9 . 6 µ c m となる。 【 0 1 5 3】

したがって、給電配線61及び共通配線62としてA1系材料又はCuを適用した場合 40 、ディスプレイパネル1の給電配線61及び共通配線62は、膜厚Hが1.31µm~6 µm、幅WLが7.45µm~44µm、抵抗率が2.1µ cm~9.6µ cmとな る。

【0154】

〔効果〕

以上のように、供給線Z<sub>1</sub>~Z<sub>m</sub>をそれぞれ流れる電流の大きさは、一行の供給線Z<sub>i</sub>に 接続された3×n個の有機EL素子20に流れる駆動電流の大きさの和になるので、VG A (Video Graphics Array: 640×480サイズの表示解像度)以上の画素数で動画駆 動するための選択期間に設定した場合、供給線Z<sub>1</sub>~Z<sub>m</sub>のそれぞれの寄生容量が増大して しまい、トランジスタ21~23のような薄膜トランジスタのゲート電極又はソース、ド

10

20

30

40

レイン電極を構成する薄膜からなる配線では3×n個の有機EL素子20に書込電流(つまり駆動電流)を流すには抵抗が高すぎる。

【0155】

しかし、本実施形態では、サブピクセル P<sub>1,1</sub> ~ P<sub>m,n</sub>の薄膜トランジスタのゲート電極 やソース、ドレイン電極とは異なる厚膜層によって供給線 Z<sub>1</sub> ~ Z<sub>m</sub>と接続する給電配線 6 1、61、…をそれぞれ構成している。また、封止基板 80に給電配線 61、61、…と 導通する厚膜配線 82が形成されている。そのため、各給電配線 61、61、…及び厚膜 配線 82、82、…による電圧降下は小さくなり、短い選択期間であっても遅延なく十分 に書込電流(引抜電流)を流すことができる。

【0156】

そして、給電配線61、61、…を厚くし、給電配線61、61、…に膜厚を自在に調整できる厚膜配線82、82、…を導通させることで給電配線61、61、…及び厚膜配線82、82、…を全体として十分に低抵抗化できるので、給電配線61、61、…の幅を狭くすることができる。そのため、ボトムエミッションの場合、画素開口率の減少を最小限に抑えることができる。

【0157】

同様に、発光期間に共通配線62に流れる駆動電流の大きさは、選択期間に給電配線6 1に流れる書込電流(引抜電流)の大きさと同じであるが、共通配線62は、サブピクセ ルP<sub>1,1</sub>~P<sub>m,n</sub>の薄膜トランジスタのゲート電極やソース、ドレイン電極を構成する導電 層とは異なる導電層を用いているので十分な厚さにすることができるから、共通配線62 を低抵抗化することができる。

【0158】

また、膜厚を自在に調整できる封止基板80の厚膜配線83で全ての共通配線62を導 通することで、共通配線62-厚膜配線83の系全体でさらなる低抵抗化を図ることが可 能となるとともに、共通配線62-厚膜配線83の系全体での抵抗率等を考えればよくな るから、前述したような共通配線62の膜厚Hや幅WL等に対する厳しい設計条件が緩和 され、ディスプレイパネル1がより製造し易くなる。

**[**0159**]** 

さらに、封止基板80の厚膜配線83を設けることで、対向電極20c自体が薄膜化してより高抵抗になっても対向電極20cの電圧を面内で一様にすることができる。従って、仮に全てのサブピクセル電極20aに同じ電位を印加した場合でも、どの有機EL層2 0bの発光強度もほぼ等しくなり、面内の発光強度を一様することができる。

【0160】

上述した二通りの駆動方法のうち第二のディスプレイパネル1の駆動方法でディスプレ イパネル1においては、給電配線61、61、…は、絶縁基板2の第二の周縁部の引き回 し配線92、端子部92d及び端子部92eを介して外部の発振回路からのクロック信号 により等電位となるため、すみやかに有機EL素子20、20…から給電配線61、61 、…全体に電流を供給することができる。

[0161]

なお、第一及び第二のELディスプレイパネル1の対向電極20cは、信号線Yr<sub>1</sub>、 Yg<sub>1</sub>、Yb<sub>1</sub>~Yr<sub>n</sub>、Yg<sub>n</sub>、Yb<sub>n</sub>と平面視して重ならないように構成されているので 、対向電極20cと信号線線Yr<sub>1</sub>、Yg<sub>1</sub>、Yb<sub>1</sub>~Yr<sub>n</sub>、Yg<sub>n</sub>、Yb<sub>n</sub>との間の寄生容 量が、重なっている場合に比べて極めて小さくなっている。このため、書込電流が各有機 EL素子20をそれぞれ発光するのに要する微小な電流であっても、各信号線線Yr<sub>j</sub>、 Yg<sub>j</sub>、Yb<sub>j</sub>の寄生容量に電荷を速やかにチャージでき、遅延することなく信号線線Yr 1、Yg<sub>1</sub>、Yb<sub>1</sub>~Yr<sub>n</sub>、Yg<sub>n</sub>、Yb<sub>n</sub>に定常化されて流れるので、駆動トランジスタ2 3のゲート - ソース間の電位を速やかに駆動電流が流れる状態にすることができる。 【0162】

[第2の実施の形態]

図19~図22を用いて、第2の実施形態におけるディスプレイパネル1について説明 50

する。なお、第2の実施形態におけるディスプレイパネル1については、第1の実施形態 におけるディスプレイパネル1のいずれかの部分と同一の部分に対しては同一の符号を付 し、同一の部分についての説明を省略する。

【0163】

〔ディスプレイパネルの平面レイアウト〕

図19は、第2の実施形態におけるディスプレイパネルの配線構造を示した略平面図で ある。図19では、封止基板80を取り除いた状態を示す。このディスプレイパネル1に おいても、第1の実施形態と同様に、1ピクセルの画素3が、水平方向に並んだ赤色に発 光する1ドットの赤サブピクセルPrと、緑色に発光する1ドットの緑サブピクセルPg と、青色に発光する1ドットの青サブピクセルPbと、からなる。このような画素3が絶 縁基板2上にマトリクス状に配列されている。

【0164】

具体的に垂直方向の配列に着目すると、複数の赤サブピクセルPrが垂直方向(列方向)に沿って一列に配列され、複数の緑サブピクセルPgが垂直方向に沿って一列に配列され、複数の青サブピクセルPbが垂直方向に沿って一列に配列されている。また、水平方向(行方向)の配列に着目すると、赤サブピクセルPr、緑サブピクセルPg、青サブピクセルPbの順に繰り返し配列され、水平方向に連続して並んだ赤サブピクセルPr、緑サブピクセルPg、青サブピクセルPbの組み合わせが画素3となる。

【0165】

なお、以下の説明において、サブピクセル P はこれら赤サブピクセル P r、緑サブピク <sup>20</sup> セル P g、青サブピクセル P b の中の任意のサブピクセルを表し、サブピクセル P につい ての説明は赤サブピクセル P r、緑サブピクセル P g、青サブピクセル P b の何れについ ても適用される。

【0166】

また、赤サブピクセル Prの水平方向一端側には信号線 Yrが、緑サブピクセル Pgの 水平方向一端側には信号線 Ygが、青サブピクセル Pbの水平方向一端側には信号線 Yb がそれぞれ垂直方向に沿って延在している。

【0167】

ここで、信号線 Y r は垂直方向に並ぶ画素 3 の全ての赤サブピクセル P r に対して信号 を供給するものであり、信号線 Y g は垂直方向に並ぶ画素 3 の全ての緑サブピクセル P g に対して信号を供給するものであり、信号線 Y b は垂直方向に並ぶ画素 3 の全ての青サブ ピクセル P b に対して信号を供給するものである。

[0168]

信号線 Yr、Yg、Yb に並行して複数本の給電配線61及び複数本の共通配線62が 交互にそれぞれサブピクセル Pの一端側に延在している。つまり水平方向に対して左側か ら右側に向かって、給電配線61、共通配線62、給電配線61、共通配線62、……の 順に配列されている。

【0169】

また、複数本の走査線 X が水平方向に沿って延在し、これら走査線 X に対して複数本の 供給線 Z が平行に設けられている。水平方向に沿った一行の画素 3 群につき、 1 本の走査 40 線 X と 1 本の供給線 Z とが設けられている。ここで、走査線 X 及び供給線 Z は、水平方向 に並ぶ画素 3 の全サブピクセル P r 、 P g 、 P b にそれぞれ信号を供給するものである。 水平方向に延在する供給線 Z と垂直方向に延在する給電配線 6 1 とは電気的に導通されて いる。

**[**0170**]** 

図19においては図示が省略されているが、水平方向に長尺な矩形状で示されたサブピクセルPr、Pg、Pbの位置には、有機EL素子20のアノードであるサブピクセル電極20aがそれぞれ設けられている。給電配線61と隣の共通配線62との間において複数のサブピクセル電極20aがそれぞれ垂直方向に沿った一列に配列されている。 【0171】 30

ここで、m、nをそれぞれ2以上の整数とし、画素3が垂直方向に沿ってm個、水平方 向に沿ってn個配列されていると、サブピクセル電極20aは垂直方向に沿ってサブピク セルの一列分の数と同数のm個だけ、水平方向に沿ってサブピクセルの一行分の数と同数 の(3×n) 個だけ配列されている。

**[**0172**]** 

〔サブピクセルの回路構成〕

次に、サブピクセルPr、Pg、Pbの回路構成については、図20の等価回路図に示 されるように何れのサブピクセルPr、Pg、Pbも同様に構成されており、それぞれの サブピクセルPr、Pg、Pbに有機EL素子20、スイッチトランジスタ21、保持ト ランジスタ22、駆動トランジスタ23及びキャパシタ24が設けられている。

**[**0173**]** 

なお、第1の実施形態における等価回路図である図2と図20とを比較して分かるよう に、第2の実施形態では選択配線60が設けられていないこと以外は回路構成としては等 価であるから説明を省略する。

[0174]

〔回素の平面レイアウト〕

画素3の平面レイアウトについて図21を用いて説明する。なお、図21は、赤サブピ クセルPr及び緑サブピクセルPgの電極を示した平面図であるが、青サブピクセルPb についても同様である。また、図面を見やすくするために、有機EL素子20のサブピク セル電極20a、対向電極20c及び封止基板80の図示を省略する。

[0175]

図21に示すように、平面視して、駆動トランジスタ23及びスイッチトランジスタ2 1 が給電配線61や共通配線62に沿うように配置され、保持トランジスタ22が走査線 Xに隣接するサブピクセルPの角部に配置されている。なお、保持トランジスタ22のド レイン22dおよび駆動トランジスタ23のドレイン23dは、供給線Zと一体形成され ている。供給線Zと給電配線61とはコンタクトホール71で導通されている。 [0176]

また、キャパシタ24が給電配線61又は共通配線62或いは供給線Zに沿うサブピク セルPの部分に配置されている。また、スイッチトランジスタ21のソース21sは、赤 サブピクセルPrでは信号線Yrに接続されており、緑サブピクセルPgでは信号線Yg に接続されており、青サブピクセルPbでは信号線Ybに接続されている。

[0177]

〔ディスプレイパネルの層構造〕

ディスプレイパネル1の層構造について図21~図23を用いて説明する。ここで、図 22は、図21に示された線XXII-XXIIに沿って絶縁基板2の厚さ方向に切断した矢視断 面図である。

**[**0178**]** 

ディスプレイパネル1は、光透過性を有する絶縁基板2に対して種々の層を積層したも のである。絶縁基板2は可撓性のシート状に設けられているか、又は剛性の板状に設けら れている。

**[**0179**]** 

次に、トランジスタ21~23やキャパシタ24、有機EL素子20等の層構造につい ては、図21と第1の実施形態についての図3~図5とを比較して分かるようにコンタク トホール64の位置等が異なるほかは基本的に同一の構成であり、また、信号線Y、走査 線Xおよび供給線Zについてもトランジスタ21~23等との位置関係は異なるが、基本 的に同一の構成であるから説明を省略する。

[0180]

なお、本実施形態においても、ディスプレイパネル1をボトムエミッション型として用 いるため、すなわち、絶縁基板2を表示面として用いるため、ゲート絶縁膜31、保護絶 縁膜32及び平坦化膜33には透明な材料を用いる。絶縁基板2から平坦化膜33までの 10



積層構造をトランジスタアレイ基板50という。

前述したように、本実施形態では、信号線 Yr、Yg、Yb に並行して複数本の給電配線61及び複数本の共通配線62が交互にそれぞれサブピクセル Pの一端側に延在している。

【0182】

給電配線61は、図22に示すように、トランジスタアレイ基板50上のサブピクセル 電極20aを隣接するサブピクセルPの間に1つおきに垂直方向に延在するように残した ものを下地電極として電解メッキ法により形成されたものであり、信号線Yr、Yg、Y b、走査線X及び供給線Zよりも十分に厚く形成される。給電配線61は、金、銀、銅、 及びニッケルのうちの少なくともいずれかを含むことが好ましい。

【0183】

また、トランジスタアレイ基板50の表面上であって給電配線61が形成されていない 隣接するサブピクセルP間には垂直方向に延在する絶縁ライン51が形成されており、そ の上部に共通配線62が積層されている。共通配線62は、メッキ法により形成されたも のであるので、信号線Y、走査線X及び供給線Zよりも十分に厚く、平坦化膜33の表面 に対して凸設されている。共通配線62は金、銀、銅、及びニッケルのうちの少なくとも いずれかを含むことが好ましい。

【0184】

給電配線61及び共通配線62の表面には、撥水性・撥油性を有した撥液性導通層53 20 、54が成膜されている。撥液性導通層53、54は、例えば前記化学式に示されたトリ アジルトリチオールのメルカプト基(-SH)の水素原子(H)が還元離脱し、硫黄原子 (S)が給電配線61及び共通配線62の表面に酸化吸着したものである。給電配線61 及び共通配線62の表面上でトリアジルトリチオール分子が規則正しく並んだ極薄い分子 層からなる膜を形成することは前述した通りである。

【0185】

有機 E L 層 2 0 b 上には、有機 E L 素子 2 0 のカソードとして機能する対向電極 2 0 c が成膜されており、対向電極 2 0 c は、共通配線 6 2 の頭頂面や側面をも被覆するように 形成されているが、給電配線 6 1 では頭頂面のみ被覆し、側面部分からは除去されている

。そのため、本実施形態においても、給電配線61の頭頂面を被覆する対向電極20cは 、もはや対向電極20cとしては機能していないから、以下、単に電極63という。 【0186】 30

10

対向電極20cは撥液性導通層54を挟んで共通配線62に通電するから、図2の回路 図に示したように、対向電極20cは共通配線62に対して導通性を有するようになる。 また、電極63は撥液性導通層53を挟んで給電配線61に通電し、給電配線61の側面 部分では除去されているから、給電配線61と共通配線62とが対向電極20cを介して 短絡することはない。

[0187]

有機 E L 素子 2 0 の対向電極 2 0 c 上には、保護膜 5 6 が成膜されている。保護膜 5 6 は、選択配線 6 0 、給電配線 6 1 及び共通配線 6 2 の頭頂部以外の対向電極 2 0 c を被覆 40 する無機膜又は有機膜である。そのため、対向電極 2 0 c の劣化が保護膜 5 6 によって防止されている。

【0188】

給電配線61及び共通配線62の頭頂部を被覆する電極63上及び対向電極20c上に は、平板状の封止基板80がディスプレイパネル1のほぼ全面を覆う状態に貼付されてい る。本実施形態では、封止基板80は、封止ガラス81と、給電配線61及び共通配線6 2に対応する位置に形成された厚膜配線82、83と、その表面に塗布された導電性を有 する接着層84とから構成されている。

【0189】

厚膜配線82、83は、封止ガラス81上の給電配線61及び共通配線62に対応する 50

位置に銅錫メッキにより成膜されて形成されている。また、本実施形態では、封止基板8 0の厚膜配線82、83は、図23に示すように、平面視した場合、トランジスタアレイ 基板50の表面から凸設された給電配線61及び共通配線62に沿い、それぞれ引き回し 配線86、85により互いに導通された状態に形成されている。なお、図中の選択ドライ バ90は厚膜配線82、83との位置関係を示すために点線で表現されたものである。 [0190]

対向電極20cには、端子部85d及び端子部85eから低抵抗の厚膜配線83及び共 通配線62を介して電圧Vcomが入力され、等電位となる。また、給電配線61には、端 子部86d及び端子部86eから厚膜配線82及び電極63及びを介して所定の電圧を印 加することができる。

[0191]

〔ディスプレイパネルの駆動方法〕

本実施形態のディスプレイパネル1では、図21に示したように、サブピクセルP間を 水平方向に延在する供給線 Zと垂直方向に延在する給電配線 61とがコンタクトホール7 1 で導通されている。そのため、第1の実施形態の図10で示したような駆動方法を用い ることができないが、図13に示した前記第二のディスプレイパネル1のアクティブマト リクス駆動方法、すなわち、クロック信号を用いた共通駆動を用いて駆動させることがで きる。この駆動方法については前述した図13の説明の通りであるからここでは説明を省 略する。

[0192]

〔給電配線及び共通配線の幅、断面積及び抵抗率〕

この給電配線及び共通配線の幅、断面積及び抵抗率についても、第1の実施形態で述べ た通りであるから説明を省略する。

[0193]

〔効果〕

以上のような構成及び機能を有するから、本実施形態に係るディスプレイパネル1も前 記第1の実施形態に係るディスプレイパネルの効果をすべて発揮することができる。また 、トランジスタアレイ基板50から凸設され有機EL素子20部分を構成する際のバンク となるバンクラインとして、第1の実施形態のように選択配線60を用いず、給電配線6 1と共通配線62とだけで構成しているから、RGBの画素構成を非常にシンプルにする ことが可能となる。

[0194]

また、選択配線60を用いないため、給電配線61及び共通配線62の本数が、第1の 実施形態のディスプレイパネル1の場合の1.5倍となり、必要な電流をより多くの本数 の給電配線61で供給し共通配線62に流すことができるから、全体的に見た場合、給電 配線61や共通配線62を実質的に低抵抗化することができる。

[0195]

〔 変形例 1 〕

なお、本発明は、上記の第1及び第2の実施形態に限定されることなく、本発明の趣旨 を逸脱しない範囲において、種々の改良並びに設計の変更を行っても良い。

[0196]

上記各実施形態では、トランジスタ21~23がNチャネル型の電界効果トランジスタ として説明を行った。トランジスタ21~23がPチャネル型の電界効果トランジスタで あっても良い。その場合、図2や図20の回路構成では、トランジスタ21~23のソー ス21s、22s、23sとトランジスタ21~23のドレイン21d、22d、23d の関係が逆になる。例えば、駆動トランジスタ23がPチャネル型の電界効果トランジス タの場合には、駆動トランジスタ23のドレイン23dが有機EL素子20のサブピクセ ル電極20aに導通し、ソース23sが供給線Zおよび給電配線61に導通する。 [0197]〔 変形例 2 〕

また、上記各実施形態では、1ドットのサブピクセルPにつき3つのトランジスタ21 ~ 23が設けられているが、1ドットのサブピクセルPにつき1又は複数のトランジスタ が設けられ、これらトランジスタを用いてアクティブ駆動することができるディスプレイ パネルであれば、本発明を適用することができる。

【0198】

〔 変形例 3 〕

また、上記各実施形態では、信号線 Y がゲートレイヤーからパターニングされたもので あるが、信号線 Y がドレインレイヤーからパターニングされたものでも良い。この場合、 走査線 X 及び供給線 Z がゲートレイヤーからパターニングされたものとなり、信号線 Y が 走査線 X 及び供給線 Z よりも上層になる。

10

20

【0199】 〔変形例4〕

また、上記各実施形態では、有機EL素子20の発光をサブピクセル電極20aを介し て基板2から出射させたが、これに限らず、下層に光反射性金属膜、上層にITO等の金 属酸化物膜を配置したサブピクセル電極20aを用いることによって、封止ガラス81側 から有機EL素子20の光を出射させてもよい。このとき、接着層84は透過率を下げな い程度に薄く被膜するか、厚膜配線82、83に対応する位置のみ設ければよい。

【図面の簡単な説明】

[0200]

- 【図1】第1実施形態におけるディスプレイパネルの画素を示した平面図である。
- 【図2】サブピクセルPの等価回路図である。
- 【図3】赤サブピクセルPrの電極を示した平面図である。
- 【図4】緑サブピクセルPgの電極を示した平面図である。
- 【図5】青サブピクセルPbの電極を示した平面図である。

【図 6】図 3 ~ 図 5 に示された破断線VI-VIに沿って絶縁基板の厚さ方向に切断した矢視 断面図である。

【図7】図3に示された破断線VII-VIIに沿って絶縁基板の厚さ方向に切断した矢視断面 図である。

【図8】封止基板の厚膜配線の構成を説明する図である。

- 【図9】第1実施形態におけるディスプレイパネルの配線構造を示した略平面図である。 30 【図10】図1のディスプレイパネルの駆動方法を説明するためのタイミングチャートで ある。
- 【図11】第二のディスプレイパネルの配線構造を示した略平面図である。
- 【図12】第二のディスプレイパネルにおける封止基板の厚膜配線の構成を説明する図で ある。
- 【図13】図11のディスプレイパネルの駆動方法を説明するためのタイミングチャート である。
- 【図14】各サブピクセルの駆動トランジスタ及び有機 EL素子の電流 電圧特性を示す グラフである。
- 【図15】32インチのディスプレイパネルの給電配線及び共通配線のそれぞれの最大電 40 圧降下と配線抵抗率 /断面積Sの相関を示すグラフである。
- 【図16】32インチのディスプレイパネルの給電配線及び共通配線のそれぞれの断面積 と電流密度の相関を示すグラフである。
- 【図17】40インチのディスプレイパネルの給電配線及び共通配線のそれぞれの最大電 圧降下と配線抵抗率 /断面積Sの相関を示すグラフである。
- 【図18】40インチのディスプレイパネルの給電配線及び共通配線のそれぞれの断面積 と電流密度の相関を示すグラフである。

【図19】第2実施形態におけるディスプレイパネルの画素を示した平面図である。

【図20】サブピクセルPの等価回路図である。

【図21】サブピクセルPの電極を示した平面図である。

【図22】図21に示された破断線XX-XXに沿って絶縁基板の厚さ方向に切断した矢視断 面図である。 【図23】第2の実施形態における封止基板の厚膜配線の構成を説明する図である。 【符号の説明】 [0201]ディスプレイパネル 1 2 絶縁基板 20a サブピクセル電極 20b 有機 EL 層 20c 対向電極 21 スイッチトランジスタ 22 保持トランジスタ 23 駆動トランジスタ 21d、22d、23d ドレイン 21s、22s、23s ソース 21g、22g、23g ゲート 61 給電配線 6 2 共通配線 80 封止基板 82、83 厚膜配線 P、Pr、Pg、Pb サブピクセル

【図1】





21s / 21d

23d

23 23g 22

22g 21g 21

21s 21d

22

22d

٨L

H

【図2】

10

20



Ybj+1 Ygj+1 Yrj+1

) ہے Żi

-3

62

Xi,60

<u> </u>(

61

200

20

20

20c

20

в

24B

24A

Pgij

Pķij

Zi+1

Pri.i 20







【図5】



【図6】







【図8】



【図9】



【図10】





【図12】





## 【図13】







----- Vds=Vgs=Vpo+Vth

【図15】









【図19】



【図18】





【図21】









【図23】



フロントページの続き

(72)発明者 小倉 潤東京都八王子市石川町2951番地5 カシオ計算機株式会社 八王子技術センター内

### 審査官 井海田 隆

```
(56)参考文献 特開2001-236025(JP,A)
特開2002-033198(JP,A)
特開2004-004611(JP,A)
特開2004-139057(JP,A)
特開2005-049808(JP,A)
特開2000-036391(JP,A)
特開2000-036391(JP,A)
特開2001-22256(JP,A)
特開2001-2256(JP,A)
特開平08-30600(JP,A)
```

(58)調査した分野(Int.Cl., DB名)

G 0 9 F	9/30
H 0 1 L	27/32
H 0 1 L	51/50
H 0 5 B	33/04