

公告本

發明專利說明書

(本說明書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※ 申請案號：94115463

※ 申請日期：94.5.12

※IPC 分類：H01L 27/40, 23/28, 31/623

一、發明名稱：(中文/英文)

微電子成像器用封蓋及微電子成像器晶圓級封裝之方法

COVERS FOR MICROELECTRONIC IMAGERS AND METHODS FOR
WAFER-LEVEL PACKAGING OF MICROELECTRONIC IMAGERS

二、申請人：(共 1 人)

姓名或名稱：(中文/英文)

美商麥克隆科技公司

MICRON TECHNOLOGY, INC.

代表人：(中文/英文)

麥克 L 林契

LYNCH, MICHAEL L.

住居所或營業所地址：(中文/英文)

美國愛達荷州鮑西市南菲德洛路 8000 號

8000 SOUTH FEDERAL WAY BOISE, IDAHO 83716-8632 U. S. A.

國籍：(中文/英文)

美國 U.S.A.

三、發明人：(共 2 人)

姓名：(中文/英文)

1. 江東必

JIANG, TONGBI

2. J 麥可 布魯克斯

BROOKS, J. MICHAEL

國籍：(中文/英文)

1.-2.均美國 U.S.A.

四、聲明事項：

主張專利法第二十二條第二項 第一款或 第二款規定之事實，其事實發生日期為： 年 月 日。

申請前已向下列國家(地區)申請專利：

【格式請依：受理國家(地區)、申請日、申請案號 順序註記】

有主張專利法第二十七條第一項國際優先權：

1. 美國；2004年05月13日；10/845,304

2.

無主張專利法第二十七條第一項國際優先權：

1.

2.

主張專利法第二十九條第一項國內優先權：

【格式請依：申請日、申請案號 順序註記】

主張專利法第三十條生物材料：

須寄存生物材料者：

國內生物材料 【格式請依：寄存機構、日期、號碼 順序註記】

國外生物材料 【格式請依：寄存國家、機構、日期、號碼 順序註記】

不須寄存生物材料者：

所屬技術領域中具有通常知識者易於獲得時，不須寄存。

九、發明說明：

【發明所屬之技術領域】

本發明係關於微電子裝置及封裝微電子裝置之方法。本發明之若干態樣係針對保護影像感應器用封蓋及微電子成像單元晶圓級封裝之方法，該微電子成像單元對可見光光譜或其它光譜中的輻射敏感。

【先前技術】

微電子成像器用於數位相機、具有圖片性能之無線裝置及諸多其它應用中。舉例而言，行動電話及個人數位助理(PDA)併入微電子成像器以用於捕獲及傳送圖片。因為微電子成像器變得更小且使用更高的像素數產生更好的影像，所以微電子成像器之增長速率已在穩定增加。

微電子成像器包含使用電荷耦合組件(CCD)系統、互補金氧半導體(CMOS)系統或其它系統之影像感應器。CCD影像感應器已廣泛用於數位相機及其它應用中。因為CMOS影像感應器具有低生產成本、高產量及小尺寸，所以CMOS影像感應器亦變得非常風行。因為CMOS影像感應器使用為製造半導體裝置所發展之技術及設備所製造，所以其具有此等優勢。與CCD影像感應器一樣，因此"封裝"CMOS影像感應器以保護其精密組件並提供外部電接點。

圖1為一具有一習知封裝之習知微電子成像器的示意性橫截面視圖。成像器1包含一晶粒10、一附著至晶粒10之中介基板20及一附著至中介基板20之外殼30。外殼30環繞晶粒10之外圍，且具有一開口32。成像器1亦包含在晶粒10

之上一透明封蓋40。

晶粒10包含一影像感應器12及電耦接至影像感應器12之複數個結合襯墊14。中介基板20通常為一具有複數個結合襯墊22、複數個球狀襯墊24及將結合襯墊22電耦接至相應球狀襯墊24之跡線26的介電夾具。球狀襯墊24以一陣列形式排列，以用於將成像器1之表面安裝至另一裝置之板或模組。晶粒10上之結合襯墊14經由線結合28而電耦接至中介基板20上之結合襯墊22，以在結合襯墊14與球狀襯墊24之間提供電路徑。

圖1所示成像器1亦具有一光學單元，其包含一附著至外殼30之支撐件50及一可調適地附著至支撐50的套筒(barrel)60。支撐件50可包含內部螺紋52，且套筒60可包含與螺紋52接合的外部螺紋62。該光學單元亦包含一由套筒60所承載的透鏡70。

習知封裝微電子成像器之一問題為其具有相對大的佔據面積，且佔用大量的垂直空間(意即，高輪廓)。舉例而言，圖1中成像器1之佔據面積為中介基板20底部之表面積，其顯著大於晶粒10之表面積。因此，在圖片行動電話或PDA之設計及可銷售性中，習知封裝微電子成像器之佔據面積可為一限制性因素，此係由於此等裝置正繼續縮小以更易於攜帶。因此，需要提供具有較小佔據面積及較低垂直輪廓之微電子成像器。

而圖1所示習知成像器1之另一問題在於：濕氣及/或其它污染物可削弱成像器1之效能。舉例而言，在於影像感應器

12上置放外殼30及封蓋40之前分離(singulate)晶粒10。因此，切割處理期間所產生之微小微粒可能會損壞晶粒10上之影像感應器12。其它處理步驟中的微粒或濕氣亦可損壞未受保護的影像感應器。因此，裝配及封裝成像器期間需要保護影像感應器。

習知微電子成像器之另一擔憂為需要減少用於封裝晶粒之成本。因為封蓋40必須嚴格對準並安裝於開口32中且外殼30必須定位且安裝至中介基板20，所以形成並安裝圖1所示之外殼30相對昂貴。該處理易出錯且通常較為耗時。因此，顯著需要提高封裝微電子成像器之效率、可靠性及精密度。

【發明內容】

一種製造微電子成像單元之方法，其包含：提供一具有一第一基板之封蓋工件，該第一基板對於一輻射係透射性的且具有複數個封蓋，該等封蓋具有包含該第一基板之區域的視窗及自該等視窗突出之凸出部分；提供一微特徵工件，其包括一具有複數個微電子晶粒之第二基板，該等晶粒具有影像感應器、電耦接至相應影像感應器之積體電路，及電耦接至相應積體電路之端子；及使用相應晶粒裝配該等封蓋，使得該等視窗對準相應之影像感應器，且該等凸出部分接觸該等端子之內側及該等影像感應器之外側的相應晶粒。

一種製造微電子成像單元之方法，其包含：提供一具有一第一基板之封蓋工件，該第一基板對於一輻射係透射性

的且具有複數個封蓋，該等封蓋具有包含該第一基板之區域的視窗及自該等視窗突出之凸出部分；提供一微特徵工件，其包括一具有複數個微電子晶粒之第二基板，該等晶粒具有影像感應器、電耦接至相應影像感應器之積體電路，及電耦接至相應積體電路之端子；藉由將該等視窗對準相應之影像感應器而將該封蓋工件附著至該微特徵工件，且將該等凸出部分附著至位於相應端子之內側及相應影像感應器之外側處的該等晶粒；切割該第一基板，以分離該等個別封蓋，且至少曝露該等晶粒上之該等端子之一部分；及切割該第二基板，以分離該等個別晶粒。

一種製造微電子成像單元之方法，其包含：形成複數個具有一第一基板之封蓋，其中個別封蓋具有一視窗、一自該視窗突出之凸出部分及一在該凸出部分內的凹進部分；提供一微特徵工件，其包括一具有複數個微電子晶粒之第二基板，該等個別晶粒各具有一影像感應器、一電耦接至該影像感應器之積體電路及電耦接至該積體電路之端子；切割該第一基板，以使該等個別封蓋彼此分離；藉由將該等視窗對準相應影像感應器來將獨立封蓋附著至相應晶粒，且將該等凸出部分附著至位於該等端子與該等影像感應器之間的該等晶粒，使得該等凸出部分不封蓋該等端子之至少一部分；及切割該第二基板，以使該等個別晶粒彼此分離。

一種製造微電子成像單元之方法，其包含：使用一對一輻射為透射性的第一基板來形成複數個封蓋，該等封蓋具

有視窗及自該等視窗突出之凸出部分；使用一第二基板形成複數個微電子晶粒，該等個別晶粒各具有一影像感應器、一電耦接至該影像感應器之積體電路，及電耦接至該積體電路之端子；及將該第一基板裝配至該第二基板，使得該等視窗以一間隔分離關係對準該第二基板上之相應影像感應器，且該等凸出部分與影像感應器及該等相應端子之間的相應晶粒接觸。

一種製造微電子成像單元之方法，其包含：在一第一基板上提供複數個預製封蓋，該等封蓋具有視窗、自該等視窗突出之凸出部分及由該等視窗及凸出部分所界定之空腔；提供由一具有一前側面及一後側面之第二基板所支撐的複數個微電子晶粒，該等個別晶粒各包含一在該前側面上之影像感應器、一電耦接至該影像感應器之積體電路、在該前側面上之可操作地耦接至該影像感應器之複數個端子，及一在該影像感應器與該等端子之間的安裝區；及將複數個封蓋裝配於相應複數個成像晶粒，使得該等凸出部分在相應成像晶粒之該等安裝區中，且至少曝露該等端子之一部分。

一種製造微電子成像單元之方法，其包含：在一第一基板上提供複數個預製封蓋，該等封蓋具有視窗、自該等視窗突出之凸出部分及由該等視窗及凸出部分所界定之空腔；提供由一具有一前側面及一後側面之第二基板所支撐的複數個微電子成像晶粒，該等個別晶粒各包含一在該前側面上之影像感應器、一電耦接至該影像感應器之積體電

路、在該前側面上之可操作地耦接至該影像感應器之複數個端子，及一在該影像感應器及該等端子之間的安裝區；及至少大體上同時將複數個封蓋裝配至相應複數個成像晶粒，使得該等凸出部分在相應成像晶粒之該等安裝區中。

一種微電子成像單元總成，其包含：一封蓋工件，其具有一含複數個封蓋的第一基板，該第一基板對於一輻射係透射性的，且其中個別封蓋包含一視窗及一自該視窗突出之凸出部分；及一微特徵工件，其具有一具備複數個微電子晶粒之第二基板，其中個別晶粒包含一影像感應器，一電耦接至該影像感應器之積體電路及電耦接至該積體電路之複數個端子，該第一及該第二基板係耦接在一起，使得該等視窗對準相應影像感應器，且該等凸出部分與相應影像感應器之外側及相應端子之內側的該等晶粒接觸，使得該等凸出部分不完全封蓋該等端子。

一種微電子成像單元總成，其包含：一第一基板，其對於一輻射為透射性的且具有以一裝置圖案排列之複數個離散裝置位點，該第一基板在每一裝置位點處具有一封蓋，該等個別封蓋各具有一視窗及一自該視窗突出之凸出部分；及一第二基板，其具有以一晶粒圖案排列的複數個微電子晶粒，該晶粒圖案一般對應於該裝置圖案，該等個別晶粒各具有一影像感應器、一電耦接至該影像感應器之積體電路及電耦接至該積體電路之複數個結合襯墊，使用該第二基板裝配該第一基板，使得該等視窗以一間隔分離關係位於相應影像感應器之上，且該等凸出部分與相應影像

感應器之外側及相應結合襯墊之內側的該等晶粒接觸，使得該等凸出部分不完全封蓋該等結合襯墊。

一種微電子成像單元總成，其包含：一封蓋工件，其具有一含複數個封蓋的第一基板，該第一基板對於一輻射係透射性的，且其中個別封蓋包含一視窗及一自該視窗突出之凸出部分；一微特徵工件，其具有一具備複數個微電子晶粒之第二基板，該等個別晶粒各包含一影像感應器、一電耦接至該影像感應器之積體電路、電耦接至該積體電路之複數個端子，及一在該影像感應器與該等端子之間的安裝區，該第一及該第二基板係耦接在一起，使得該等視窗對準相應影像感應器，且該等凸出部分與相應安裝區中之該等晶粒接觸。

【實施方式】

A. 概述

以下揭示內容說明用於形成封蓋並將封蓋附著至微電子成像單元、用於晶圓級封裝微電子成像器之方法，及具有保護影像感應器之封蓋之微電子成像器的若干實施例。本發明之若干實施例在封裝處理早期係將封蓋附著至成像單元，以在隨後裝配及封裝程序期間保護影像感應器。微電子成像單元用封蓋及將該等封蓋附著至微電子成像單元之方法的若干實施例，預期可顯著地減少裝配成像單元之成本，並生產出與習知裝置相比更穩固之微電子成像器。此外，因為使用為製造半導體裝置而開發之高精度及高效率之製程，所以可以晶圓級來形成並安裝封蓋，其預期可顯

著地提高製造微電子成像器之效率。

本發明之一態樣係針對形成用於微電子成像單元之複數個封蓋的晶圓級製程。該方法之一實施例包括提供一封蓋工件，其具有一對輻射係透射性的第一基板及在該第一基板之上及/或之中的複數個封蓋。該等封蓋具有包括該第一基板之區域的視窗及自該視窗突出的凸出部分(stand-off)。該方法進一步包含提供一包含一第二基板之微電子工件，該第二基板具有複數個微電子晶粒。該等晶粒具有影像感應器、電耦接至影像感應器之積體電路及電耦接至相應積體電路之複數個端子(例如，結合襯墊)。該方法藉由使用相應晶粒來裝配該等封蓋而繼續，使得視窗對準相應之影像感應器，而凸出部分與端子之內側及影像感應器之外側的相應晶粒接觸。接著切割第一基板以分離個別封蓋。在切割第一基板之後，切割第二基板以分離個別成像單元。

本發明之另一態樣係針對封裝之微電子成像單元總成或另外用於微電子成像單元晶圓級封裝之微電子成像單元總成。根據本發明之一微電子成像單元總成之一實施例包括一封蓋工件及一微特徵工件。該封蓋工件包含一對所要輻射係透射性的具有複數個封蓋之第一基板。個別封蓋包含一視窗及一自該視窗突出之凸出部分。該微特徵工件包含一具有複數個微電子晶粒之第二基板。個別晶粒包含一影像感應器、一電耦接至該影像感應器之積體電路及電耦接至該積體電路之複數個端子(例如，結合襯墊)。第一及第二

基板電耦接在一起，使得(a)視窗對準相應影像感應器，且(b)個別封蓋之凸出部分在一個別影像感應器與一對應於該個別影像感應器之端子之間，使得凸出部分不完全封蓋該等端子。

以下參看CMOS成像器說明本發明之若干實施例之特定細節，以提供對此等實施例之詳盡瞭解，但其它實施例可為CCD成像器或其它類型成像器。為避免不必要地使所揭示實施例之描述難以理解，以下描述中並未闡述說明通常與微電子裝置相關聯之熟知結構的若干細節。此外，儘管以下揭示內容闡述了本發明之不同態樣的若干實施例，但是本發明之若干其它實施例可具有與本部分所說明之彼等組態或組件不同的組態或不同的組件。同樣，參看圖2A-7應瞭解，本發明可能具有包括額外元件或沒有以下所展示及說明之若干元件的其它實施例。

B. 製造用於微電子成像器之成像單元

圖2A-3C為示意性截面側視圖，其說明根據本發明之一實施例製造並安裝與成像單元一起使用之封蓋的方法中之階段。更具體言之，圖2A為一包含第一基板202之封蓋工件200的示意性截面側視圖，第一基板202具有第一側面204及與第一側面204相對之第二側面206。第一基板202進一步包含複數個離散裝置位點210，在該等離散裝置位點210處個別封蓋建構於第一基板202之上及/或之中。裝置位點210在基板202上以所要陣列排列。藉由切割路徑A-A來界定裝置位點210之邊界，沿該路徑將第一基板202切割為彼此分離的

個別封蓋。

第一基板202對於所要光譜輻射係透射性的。舉例而言，當成像晶粒用於數位相機時，第一基板202對於可見光譜中的光係透射性的。然而，根據成像晶粒之特殊應用，第一基板202對於紫外(UV)光、紅外輻射(IR)及/或任何其它適當光譜係透射性的。第一基板202可由玻璃、石英、塑膠及/或其它適當材料構成。在針對成像可見光譜中之輻射的實施例中，第一基板202亦可具有過濾UV、IR或其它不當光譜輻射之薄膜。舉例而言，第一基板202可由一過濾IR或接近IR光譜之材料形成及/或具有一過濾IR或接近IR光譜之塗層，且第一基板202可具有一抗反射塗層。

圖2B為在第一基板202之上及/或之中形成複數個封蓋220之後的封蓋工件200之示意性截面側視圖。第一基板202通常在每一裝置位點210處具有一封蓋220。可使用半導體製造技術中所用之高效率及高精度方法來一起形成該等封蓋220。在一實施例中，藉由在第一基板202之第一側面204上圖案化一層光阻(未圖示)，且蝕刻第一基板202以形成凸出部分222及包括在該等凸出部分222之間的第一基板202之區域的複數個視窗226來形成該等封蓋220。每一裝置位點210處之視窗226及凸出部分222經組態以裝入一影像感應器。一各向同性蝕刻用於在第一基板202上形成封蓋220，但是各向異性蝕刻及/或其它沈積方法亦可用於在其它實施例中形成封蓋220。

圖3A為一展示一成像單元總成300之一部分的示意性截

面側視圖，該成像單元總成300包含用於晶圓級封裝微電子成像單元的互相對準之微特徵工件230及封蓋工件200（圖2B）。微特徵工件230包含一具有第一側面234及與第一側面204相對之第二側面206的第二基板232，及形成於第二基板232之上及/或之中的複數個微電子晶粒250。晶粒250在第二基板232上以一陣列排列，且第一基板202上封蓋220以一對應於晶粒250之排列的陣列排列。個別晶粒250可包含一積體電路252(示意性展示)、一可操作地耦接至積體電路252之影像感應器254及電耦接至積體電路252之複數個端子256(例如，結合襯墊)。影像感應器254可為用於在可見光譜中捕獲圖片或其它影像之CMOS或CCD影像感應器。在其它實施例中，影像感應器254可偵測其它光譜(例如，IR或UV範圍)中之輻射。

圖3B為將第一基板202附著至第二基板232之後的成像單元總成300之示意性截面側視圖。藉由將端子256之內側及影像感應器254之外側的個別封蓋220之凸出部分222放置於相應晶粒250上來使用第二基板232裝配第一基板202。更具體言之，每一凸出部分222在一影像感應器254與端子256之間的安裝區"Z"中與第二基板232接觸，特定影像感應器254可操作地耦接至端子256，使得至少曝露端子256之一部分。個別封蓋220之視窗226安置於相應影像感應器254之上，使得每一凸出部分222及視窗226在一凹進部分224裝入一影像感應器254。視窗226與影像感應器254間隔分離並具有一間隙G，以產生一封閉單元260。該等單元260可係一真

空下密封之空閒空間，其中在影像感應器254與視窗226之間實際上不存在任何物質。或者，該等單元260可使用對特定輻射具有適當透射率的惰性氣體填充。使用半導體製造技術中已知的晶圓級結合方法，諸如黏接劑(例如，SU-8或苯并環丁烯)或SiO₂熔融結合，可將凸出部分222之遠端附著至第二基板232。在其它實施例中，可使用不同結合方法。

如上所述，將第一基板202附著至第二基板232之後，沿線A-A切割第一基板202以分離個別封蓋220，且曝露每一晶粒250上之端子256。在切割刀片不接觸下方之端子256或第二基板232情況下，沿線A-A切割第一基板202。一般使用排列成一組(a gang)的刀片對270來切割第一基板202，但是亦可使用不同方法來沿線A-A切割第一基板202(例如，一雷射)。

接著參看圖3C，沿線B-B切割第二基板232，以使個別微電子成像單元280彼此分離。如下參看圖6及7所述的，個別微電子成像單元280接著經受額外之封裝步驟。

上述關於圖2A-3C之用於製造微電子成像單元的若干實施例之一優勢為：在進行分離第二基板232或隨後封裝程序之前，影像感應器254被保護在密封單元260中。舉例而言，當切割第一或第二基板202或232時，封蓋220保護個別晶粒250上的影像感應器254免受流體及微粒危害。一單個小微粒可毀壞一用於高階應用(諸如數位相機及圖片行動電話)之影像感應器。然而，藉由在分離個別晶粒250之前，以晶圓級附著封蓋220，可在分離處理期間保護個別晶粒250上

的影像感應器254。另外，在諸如線結合及/或封裝之隨後封裝及裝配處理期間，個別晶粒250上之影像感應器254亦被保護。

上述用於製造成像單元280之方法的另一優勢為不需要額外之分隔物或支撐構件來支撐個別晶粒250上之封蓋220。凸出部分222係個別封蓋220之整合組件，且附著至個別晶粒250以將每一封蓋220精確地安置於晶粒250上面之相應影像感應器254上。因為不需要額外步驟或處理以於晶粒250上建構間隔元件、將個別封蓋視窗安裝至該分隔物，或將一獨立外殼安裝至一中介基板，所以此係一高效率之製造方法。另外，封蓋220上的凸出部分222提供對封蓋220相對於影像感應器254之凸出部分之距離非常精確的控制。

圖4A及4B說明根據本發明之另一實施例製造微電子成像單元之一方法中的階段。如上述參看圖2A-B所展示及說明的，最先處理第一基板202。假定對準圖3A中所展示之微特徵工件230，則圖4A為圖2B中所圖解封蓋工件200之示意性截面側視圖。然而，與圖3A-3C所述方法不同，在將封蓋220附著至微特徵工件230之前切割第一基板202以分離個別封蓋220。因此沿線C-C切割第一基板202以在將封蓋220對準影像感應器254之前使個別封蓋220相互分離。

接著參看圖4B，將個別封蓋220對準相應影像感應器254且附著至第二基板232。將視窗226個別地安裝在一相對於個別晶粒250上之影像感應器254中之一者的所要位置。在將個別封蓋220附著至相應晶粒250之後，如圖3C所說明的

沿線 D-D 切割第二基板 232，以建構複數個微電子成像單元。該實施例之一優勢為將封蓋 220 附著至個別晶粒 250 之前，可測試晶粒 250 以判定已知良好之晶粒 250。同樣，可將封蓋僅附著至已知良好之晶粒 250 以避免浪費良好封蓋。

圖 5 為一展示根據本發明之另一實施例之一封蓋工件 500 的示意性截面側視圖。封蓋工件 500 包含一第一基板 502，其具有第一側面 504 及與該第一側 504 相對之第二側面 506。封蓋件 500 進一步包含複數個離散裝置位點 510，在該等離散裝置位點 510 處個別封蓋建構於第一基板 502 上。可藉由切割路徑 E-E 來界定裝置位點 510 之邊界，沿該路徑切割基板 502 以彼此分離個別封蓋。第一基板 502 一般至少與參看圖 2A 之上述第一基板 202 類似。

第一基板 502 進一步包含在第一基板 502 之一側面(例如，第一側面 504)上的複數個凸出部分 522。凸出部分 522 可由與第一基板 502 相同之材料構成，但凸出部分 522 一般由一不同材料構成。舉例而言，第一基板 502 可為石英，而凸出部分 522 可為環氧樹脂或其它聚合物。凸出部分 522 以一對應於影像感應器 254 及微特徵工件 230(圖 3A)上之端子 256 之圖案的圖案形式在個別裝置位點 510 處自第一基板 502 突出。凸出部分 522 在每一裝置位點 510 處產生一凹進部分 524，且在凸出部分 522 之間的第一基板 502 之區域為視窗 526。

凸出部分 522 可使用網版印刷方法、三維立體微影技術或其它沈積方法而形成於第一基板 502 上。在另外之實施例

中，凸出部分522可藉由在基板之上模製材料或在基板之上附著預成形凸出部分而形成於第一基板502上。在複數個凸出部分522形成於第一基板502上之後，如圖3B或圖4B中所示，可在將凸出部分522附著至第二基板232之前或之後沿線E-E切割封蓋工件500。

圖2A-5及以上相關聯文字說明製造微電子成像器用封蓋及成像單元之若干實施例。然而，可使用其它方法形成封蓋及/成像單元，且其可具有其它組態。因此，本發明不限於上述特定方法及/或結構，而是亦包含製造封蓋及成像單元之替代方法。

C. 微電子成像器之封裝

圖6及7說明用於使用具有上述封蓋之成像單元來封裝微電子成像器之方法的不同實施例。儘管以下實施例說明了僅封裝一單一微電子成像器，但是應瞭解可同時晶圓級封裝複數個成像器。

圖6為根據本發明之一實施例之一已封裝微電子成像器600之示意性截面側視圖。該說明性實施例中的成像器600包含一成像單元680，其包括上述關於圖3C之封蓋220及一微電子晶粒650。圖3C及6中相同參考數字代表相同組件。晶粒650具有一前側面610及一後側面611。晶粒650進一步包含一積體電路652(示意性地展示)、一可操作地耦接至積體電路652的影像感應器654及電耦接至積體電路652的端子656(例如，結合襯墊)之一陣列。

因為晶粒650具有複數個導電互連657，其中該等導電互

連 657 具有電耦接至相應端子 656 的第一部分及電耦接至晶粒 650 之第二側面 611 上之相應球狀襯墊 658 的第二部分，所以晶粒 650 與圖 3C 所示晶粒 250 不同。在圖 6 所示之實施例中，互連 657 因此為穿過晶圓之互連，其自第一側面 610 延伸完全穿過晶粒 650 至第二側面 611。或者，其它晶粒可不包含穿過晶圓之互連 657。可根據 2003 年 11 月 13 日申請之名為 "Microelectronic Devices, Methods for Forming Vias in Microelectronic Devices, and Methods for Packaging Microelectronic Devices" 的美國專利申請案第 10/713,878 號 (Perkins Coie Docket No. 108298742US) 所揭示之方法來形成互連 657，該案之全文以引用的方式併入本文中。互連 657 可在分離晶粒 650 之前或之後在晶粒 650 中形成。球狀襯墊 658 形成於第二側面 611 之上及/之中，且組態為接收焊球(未圖示)或其它導電元件。在其它實施例中，成像器 600 可不包含球狀襯墊 658 及/或焊球。

在圖 6 所說明之實施例的另一態樣中，成像器 600 可進一步包含一附著至封蓋 220 且對準影像感應器 654 之光學單元 690。光學單元 690 可包含一板 692 及一在該板 692 上的光學構件 694，以至少將所要光譜輻射透射至影像感應器 654。光學構件 694 可為一用於聚光之透鏡、用於減少較高階折射之針孔及/或用於執行其它功能之其它光學結構。

板 692 及光學構件 694 由一支撐構件 696 支撐，該支撐構件 696 使光學構件 694 精確地位於一相對於影像感應器 654 之所要位置處。2003 年 11 月 26 日申請之名為 "Packaged

Microelectronic Imagers and Methods of Packaging Microelectronic Imagers"的美國專利申請案第10/723,363號(Perkins Coie Docket No. 108298746US)中揭示了具有相應介面特徵之適當支撐構件696，該案之全文以引用的方式併入本文中。在圖6所示之實施例中，板692附著至支撐構件696，但是光學單元690之其它實施例可不包含一板使得光學構件694直接附著至支撐構件696。

圖6所說明之成像器600之一優勢為成像器600遠小於圖1所示之習知成像器。因為不將晶粒安裝至一獨立中介基板，所以成像器600之佔據面積可與晶粒650之尺寸一樣小。因為互連657提供至晶粒650之第二側面611上之球狀襯墊陣列658的電附著代替了在晶粒650之第一側面610上使用之線結合，所以此係可能的。因為成像器600可直接安裝至一模組或板而無需一中介基板，所以成像器600之高度亦小於習知成像器。因此，與習知微電子成像器相比較，成像器600希望具有一較小佔據面積及一較低輪廓，且對於圖片行動電話、PDA或空間受限的其它應用而言，此係特別有利的。

圖6所說明之成像器600的進一步優勢為可自晶粒650之後側611測試成像器600。因為穿過晶圓之互連657提供後側電接點(例如，球狀襯墊658)，所以一測試探針可接觸晶粒650之後側611以測試成像器600。因此，因為測試探針與晶粒650之後側611上的接點啮合，所以其將不會損壞影像感應器654、光學單元690或晶粒650前方之相關聯的電路。此

外，一後側測試期間測試探針不會阻塞影像感應器654，與自前側測試成像晶粒之方法相比，其允許測試探針更容易地測試成像器。此外，其有利於在測試期間影像感應器654及/或光學單元690不被損壞之環境中測試成像器600。

圖7為根據本發明之另一實施例的已封裝微電子成像器700之示意性截面側視圖。該說明之實施例中的成像器700可包含上述關於圖3C之成像單元280、上述圖6中光學單元690及一中介基板702；圖3C、6及7中相同參考數字代表相同組件。中介基板702包含一具有複數個接點766之第一側面704及一具有複數個襯墊768之第二側面706。中介基板702進一步包含將個別接點766電耦接至相應襯墊768之複數個跡線767。接點766以陣列形式排列，以用於至晶粒250上的相應端子256之附著，且襯墊768以陣列形式排列，以用於至複數個電耦合器(例如，焊球)之附著。

可使用黏接劑薄膜、環氧樹脂或另一適當材料來將成像單元280附著至中介基板702。在將成像單元280附著至中介基板702之後，形成複數個線結合722，以將晶粒250電耦接至中介基板702。成像器700可進一步包含附著至封蓋220且對準影像感應器254之光學單元690。

由前述內容，應瞭解為說明之目的本文說明了本發明之特定實施例，但是在不背離本發明之精神及範疇之狀況下可進行各種修改。舉例而言，微電子成像單元及微電子成像器可具有上述關於圖2A-7之特徵的任何組合。因此，除所附之申請專利範圍外，本發明不受限制。

【圖式簡單說明】

圖1為一根據先前技術所封裝微電子成像器之一示意性截面視圖。

圖2A及2B為示意性截面側視圖，圖解根據本發明之一實施例一製造用於複數個微電子成像單元晶圓級封裝的封蓋之方法中的隨後階段。

圖3A-3C為示意性截面側視圖，圖解根據本發明之一實施例一用於複數個微電子成像單元晶圓級封裝之方法中的隨後階段。

圖4A及4B為示意性截面側視圖，圖解根據本發明之另一實施例一用於複數個微電子成像單元晶圓級封裝之方法中的各種階段。

圖5為一示意性截面側視圖，圖解根據本發明之另一實施例一用於複數個微電子成像單元晶圓級封裝之方法中的一階段。

圖6為一根據本發明之一實施例所封裝的微電子成像器之一示意性截面側視圖。

圖7為一根據本發明之一另實施例所封裝的微電子成像器之一示意性截面側視圖。

【主要元件符號說明】

1	成像器
10	晶粒
12	影像感應器
14	結合襯墊

20	中介基板
22	結合襯墊
24	球狀襯墊
26	跡線
28	線結合
30	外殼
32	開口
40	透明封蓋
50	支撐
60	套筒
62	外部螺紋
70	透鏡
200	封蓋工件
202	第一基板
204	第一基板之第一側面
206	第一基板之第二側面
210	離散裝置位點
220	封蓋
222	凸出部分
226	視窗
230	微特徵工件
232	第二基板
234	第二基板之第一側面
236	第二基板之第二側面

250	晶粒
252	積體電路
254	影像感應器
256	端子
260	封閉單元
270	刀片對
280	個別微電子成像單元
300	成像單元總成
500	封蓋工件
502	第一基板
504	第一基板之第一側面
506	第一基板之第二側面
510	離散裝置位點
522	凸出部分
524	影像感應器
526	端子
600	已封裝微電子成像器
650	微電子晶粒
610	微電子晶粒之前側面
611	微電子晶粒之後側面
652	積體電路
654	影像感應器
656	陣列端子
657	導電互連

658	球狀襯墊
680	成像單元
690	光學單元
692	板
694	光學構件
696	支撐構件
700	已封裝微電子成像器
702	中介基板
704	中介基板之第一側面
706	中介基板之第二側面
722	線結合
766	接點
767	跡線
768	襯墊

五、中文發明摘要：

本文揭示用於形成封蓋及將封蓋附著至微電子成像單元、晶圓級封裝微電子成像器之方法，及具有保護該影像感應器之封蓋的微電子成像器。在一實施例中，一種方法包括提供一具有複數個封蓋之第一基板，該等封蓋包括包含該第一基板之區域之視窗及自該等視窗突出之凸出部分。該方法藉由以下步驟而繼續：提供一具有複數個微電子晶粒之第二基板，該等複數個微電子晶粒包含影像感應器、電耦接至該影像感應器之積體電路及電耦接至該積體電路之端子。該方法包括使用相應晶粒來裝配該等封蓋，使得該等視窗對準相應之影像感應器，且凸出部分與該等端子之內側及該等影像感應器之外側的相應晶粒接觸。接著切割該第一基板以分離個別封蓋，其後切割該第二基板以分離個別成像單元。

六、英文發明摘要：

十、申請專利範圍：

1. 一種製造微電子成像單元之方法，其包含：

提供一具有一第一基板之封蓋工件，該第一基板對於一輻射係透射性的且具有複數個封蓋，該等封蓋具有包含該第一基板之區域的視窗及自該等視窗突出之凸出部分；

提供一微特徵工件，其包括一具有複數個微電子晶粒之第二基板，該等晶粒具有影像感應器、電耦接至相應影像感應器之積體電路，及電耦接至相應積體電路之端子；及

使用相應晶粒裝配該等封蓋，使得該等視窗對準相應之影像感應器，且該等凸出部分接觸該等端子之內側及該等影像感應器之外側的相應晶粒。

2. 如請求項1之方法，進一步包含切割該第一基板，以在使用相應晶粒裝配該等封蓋之後及在切割該第二基板以分離該等個別晶粒之前，分離該等個別封蓋。

3. 如請求項1之方法，進一步包含：

切割該第一基板，以在使用相應晶粒裝配該等封蓋之前分離該等個別封蓋；

將獨立封蓋附著至相應晶粒；及

切割該第二基板，以分離具有附著之封蓋之該等個別晶粒。

4. 如請求項1之方法，其中提供該等複數個封蓋包含蝕刻該第一基板以形成該等凸出部分。

5. 如請求項1之方法，其中提供該等複數個封蓋包含藉由沈積一材料於該第一基板上來形成該等凸出部分。
6. 如請求項1之方法，其中提供該等複數個封蓋包含以和該第一基板之材料相同的材料形成該等凸出部分。
7. 如請求項1之方法，其中提供該等複數個封蓋包含以一不同於該第一基板之材料的材料形成該等凸出部分。
8. 如請求項1之方法，其中提供該等複數個封蓋包含藉由在該第一基板之上網版印刷一材料來形成該等凸出部分。
9. 如請求項1之方法，其中提供該等複數個封蓋包含藉由在該第一基板之上模製一材料來形成該等凸出部分。
10. 如請求項1之方法，其中提供該等複數個封蓋包含藉由使用三維立體微影在該第一基板之上沈積一材料來形成該等凸出部分。
11. 如請求項1之方法，其中：

提供該等複數個封蓋包含在該第一基板上形成該等視窗及凸出部分，使得該等視窗及凸出部分以一裝置圖案排列；且

在該第二基板之上及/或之中提供該等複數個微電子晶粒，包含在該第二基板上，以一晶粒圖案排列該等影像感應器，該裝置圖案一般對應於該晶粒圖案。
12. 如請求項1之方法，其中：

提供該等複數個封蓋包含在該第一基板中蝕刻複數個凹進部分，以形成以一裝置圖案排列之凸出部分；且

在該第二基板之上及/或之中提供該等複數個微電子晶

粒，包含在該第二基板上，以一晶粒圖案排列該等影像感應器，該裝置圖案一般對應於該晶粒圖案。

13. 如請求項1之方法，其中提供該第一基板包含提供一對於可見光譜之光為透射性之晶圓。

14. 如請求項1之方法，其中提供該第一基板包含提供一石英晶圓。

15. 如請求項1之方法，進一步包含：

提供複數個具有光學構件之光學單元；及

在分離該等具有附著之封蓋的晶粒之前或之後，使用相應晶粒來裝配該等光學單元，將一光學單元之一構件定位至一相對於一相應晶粒之一影像感應器的所要位置。

16. 一種製造微電子成像單元之方法，其包含：

提供一具有一第一基板之封蓋工件，該第一基板對於一輻射係透射性的且具有複數個封蓋，該等封蓋具有包含該第一基板之區域的視窗及自該等視窗突出之凸出部分；

提供一微特徵工件，其包括一具有複數個微電子晶粒之第二基板，該等晶粒具有影像感應器、電耦接至相應影像感應器之積體電路，及電耦接至相應積體電路之端子；

藉由將該等視窗對準相應之影像感應器而將該封蓋工件附著至該微特徵工件，且將該等凸出部分附著至位於相應端子之內側及相應影像感應器之外側處的該等晶

粒；

切割該第一基板，以分離該等個別封蓋，且至少曝露該等晶粒上之該等端子之一部分；及

切割該第二基板，以分離該等個別晶粒。

17. 如請求項16之方法，其中提供該等複數個封蓋包含蝕刻該第一基板以形成該等凸出部分。

18. 如請求項16之方法，其中提供該等複數個封蓋包含藉由沈積一材料於該第一基板上來形成該等凸出部分。

19. 如請求項16之方法，其中提供該等複數個封蓋包含以和該第一基板之材料相同的材料形成該等凸出部分。

20. 如請求項16之方法，其中提供該等複數個封蓋包含以一不同於該第一基板之材料的材料形成該等凸出部分。

21. 如請求項16之方法，其中提供該等複數個封蓋包含藉由在該第一基板之上網版印刷一材料來形成該等凸出部分。

22. 如請求項16之方法，其中提供該等複數個封蓋包含藉由在該第一基板之上模製一材料來形成該等凸出部分。

23. 如請求項16之方法，其中提供該等複數個封蓋包含藉由使用三維立體微影，在該第一基板之上沈積一材料來形成該等凸出部分。

24. 如請求項16之方法，其中：

提供該等複數個封蓋包含在該第一基板上形成該等視窗及凸出部分，使得該等視窗及凸出部分以一裝置圖案排列；且

在該第二基板之上及/或之中提供該等複數個微電子晶粒，包含在該第二基板上，以一晶粒圖案排列該等影像感應器，該裝置圖案一般對應於該晶粒圖案。

25. 如請求項16之方法，其中：

提供該等複數個封蓋包含在該第一基板中蝕刻複數個凹進部分，以形成以一裝置圖案排列之凸出部分；且

在該第二基板之上及/或之中提供該等複數個微電子晶粒，包含在該第二基板上，以一晶粒圖案排列該等影像感應器，該裝置圖案一般對應於該晶粒圖案。

26. 如請求項16之方法，其中提供該第一基板包含提供一對於該可見光譜之光為透射性之晶圓。

27. 如請求項16之方法，其中提供該第一基板包含提供一石英晶圓。

28. 一種製造微電子成像單元之方法，其包含：

形成複數個具有一第一基板之封蓋，其中個別封蓋具有一視窗、一自該視窗突出之凸出部分及一在該凸出部分內的凹進部分；

提供一微特徵工件，其包括一具有複數個微電子晶粒之第二基板，該等個別晶粒各具有一影像感應器、一電耦接至該影像感應器之積體電路及電耦接至該積體電路之端子；

切割該第一基板，以使該等個別封蓋彼此分離；

藉由將該等視窗對準相應影像感應器來將獨立封蓋附著至相應晶粒，且將該等凸出部分附著至位於該等端子

與該等影像感應器之間的該等晶粒，使得該等凸出部分不封蓋該等端子之至少一部分；及

切割該第二基板，以使該等個別晶粒彼此分離。

29. 如請求項28之方法，其中形成該等複數個封蓋包含蝕刻該第一基板以形成該等凸出部分。

30. 如請求項28之方法，其中形成該等複數個封蓋包含藉由沈積一材料於該第一基板上來形成該等凸出部分。

31. 如請求項28之方法，其中形成該等複數個封蓋包含以和該第一基板之材料相同的材料形成該等凸出部分。

32. 如請求項28之方法，其中形成該等複數個封蓋包含以一不同於該第一基板之材料的材料形成該等凸出部分。

33. 如請求項28之方法，其中：

形成該等複數個封蓋包含在該第一基板中蝕刻複數個凹進部分，以形成以一裝置圖案排列之凸出部分；且

在該第二基板之上及/或之中提供該等複數個微電子晶粒，包含在該第二基板上，以一晶粒圖案排列該等影像感應器，該裝置圖案一般對應於該晶粒圖案。

34. 一種製造微電子成像單元之方法，其包含：

使用一對一輻射為透射性的第一基板來形成複數個封蓋，該等封蓋具有視窗及自該等視窗突出之凸出部分；

使用一第二基板形成複數個微電子晶粒，該等個別晶粒各具有一影像感應器、一電耦接至該影像感應器之積體電路，及電耦接至該積體電路之端子；及

將該第一基板裝配至該第二基板，使得該等視窗以一

間隔分離關係對準該第二基板上之相應影像感應器，且該等凸出部分與影像感應器及該等相應端子之間的相應晶粒接觸。

35. 如請求項34之方法，進一步包含：

切割該第一基板，以分離該等個別封蓋，且曝露該等端子之至少一部分；及

切割該第二基板，以分離該等具有附著之封蓋的個別晶粒。

36. 如請求項34之方法，其中形成該等複數個封蓋包含蝕刻該第一基板以形成該等凸出部分。

37. 如請求項34之方法，其中形成該等複數個封蓋包含藉由沈積一材料於該第一基板上來形成該等凸出部分。

38. 如請求項34之方法，其中形成該等複數個封蓋包含以和該第一基板之材料相同的材料形成該等凸出部分。

39. 如請求項34之方法，其中形成該等複數個封蓋包含以一不同於該第一基板之材料的材料形成該等凸出部分。

40. 如請求項34之方法，其中：

形成該等複數個封蓋包含在該第一基板中蝕刻複數個凹進部分，以形成以一裝置圖案排列之凸出部分；且

在該第二基板之上及/或之中形成該等複數個微電子晶粒，包含形成具有在該第二基板上以一晶粒圖案排列的影像感應器之複數個晶粒，該裝置圖案一般對應於該晶粒圖案。

41. 一種製造微電子成像單元之方法，其包含：

在一第一基板上提供複數個預製封蓋，該等封蓋具有視窗、自該等視窗突出之凸出部分及由該等視窗及凸出部分所界定之空腔；

提供由一具有一前側面及一後側面之第二基板所支撐的複數個微電子晶粒，該等個別晶粒各包含一在該前側面上之影像感應器、一電耦接至該影像感應器之積體電路、在該前側面上之可操作地耦接至該影像感應器之複數個端子，及一在該影像感應器與該等端子之間的安裝區；及

將複數個封蓋裝配於相應複數個成像晶粒，使得該等凸出部分在相應成像晶粒之該等安裝區中，且至少曝露該等端子之一部分。

42. 如請求項41之方法，進一步包含：

在使用相應晶粒裝配該等封蓋之後，切割該第一基板，以分離該等個別封蓋；及

在切割該第一基板之後，切割該第二基板，以分離該等個別晶粒。

43. 如請求項41之方法，進一步包含：

在使用相應晶粒裝配該等封蓋之前，切割該第一基板，以分離該等個別封蓋；及

在使用相應晶粒裝配該等分離封蓋之後，切割該第二基板，以分離該等個別晶粒。

44. 如請求項41之方法，其中提供該等複數個預製封蓋包含於該第一基板中蝕刻該等凸出部分。

45. 如請求項41之方法，其中提供該等複數個預製封蓋包含藉由沈積一材料於該基板上來形成該等凸出部分。

46. 如請求項41之方法，其中提供該等複數個預製封蓋包含以和該第一基板之材料相同的材料形成該等凸出部分。

47. 如請求項41之方法，其中提供該等複數個預製封蓋包含以一不同於該第一基板之材料的材料形成該等凸出部分。

48. 如請求項41之方法，其中：

提供該等複數個預製封蓋包含在該第一基板中蝕刻該等空腔，以形成以一裝置圖案排列之凸出部分；且

在該第二基板之上及/或之中提供該等複數個微電子晶粒，包含在該第二基板之該前側面上，以一晶粒圖案排列該等影像感應器，該裝置圖案一般對應於該晶粒圖案。

49. 一種製造微電子成像單元之方法，其包含：

在一第一基板上提供複數個預製封蓋，該等封蓋具有視窗、自該等視窗突出之凸出部分及由該等視窗及凸出部分所界定之空腔；

提供由一具有一前側面及一後側面之第二基板所支撐的複數個微電子成像晶粒，該等個別晶粒各包含一在該前側面上之影像感應器、一電耦接至該影像感應器之積體電路、在該前側面上之可操作地耦接至該影像感應器之複數個端子，及一在該影像感應器及該等端子之間的安裝區；及

至少大體上同時將複數個封蓋裝配至相應複數個成像

晶粒，使得該等凸出部分在相應成像晶粒之該等安裝區中。

50. 如請求項49之方法，其中提供該等複數個預製封蓋包含蝕刻該第一基板以形成該等凸出部分。

51. 如請求項49之方法，其中提供該等複數個預製封蓋包含藉由沈積一材料於該第一基板上來形成該等凸出部分。

52. 如請求項49之方法，其中提供該等複數個預製封蓋包含以和該第一基板之材料相同的材料形成該等凸出部分。

53. 如請求項49之方法，其中提供該等複數個預製封蓋包含以一不同該第一基板之材料的材料形成該等凸出部分。

54. 如請求項49之方法，其中：

提供該等複數個預製封蓋包含在該第一基板中蝕刻該等空腔，以形成以一裝置圖案排列之凸出部分；且

提供該等複數個微電子成像晶粒包含在該第二基板之該前側面上以一晶粒圖案排列該等影像感應器，該裝置圖案一般對應於該晶粒圖案。

55. 如請求項49之方法，其中將該等複數個封蓋裝配到該等相應複數個成像晶粒上，包含以一晶圓與晶圓間之關係將該第一基板裝配至該第二基板。

56. 一種微電子成像單元總成，其包含：

一封蓋工件，其具有一含複數個封蓋的第一基板，該第一基板對於一輻射係透射性的，且其中個別封蓋包含一視窗及一自該視窗突出之凸出部分；及

一微特徵工件，其具有一具備複數個微電子晶粒之第

二基板，其中個別晶粒包含一影像感應器，一電耦接至該影像感應器之積體電路及電耦接至該積體電路之複數個端子，該第一及該第二基板係耦接在一起，使得該等視窗對準相應影像感應器，且該等凸出部分與相應影像感應器之外側及相應端子之內側的該等晶粒接觸，使得該等凸出部分不完全封蓋該等端子。

57. 如請求項 56 之總成，其中該等視窗以一間隔分離關係位於相應影像感應器之上，該視窗與相應影像感應器之間之該空間界定一封閉空間單元。

58. 如請求項 56 之總成，其中該等視窗以一間隔分離關係位於相應影像感應器之上，該視窗與相應影像感應器之間之該空間界定一封閉空間單元，其被抽真空使得該視窗與該影像感應器之間實際上不存在任何物質。

59. 如請求項 56 之總成，其中該等視窗以一間隔分離關係位於相應影像感應器之上，該視窗與相應影像感應器之間之該空間界定一封閉空間單元，其被一具有一所要透射率之惰性氣體填充。

60. 如請求項 56 之總成，其中：

該第一基板包含一裝置圖案之複數個離散裝置位點，且一封蓋形成於每一裝置位點處；及

該等晶粒以一晶粒圖案排列於該第二基板上，該裝置圖案一般對應於該晶粒圖案。

61. 如請求項 56 之總成，其中該等封蓋為離散元件，其中每一封蓋具有一蝕刻入該第一基板中的凹進部分，以形成

該凸出部分。

62. 如請求項56之總成，其中該等封蓋為離散元件，其中每一封蓋具有藉由將一材料沈積到該第一基板之上所形成之該凸出部分。

63. 如請求項56之總成，其中：

該第一基板包含一對於該可見光譜之光為透射性之晶圓；且

該等封蓋為離散元件，其中每一封蓋具有藉由將一材料沈積到該晶圓之上所形成之該凸出部分，該凸出部分由與該晶圓之材料相同的材料形成。

64. 如請求項56之總成，其中：

該第一基板包含一對於該可見光譜之光為透射性之晶圓；且

該等封蓋為離散元件，其中每一封蓋具有藉由將一材料沈積到該晶圓之上所形成之該凸出部分，該凸出部分由一不同於該第一基板之材料的材料形成。

65. 如請求項56之總成，其中：

該第一基板包含一石英晶圓；且

該等封蓋為離散元件，其中每一封蓋具有藉由將一材料沈積到該晶圓之上所形成之該凸出部分，該凸出部分由與該晶圓之材料相同的材料形成。

66. 如請求項56之總成，其中：

該第一基板包含一石英晶圓；且

該等封蓋為離散元件，其中每一封蓋具有藉由將一材

料沈積到該晶圓之上所形成之該凸出部分，該凸出部分由一不同於該第一基板之材料的材料形成。

67. 如請求項56之總成，進一步包含一光學單元總成，其具有複數個包括光學構件之光學單元，將個別光學單元附著至相應封蓋，使得該等個別光學構件位於一相對於相應影像感應器之所要位置。

68. 一種微電子成像單元總成，其包含：

一第一基板，其對於一輻射為透射性的且具有以一裝置圖案排列之複數個離散裝置位點，該第一基板在每一裝置位點處具有一封蓋，該等個別封蓋各具有一視窗及一自該視窗突出之凸出部分；及

一第二基板，其具有以一晶粒圖案排列的複數個微電子晶粒，該晶粒圖案一般對應於該裝置圖案，該等個別晶粒各具有一影像感應器、一電耦接至該影像感應器之積體電路及電耦接至該積體電路之複數個結合襯墊，使用該第二基板裝配該第一基板，使得該等視窗以一間隔分離關係位於相應影像感應器之上，且該等凸出部分與相應影像感應器之外側及相應結合襯墊之內側的該等晶粒接觸，使得該等凸出部分不完全封蓋該等結合襯墊。

69. 如請求項68之總成，其中在該視窗與相應影像感應器之間的空間界定一封閉空間單元。

70. 如請求項68之總成，其中該等封蓋為離散元件，其中每一封蓋具有一蝕刻入該第一基板之凹進部分，以形成該凸出部分。

71. 如請求項68之總成，其中該等封蓋為離散元件，其中每一封蓋具有藉由將一材料沈積到該第一基板之上所形成之該凸出部分。

72. 如請求項68之總成，其中：

該第一基板包含一對於該可見光譜之光為透射性之晶圓；且

該等封蓋為離散元件，其中每一封蓋具有藉由將一材料沈積到該晶圓之上所形成之該凸出部分，該凸出部分由與該晶圓之材料相同的材料形成。

73. 如請求項68之總成，其中：

該第一基板包含一對於該可見光譜之光為透射性之晶圓；且

該等封蓋為離散元件，其中每一封蓋具有藉由將一材料沈積到該晶圓之上所形成之該凸出部分，該凸出部分由一不同於該第一基板之材料的材料形成。

74. 如請求項68之總成，其中：

該第一基板包含一石英晶圓；且

該等封蓋為離散元件，其中每一封蓋具有藉由將一材料沈積到該晶圓之上所形成之該凸出部分，該凸出部分由與該晶圓之材料相同的材料形成。

75. 如請求項68之總成，其中：

該第一基板包含一石英晶圓；且

該等封蓋為離散元件，其中每一封蓋具有藉由將一材料沈積到該晶圓之上所形成之該凸出部分，該凸出部分

由一不同於該第一基板之材料之材料形成。

76. 一種微電子成像單元總成，其包含：

一封蓋工件，其具有一含複數個封蓋的第一基板，該第一基板對於一輻射係透射性的，且其中個別封蓋包含一視窗及一自該視窗突出之凸出部分；

一微特徵工件，其具有一具備複數個微電子晶粒之第二基板，該等個別晶粒各包含一影像感應器、一電耦接至該影像感應器之積體電路、電耦接至該積體電路之複數個端子，及一在該影像感應器與該等端子之間的安裝區，該第一及該第二基板係耦接在一起，使得該等視窗對準相應影像感應器，且該等凸出部分與相應安裝區中之該等晶粒接觸。

77. 如請求項76之總成，其中該等封蓋為離散元件，其中每一封蓋具有一蝕刻入該第一基板之凹進部分，以形成該凸出部分。

78. 如請求項76之總成，其中該等封蓋為離散元件，其中每一封蓋具有藉由將一材料沈積到該第一基板之上所形成之該凸出部分。

79. 如請求項76之總成，其中：

該第一基板包含一對於該可見光譜之光為透射性之晶圓；且

該等封蓋為離散元件，其中每一封蓋具有藉由將一材料沈積到該晶圓之上所形成之該凸出部分，該凸出部分由與該晶圓之材料相同的材料形成。

80. 如請求項76之總成，其中：

該第一基板包含一對於該可見光譜之光為透射性之晶圓；且

該等封蓋為離散元件，其中每一封蓋具有藉由將一材料沈積到該晶圓之上所形成之該凸出部分，該凸出部分由一不同於該第一基板之材料的材料形成。

十一、圖式：




圖 1

(先前技術)




圖 2A




圖 2B




圖 3A




圖 3B




圖 3C




圖 4A




圖 4B




圖 5




圖 6




圖 7

七、指定代表圖：

(一)本案指定代表圖為：第(3A)圖。

(二)本代表圖之元件符號簡單說明：

200	封蓋工件
202	第一基板
204	第一基板之第一側面
206	第一基板之第二側面
220	封蓋
222	凸出部分
226	視窗
230	微特徵工件
232	第二基板
234	第二基板之第一側面
236	第二基板之第二側面
250	晶粒
252	積體電路
254	影像感應器
256	端子
300	成像單元總成

八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

(無)