

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第3691854号
(P3691854)

(45) 発行日 平成17年9月7日(2005.9.7)

(24) 登録日 平成17年6月24日(2005.6.24)

(51) Int. Cl.⁷

F I

GO2F 1/1343

GO2F 1/1343

GO2F 1/1368

GO2F 1/1368

請求項の数 2 (全 43 頁)

<p>(21) 出願番号 特願平10-527525 (86) (22) 出願日 平成8年12月18日(1996.12.18) (86) 国際出願番号 PCT/JP1996/003691 (87) 国際公開番号 W01998/027454 (87) 国際公開日 平成10年6月25日(1998.6.25) 審査請求日 平成15年9月12日(2003.9.12)</p>	<p>(73) 特許権者 株式会社日立製作所 東京都千代田区丸の内一丁目6番6号 (74) 代理人 弁理士 小野寺 洋二 (72) 発明者 太田 益幸 千葉県茂原市早野3550 (72) 発明者 小川 和宏 千葉県茂原市町保13 (72) 発明者 芦沢 啓一郎 千葉県茂原市早野3550 (72) 発明者 柳川 和彦 千葉県茂原市下永吉460 (72) 発明者 箭内 雅弘 千葉県茂原市東茂原9-63 最終頁に続く</p>
--	--

(54) 【発明の名称】 開口率向上に適する横電界方式液晶表示装置

(57) 【特許請求の範囲】

【請求項1】

画素電極と対向電極を有し、前記画素電極と前記対向電極の間の基板面に略平行な電界成分により液晶属の液晶分子を制御し表示を行うアクティブマトリクス型液晶表示装置において、

1画素内に映像信号線に隣接する2本の対向電極を含む3本以上の対向電極を有し、前記映像信号線に隣接する対向電極は透明電極の層と不透明金属電極の層を有し、それ以外の対向電極は透明電極の層で構成されていることを特徴とするアクティブマトリクス型液晶表示装置。

【請求項2】

前記透明電極の透明導電膜は、インジウム-チン-オキサイド(ITO)であることを特徴とする請求項1記載のアクティブマトリクス型液晶表示装置。

【発明の詳細な説明】

〔技術分野〕

本発明は、アクティブ・マトリクス方式の液晶表示装置に係り、特に、開口率向上に適する広視角特性を有する横電界方式液晶表示装置に関する。

〔背景技術〕

薄膜トランジスタ(TFT)に代表されるアクティブ素子を用いたアクティブマトリクス型液晶表示装置は薄い、軽量という特徴とブラウン管に匹敵する高画質という点から、OA機器等の表示端末として広く普及し始めている。この液晶表示装置の表示方式には、大

別して、次の2通りがある。

1つは、透明電極が構成された2つの基板により液晶を挟み込み、透明電極に印加された電圧で動作させ、透明電極と透過し液晶に入射した光を変調して表示する方式であり、現在、普及している製品が全てこの方式を採用している。

また、もう1つは、同一基板上に構成した2つの電極の間の基板面にほぼ平行な電界により液晶を動作させ、2つの電極の隙間から液晶に入射した光を変調して表示する方式であり、視野角が著しく広いという特徴を持ち、アクティブマトリクス型液晶表示装置に関して有望な技術で横電界方式、あるいは、イン-プレーン-スイッチング方式と称する。

後者の方式の特徴に関しては、特許出願公表平5-505247号公報、特公昭63-21907号公報、特開平6-160878号公報に記載されている。

しかし、前記後者の従来方式では、不透明な金属電極を櫛歯状に構成しているため、光を透過する開口領域の割合(開口率)が著しく低く、後者の従来方式のアクティブマトリクス型液晶表示装置は、表示画面が暗い、または、表示画面を明るくするために消費電力の大きい明るいバックライトを用いなければならないため、装置の消費電力が増大するという問題があった。

また、別の課題として、後者の従来方式では、金属電極を用いているため、電極での反射率が高く、電極での反射で画面に顔等が写り込み、見づらいという問題もある。

本発明は上記の課題を解決するもので、本発明の目的は、ブラウン管並の視野角を実現できる前記後者の表示方式を用いたアクティブマトリクス型液晶表示装置において、高開口率で明るく、低消費電力で、かつ、低反射で見易いアクティブマトリクス型液晶表示装置を提供することにある。

〔発明の開示〕

前記目的を達成するために、本発明では、第1の構成として、少なくとも画素電極あるいは対向電極の一方が透明電極であり、電界無印加時に暗表示をするノーマリブラックモードにし、電界無印加時の前記ツイスト可能な液晶層の初期配向状態がホモジニアス配向状態であり、電界印加時の前記電極間及び電極上の液晶分子が基板面に略平行に支配的に回転し、液晶表示パネルの光透過率の最大値が4.0%以上であり、コントラスト比10対1以上の視野角範囲が、表示面に対して垂直方向から40度以上傾斜した全方位の範囲内であることを特徴とする。

第2の構成として、少なくとも画素電極あるいは対向電極の一方が透明電極であり、電界無印加時に暗表示をするノーマリブラックモードにし、かつ、電界無印加時のツイスト可能な液晶層の初期配向状態がホモジニアス配向状態であり、ツイスト弾性定数が 10×10^{-12} N (ニュートン) 以下であることを特徴とする。

第3の構成として、少なくとも画素電極あるいは対向電極の一方が透明電極であり、電界無印加時に暗表示をするノーマリブラックモードにし、かつ、電界無印加時のツイスト可能な液晶層の初期配向状態がホモジニアス配向状態であり、液晶層の上下界面の液晶分子の初期プレチルト角が10度以下で、液晶層内の液晶分子の初期チルト状態がスプレイ状態であることを特徴とする。

第4の構成として、少なくとも画素電極あるいは対向電極の一方が透明電極であり、電界無印加時に暗表示をするノーマリブラックモードにし、かつ、電界無印加時のツイスト可能な液晶層の初期配向状態がホモジニアス配向状態であり、透明電極上の液晶層の液晶分子の平均のチルト角が、電界印加時でも45度未満であることを特徴とする。

第5の構成として、第1ないし第4のいずれかの構成において、少なくとも、画素電極あるいは対向電極に透明電極と不透明金属電極の2重構造を用いる。

第6の構成として、第1ないし第4のいずれかの構成において、隣接する対向電圧信号線が画素内の対向電極によってスルーホールを介して接続される構造を用いる。

第7の構成として、第1ないし第4のいずれかの構成において、更に、アクティブマトリクス素子を被覆する保護膜を有し、少なくとも前記画素電極あるいは前記対向電極の一方は、前記保護膜の上に形成され、前記保護膜に形成されたスルーホールを介して、アクティブマトリクス素子あるいは対向電圧信号線と電氣的に接続されることを特徴とする。

10

20

30

40

50

第 8 の構成として、第 1 ないし第 4 のいずれかの構成において、対向電極が透明電極からなり、更に、遮光パターンを対向電極と映像信号線間に有する構造を用いる。

第 9 の構成として、第 1、2、3、4、ないし 5 のいずれかの構成において、対向電極間を電氣的に接続する対向電圧信号線は金属である。

第 10 の構成として、第 1 ないし第 4 のいずれかの構成において、3 本以上の対向電極が形成され、その内 2 本の対向電極が映像信号線に隣接して形成され、映像信号線に隣接して形成された対向電極は不透明である。

第 11 の構成として、第 1 ないし第 4 のいずれかの構成において、透明電極に用いる透明導電膜は、インジウム - チン - オキサイド (ITO) である。

第 12 の構成として、第 9 の構成において、対向電圧信号線は、Cr、Ta、Ti、Mo、W、Al またはそれらの合金、もしくは、それらを積層したクラッド構造である。 10

第 13 の構成として、第 9 の構成において、対向電圧信号線は、Cr、Ta、Ti、Mo、W、Al またはそれらの合金の上にインジウム - チン - オキサイド (ITO) 等透明導電膜を積層したクラッド構造である。

第 14 の構成として、第 1 ないし第 4 のいずれかの構成において、前記液晶層の初期ツイット角がほぼ零で、初期配向角は、液晶材料の誘電率異方性が正であれば、45 度以上 90 度未満、誘電率異方性が負であれば、0 度を超え 45 度以下であることを特徴とする。

第 1 の製造方法として、少なくとも走査信号線端子部、映像信号線端子部、あるいは対向電極端子部の最上層の導電層のいずれかと、少なくとも画素電極あるいは対向電極の一方とを透明な導電層で形成し、更に、同一工程で形成することを特徴とする。 20

本発明の作用を以下に示す。

まず、第 1 の構成の作用として、少なくとも画素電極あるいは対向電極の一方を透明にすることにより、その部分の透過光により、明 (白) 表示を行う時の最大透過率が向上するため、電極が不透明な場合よりも、より明るい表示を行うことができ、液晶表示パネルの光透過率が、後者の従来方式の不透明電極採用の場合の 3.0 ~ 3.8 % から本発明では、最大透過率値が 4.0 % 以上を達成できる。つまり、バックライト入射光の輝度を 3000 cd/m² とすると、明表示輝度の最大輝度値は、120 cd/m² 以上を達成できる。

更に、電圧無印加時には、液晶分子は初期のホモニアス配向状態を保っているため、その状態で暗 (黒) 表示をするように偏光板の配置を構成する (ノーマリブラックモードにする) と、電極を透明にしても、その部分の光を透過することがないので、良質な暗表示をすることができ、コントラストが向上する。 30

一方、ノーマリホワイトモードにすると、電圧印加時に暗表示しなければならない、電圧印加時には、電極上部分は光を完全に遮断できないので、その部分の透過光が、暗表示の透過率を押し上げ、良質な暗表示ができない。そのため、十分なコントラスト比を達成することができない。

更に、電界印加時の前記電極間及び電極上の液晶分子が基板面に平行に支配的に回転するため、広い視野角特性が得られる。

したがって、コントラスト比 10 対 1 以上の視野角範囲が、表示面に対して垂直方向から 40 度以上傾斜した全方位の範囲内と広視野角特性が得られる。 40

また、第 2 の構成の作用として、画素電極と対向電極間に電圧を印加する時は、ツイスト可能な液晶層のツイスト弾性定数が 10×10^{-12} N (ニュートン) 以下であるため、透明導電膜の電極上では、初期配向方向から回転する角度が増加し、電極上の透過率が、電極間の透過率と相補的に作用して、実質的に開口率を向上させる。このツイスト弾性定数 K₂ は、小さい方が好ましい。

また、第 3 の構成の作用として、液晶層の上下界面の液晶分子の初期プレチルト角が 10 度以下で、液晶層内の液晶分子の初期チルト状態がスプレイ状態であるため、液晶層の中央部の液晶分子のチルト角がほぼ零度となり、表示に寄与する液晶層の平均チルト角を低くできるため、電圧印加時でも、電極間および透明電極上での液晶分子のチルト角を低く 50

設定でき、開口率向上と広い視野角を実現できる。

また、第4の構成の作用として、透明電極上の液晶層の液晶分子の平均のチルト角が、電界印加時でも45度未満であるため、開口率向上と広い視野角を実現できる。

更に、第5の構成の作用として、画素電極あるいは対向電極に透明電極と不透明金属電極の2重構造を用いることで、この電極の断線不良を大幅に防止でき、大画面化に有利である。

更に、第6の構成の作用として、隣接する対向電圧信号線が画素内の対向電極によってスルーホールを介して接続される構造を用いることで、各対向電圧信号線が網目状に電気接続されるため、対向電圧信号線の抵抗を低減でき、断線不良が生じても重大欠陥とならない。

10

更に、第7の構成の作用として、液晶分子に作用する電界が保護膜により低減されることが抑制され、駆動電圧を低減することができる。

更に、第8の構成の作用として、対向電極が透明電極からなり、遮光パターンを対向電極と映像信号線間に有する構造を用いることで、開口率が向上する。

更に、第9の構成の作用として、対向電圧信号線の抵抗を低減することにより、対向電極間の電圧の伝わりを円滑にし、電圧の歪みを低減することにより、水平方向のクロストークを抑制できる。

更に、第10の構成の作用として、映像信号線に隣接した対向電極を不透明にすることにより、映像信号に伴うクロストークを抑制する。以下にその理由を示す。

透明対向電極を映像信号線に隣接して形成することにより、映像信号線からの電界（電気力線）は、対向電極に吸収され、映像信号線からの電界が画素電極と対向電極の間の電界に影響を及ぼすことがないので、映像信号に伴うクロストーク、特に基板の上下方向のクロストークの発生が著しく抑制される。しかし、映像信号線に隣接した対向電極上の液晶分子の挙動は、映像信号の変動により、不安定であり、映像信号線に隣接した対向電極を透明にすると、その電極部分の透過光により、クロストークが観測される。したがって、映像信号線に隣接した対向電極を不透明にすることにより、映像信号に伴うクロストークを抑制できる。

20

更に、第11の構成の作用として、透明導電膜はインジウム - チン - オキサイド（ITO）であり、透過率の向上に適する。

更に、第12、13の構成の作用として、対向電圧信号線は、積層したクラッド構造であるため、抵抗値が減少し、断線不良の低減ができる。

30

更に、第14の構成の作用として、液晶層の初期ツイット角がほぼ零で、初期配向角は、液晶材料の誘電率異方性が正であれば、45以上90未満、誘電率異方性が負であれば、0°を超え45°以下でなあるため、ドメインの抑制や最大印加電圧の範囲を最適化しコントラストを向上でき、また、応答速度の最適化も行える。

また、第1の製造方法の作用として、走査信号線端子部、映像信号線端子部、あるいは対向電極端子部の最上層の透明導電層と画素電極あるいは対向電極の透明導電膜を同時形成することにより、工程を増加させることなく、画素電極と対向電極を透明導電膜で形成することができる。

なお、本発明の液晶表示装置は、画素電極と対向電極のうち少なくともいずれかが透明導電膜で構成されているが、例えば、Richard A. Soref（リチャード エーソーレフ）、Proceedings of the IEEE（プロシーディング オブ ジアイトリプルイー）、12月号 1974年、頁1710 - 1711（以下、文献1と称する。）に記載がある液晶表示素子の構成とは以下の点で異なる。

40

文献1では、画素電極と対向電極とに対応する櫛歯電極が透明導電膜で構成されている。しかし、液晶分子の初期配向状態を形成する際、SiO（シリコンモノオキサイド）を約85度で斜方蒸着し、各電極と液晶層との界面では、液晶分子にかなり高いプレチルト角を故意に形成させている。このため、文献1のFig. 1（b）に示すように、初期配向状態で90度ツイストしたホモジニアス配向から、櫛歯電極間に電圧を印加することで、再配向状態として、電極間は基板面に略平行なホモジニアス配向状態と、電極上は基板面

50

に垂直なホメオトロピック配向状態とを形成させる。

しかし、この構成では、電界を増加するにつれ2種類の液晶分子の再配向状態が相補的に作用し、より明るい表示が可能となるが、液晶分子のチルト角を平均的に高くする必要があるため、視野角特性が狭くなるという欠点があった。

一方、本発明の横電界方式の液晶表示装置では、広視野角特性と良好な開口率とを得るため、画素電極と対向電極との間に電圧を印加した場合でも、表示像に寄与する液晶分子の再配向する部分は、できる限り基板面に平行なホモジニアス配向状態を保持させ、透明導電膜の電極上では、初期配向方向から回転する角度に対応して、電極上の透過率が、電極間の透過率と相補的に作用して、実質的に開口率を向上させる構成とする。

なお、本明細書では、ホモジニアス配向状態とは、液晶層内の液晶分子が、できる限り基板面あるいは液晶層の界面に平行なチルト（起き上がり）角を有する状態で、より具体的には、基板面あるいは液晶層の界面からのチルト角が45度未満の配向状態とする。したがって、ホメオトロピック配向状態とは、基板面あるいは液晶層の界面からのチルト角が45度を越える場合とする。

Fig. 41Aに、基板面に略平行方向の電界を発生させる電極構成における液晶層内の電位分布の例を示す。

図中の実線は、等電位線であり、電界ベクトルは等電位線に垂直な方向に与えられる。電界ベクトルEは、電極の中心上では基板面に垂直方向の成分E_yしか発生しないが、中心部以外は基板面に水平方向の成分E_xも発生する。この水平成分、すなわち横電界成分E_xが発生している領域では、Fig. 41B及び41Cに示すように、電極間の液晶分子は、初期配向方向RDRから横電界E_x方向に回転角だけ回転する。

一方、電極上の液晶分子は、液晶中の弾性場により、電極間の液晶分子の回転につられて回転する。したがって、電極上の中心の液晶分子は横電界は印加されていないが、弾性場により、まわりの液晶分子と同方向に回転する。つまり、回転角は、電極間では大きく、電極上では減少し、電極中央部上で最小となる。

この様子をシミュレーションした結果をFig. 42A～Cに示す。

なお、本例のシミュレーションは、液晶分子の初期ホモジニアス配向状態として、液晶層の初期ツイスト角がほぼ零で、初期配向方向RDRと印加電界E_xとのなす初期配向角LC=75度とし、液晶層の上下界面付近の液晶分子の初期プレチルト角を零度に設定し、更に、偏光板の一方の透過軸を前記初期配向方向RDRと一致させ、他方の偏光板の透過軸を直交させるクロスニコル配置し、複屈折モードで表示をする構成例で行った。

この時の光透過率T/T₀は、次式で表される。

$$T/T_0 = \sin^2(2\theta_{\text{eff}}) \cdot \sin^2(\theta_{\text{eff}} \cdot n / \lambda) \dots (1)$$

ここで、 θ_{eff} は、液晶層の実効的な光軸と偏光透過軸とのなす角で、本例では、液晶分子の回転角の液晶層厚み方向の実効値であり、一様な回転を想定した場合の平均値として扱える見かけの値である。

また、 d_{eff} は、複屈折性を有する実効的な液晶層の厚み、 n は、屈折率異方性、 λ は、光の波長を示す。

(1)式において、印加電界E_x時には、その強度に応じて θ_{eff} の値が増大し、45度の時最大になる。

更に、本例のシミュレーションでは、液晶層のリタデーション $n \cdot d_{\text{eff}}$ を光の波長の2分の1に選定し複屈折零次モードを実現し、誘電率異方性は正に設定している。Fig. 42Aは、最大付近の明表示がえられる電圧を透明なITO電極に印加した場合の等電位線の状態を示す特性図で、縦軸に液晶層の厚み（厚み4.0μm）を、横軸に電極の相対的位置関係を示す。なお、図中の数値は、規格化された電位強度を示す。

また、Fig. 42BおよびFig. 42Cは、この等電位線の状態から形成される横電界成分E_xを印加した時の液晶層内の液晶分子の回転角およびチルト（起き上がり）角を示す。

Fig. 42Cに示すように、電圧印加時でも、電極上液晶分子はほとんど起き上がることなく、本例では、液晶層の厚み方向全てにおいて、チルト角は8°以下であり、更に、

10

20

30

40

50

Fig. 42Bに示すように、電極上の液晶分子も、液晶層の中央付近では、約15~35°回転している。

なお、Fig. 42Cに示すチルト角の符号は、便宜上、図面において、右上がりの起き上がりを正に、左上がりの起き上がりを負としている。したがって、本発明の方式では、電極上でも液晶分子の回転角が変化し透過率を変化させることができるのである。

この動作と最も関係があるのが、液晶のツイスト弾性定数 K_2 であり、このツイスト弾性定数 K_2 は、小さいほうが好ましく、小さいほど電極上の液晶分子は、電極間の液晶分子の影響を受け、電極間の液晶分子の回転角に近づくように回転する。

Fig. 41Dに、ツイスト弾性定数 K_2 を約 10×10^{-12} N (ニュートン) とする場合の電極上および電極間の透過率の分布を模式的に示す。

10

電極が透明である場合は、前述した電極上の液晶分子の再配向動作により、電極間のA部分の透過率の平均透過率の5~30%が、電極上でのB部分の透過率の平均値透過率となる。

また、後述するように、ツイスト弾性定数 K_2 を 2.0×10^{-12} N (ニュートン) 以下にすれば、電極間のA部分の透過率の平均透過率の50%以上が、電極上でのB部分の透過率の平均値透過率となることが分かった。したがって、全体部分の平均透過率は、A+B部分の透過率の平均値透過率となり、引き上げられる。

つまり、従来全く光を透過させない金属層で構成されたものと比べて各画素当りの開口率を実質的に向上させることができるようになる。

本例のシミュレーションでは、初期プレチルト角を零度に設定して計算しているが、実際は、液晶層の配向膜との界面付近の初期プレチルト角が約10度以下、好ましくは6度以下にラビング処理にて設定することが必要である。また、後述する実施例では、約5度に設定している。

20

このような範囲に初期プレチルト角を設定することで、液晶層界面の液晶分子を基板面内方向に規制することができ、電界印加時でも電極上の液晶層の平均チルト角は、45度未満を維持できることになる。つまり、電界印加時でも、電極上の液晶が、いわゆるホメオトロピック配向となることを防止できる。

Fig. 44は、横電界方式の液晶表示装置において、液晶層内の液晶分子のチルト角と、全方位でコントラスト比が10以上となる視野角範囲を示すシミュレーション結果の特性図の一例である。

30

すなわち、チルト角が、30度程度であれば、表示面に対して垂直方向から約40度傾斜した視野角範囲内の全方位でコントラスト比が10以上となり、ほぼ、従来の縦電界方式の液晶表示装置と同等の特性が得られる。更に、チルト角を小さくするにつれ、視野角範囲は拡大し、10度程度であれば、約80度傾斜した視野角範囲内まで、5度以下であれば、ほぼ全域まで広がり、広視野角特性が得られる。

本実施例では、電界無印加時および電界印加時の電極間および透明電極上の液晶層内の液晶分子の平均チルト角を常に低減するため、後述する配向膜ORI1、ORI2のラビング方向は、2枚の基板SUB1、SUB2側の液晶層の界面の液晶分子の初期プレチルト角がスプレイ状態となる様に初期配向状態を設定し、液晶層の中央部付近の液晶分子ができるかぎり界面と平行になるようにする。

40

【図面の簡単な説明】

Fig. 1は、本発明の実施例1のアクティブ・マトリックス型カラー液晶表示装置の液晶表示部の一画素とその周辺を示す要部平面図である。

Fig. 2は、Fig. 1の3-3切断線における画素の断面図である。

Fig. 3は、Fig. 1の4-4切断線における薄膜トランジスタ素子TFTの断面図である。

Fig. 4は、Fig. 1の5-5切断線における蓄積容量Cstgの断面図である。

Fig. 5は、表示パネルのマトリクス周辺部の構成を説明するための平面図である。

Fig. 6は、左側に走査信号端子、右側に外部接続端子の無いパネル縁部分を示す断面図である。

50

Fig. 7Aは、ゲート端子GTMとゲート配線GLの接続部近辺を示す平面図と、Fig. 7Bは、その断面図である。

Fig. 8Aは、ドレイン端子DTMと映像信号線DLとの接続部付近を示す平面図と、Fig. 8Bは、その断面図である。

Fig. 9Aは、共通電極端子CTM、共通バスラインCBおよび共通電圧信号線CLの接続部付近を示す平面図と、Fig. 9Bは、その断面図である。

Fig. 10は、本発明のアクティブ・マトリクス型カラー液晶表示装置のマトリクス部とその周辺を含む回路図である。

Fig. 11は、本発明のアクティブ・マトリクス型カラー液晶表示装置の駆動波形を示す図である。

10

Fig. 12は、基板SUB1側の工程A～Cの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。

Fig. 13は、基板SUB1側の工程D～Fの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。

Fig. 14は、基板SUB1側の工程G～Hの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。

Fig. 15は、液晶表示パネルに周辺の駆動回路を実装した状態を示す上面図である。

Fig. 16は、駆動回路を構成する集積回路チップCHIがフレキシブル配線基板に搭載されたテープキャリアパッケージTCPの断面構造を示す図である。

Fig. 17は、テープキャリアパッケージTCPを液晶表示パネルPNLの走査信号回路用端子GTMに接続した状態を示す要部断面図である。

20

Fig. 18は、液晶表示モジュールの分解斜視図である。

Fig. 19は、印加電界方向、ラビング方向、偏光板透過軸の関係を示す図である。

Fig. 20は、本発明の実施例2のアクティブ・マトリクス型カラー液晶表示装置の液晶表示部の一画素とその周辺を示す要部平面図である。

Fig. 21は、本発明の実施例3のアクティブ・マトリクス型カラー液晶表示装置の液晶表示部の一画素とその周辺を示す要部平面図である。

Fig. 22は、本発明の実施例4のアクティブ・マトリクス型カラー液晶表示装置の液晶表示部の一画素とその周辺を示す要部平面図である。

Fig. 23は、本発明の実施例5のアクティブ・マトリクス型カラー液晶表示装置の液晶表示部の一画素とその周辺を示す要部平面図である。

30

Fig. 24A～Cは、本発明の実施例6のアクティブ・マトリクス型カラー液晶表示装置の液晶表示部の一画素とその周辺を示す要部平面図及び断面図である。

Fig. 25は、本発明の実施例7のアクティブ・マトリクス型カラー液晶表示装置の液晶表示部の一画素とその周辺を示す要部平面図である。

Fig. 26は、Fig. 25の6-6切断線における断面図である。

Fig. 27は、Fig. 25の7-7切断線における薄膜トランジスタ素子TFEの断面図である。

Fig. 28は、Fig. 25の8-8切断線における蓄積容量Cstgの断面図である。

40

Fig. 29Aは、ゲート端子GTMとゲート配線GLの接続部近辺を示す平面図と、Fig. 29Bは、その断面図である。

Fig. 30Aは、ドレイン端子DTMと映像信号線DLとの接続部付近を示す平面図と、Fig. 30Bは、その断面図である。

Fig. 31Aは、共通電極端子CTM1、共通バスラインCB1および共通電圧信号線CLの接続部付近を示す平面図と、Fig. 31Bは、その断面図である。

Fig. 32Aは、共通電極端子CTM2、共通バスラインCB2および共通電圧信号線CLの接続部付近を示す平面図と、Fig. 32Bは、その断面図である。

Fig. 33は、本発明のアクティブ・マトリクス型カラー液晶表示装置のマトリクス部とその周辺を含む回路図である。

50

Fig. 34は、本発明のアクティブ・マトリクス型カラー液晶表示装置の駆動波形を示す図である。

Fig. 35は、基板SUB1側の工程A～Cの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。

Fig. 36は、基板SUB1側の工程D～Eの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。

Fig. 37は、基板SUB1側の工程Fの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。

Fig. 38は、本発明の実施例8のアクティブ・マトリクス型カラー液晶表示装置の液晶表示部の一画素とその周辺を示す要部平面図である。

10

Fig. 39は、本発明の実施例9のアクティブ・マトリクス型カラー液晶表示装置の液晶表示部の一画素とその周辺を示す要部平面図である。

Fig. 40は、本発明の実施例10のアクティブ・マトリクス型カラー液晶表示装置の液晶表示部の一画素とその周辺を示す要部平面図である。

Fig. 41A～Dは、本発明の原理を示す図で、Fig. 41Aは、電極に電圧を印加した時の液晶層内の電位分布を示す特性図、Fig. 41Bは、液晶層の中央部付近の液晶分子の再配向状態を示す平面図、Fig. 41Cは、Fig. 41Bに示す液晶分子の回転角を示す特性図、Fig. 41Dは、上下偏光板、上下基板、電極上および電極間の液晶層を透過する光の透過率分布を示す特性図の一例である。

Fig. 42は、本発明の原理を示す図で、Fig. 42Aは、電圧を透明電極に印加した場合の等電位線の状態を示す特性図、Fig. 42BおよびFig. 42Cは、電界印加した時の液晶層内の液晶分子の回転角およびチルト（起き上がり）角を示す図の一例である。

20

Fig. 43は、本発明の実施例11のアクティブ・マトリクス型カラー液晶表示装置の開口率向上の原理を示す図で、Fig. 43Aは、電極に電圧を印加した時の液晶層内の電位分布を示す特性図、Fig. 43Bは、液晶層の中央部付近の液晶分子の再配向状態を示す平面図、Fig. 43Cは、Fig. 43Bに示す液晶分子の回転角を示す特性図、Fig. 43Dは、上下偏光板、上下基板、電極上および電極間の液晶層を透過する光の透過率分布を示す特性図の一例である。

Fig. 44は、横電界方式の液晶表示装置において、液晶層内の液晶分子のチルト角と全方位でコントラスト比が10以上となる視野角範囲を示すシミュレーション結果の特性図の一例である。

30

〔発明を実施するための最良の形態〕

本発明、本発明の更に他の目的及び本発明の更に他の特徴は図面を参照した以下の説明から明らかとなるであろう。

（実施例1）

《アクティブ・マトリクス液晶表示装置》

以下、アクティブ・マトリクス方式のカラー液晶表示装置に本発明を適用した実施例を説明する。なお、以下説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

40

《マトリクス部（画素部）の平面構成》

Fig. 1は本発明のアクティブ・マトリクス方式カラー液晶表示装置の一画素とその周辺を示す平面図である。（図の斜線部分は透明導電膜g2を示す。）

Fig. 1に示すように、各画素は走査信号線（ゲート信号線または水平信号線）GLと、対向電圧信号線（対向電極配線）CLと、隣接する2本の映像信号線（ドレイン信号線または垂直信号線）DLとの交差領域内（4本の信号線で囲まれた領域内）に配置されている。各画素は薄膜トランジスタTF T、蓄積容量Cst g、画素電極PXおよび対向電極CTを含む。走査信号線GL、対向電圧信号線CLは図では左右方向に延在し、上下方向に複数本配置されている。映像信号線DLは上下方向に延在し、左右方向に複数本配置されている。画素電極PXはソース電極SD1を介して薄膜トランジスタTF Tと接続さ

50

れ、対向電極 C T は対向電圧信号線 C L と一体になっている。

映像信号線 D L に沿って上下に隣接する 2 画素では、F i g . 1 の A 線で折曲げたとき、平面構成が重なり合う構成となっている。これは、対向電圧信号線 C L を映像信号線 D L に沿って上下に隣接する 2 画素で共通化し、対向電圧信号線 C L の電極幅を拡大することにより、対向電圧信号線 C L の抵抗を低減するためである。これにより、外部回路から左右方向の各画素の対向電極 C T へ対向電圧を十分に供給するためことが容易になる。

画素電極 P X と対向電極 C T は互いに対向し、各画素電極 P X と対向電極 C T との間の電界により液晶 L C の光学的な状態を制御し、表示を制御する。画素電極 P X と対向電極 C T は櫛歯状に構成され、それぞれ、図の上下方向に長細い電極となっている。

1 画素内の対向電極 C T の本数 O (櫛歯の本数) は、画素電極 P X の本数 (櫛歯の本数) P と $O = P + 1$ の関係を必ず持つように構成する (本実施例では、 $O = 3$ 、 $P = 2$)。これは、対向電極 C T と画素電極 P X を交互に配置し、かつ、対向電極 C T を映像信号線 D L に必ず隣接させるためである。これにより、対向電極 C T と画素電極 P X の間の電界が、映像信号線 D L から発生する電界から影響を受けないように、対向電極 C T で映像信号線 D L からの電気力線をシールドすることができる。対向電極 C T は、後述の対向電圧信号線 C L により常に外部から電位を供給されているため、電位は安定している。そのため、映像信号線 D L に隣接しても、電位が変動がほとんどない。また、これにより、画素電極 P X の映像信号線 D L からの幾何学的な位置が遠くなるので、画素電極 P X と映像信号線 D L の間の寄生容量が大幅に減少し、画素電極電位 V_s の映像信号電圧による変動も抑制できる。これらにより、上下方向に発生するクロストーク (縦スミアと呼ばれる画質不良) を抑制することができる。 10 20

画素電極 P X と対向電極 C T の電極幅はそれぞれ $6 \mu\text{m}$ とする。これは、液晶層の厚み方向に対して、液晶層全体に十分な電界を印加するために、後述の液晶層の厚み $3.9 \mu\text{m}$ よりも十分大きく設定し、かつ開口率を大きくするためにできるだけ細くする。また、映像信号線 D L の電極幅は断線を防止するために、画素電極 P X と対向電極 C T に比較して若干広く $8 \mu\text{m}$ とする。ここで、映像信号線 D L の電極幅が、隣接する対向電極 C T の電極幅の 2 倍以下になるように設定する。または、映像信号線 D L の電極幅が歩留りの生産性から決まっている場合には、映像信号線 D L に隣接する対向電極 C T の電極幅を映像信号線 D L の電極幅の $1/2$ 以上にする。これは、映像信号線 D L から発生する電気力線をそれぞれ両脇の対向電極 C T で吸収するためであり、ある電極幅から発生する電気力線を吸収するには、それと同一幅以上の電極幅を持つ電極が必要である。したがって、映像信号線 D L の電極の半分 ($4 \mu\text{m}$ ずつ) から発生する電気力線をそれぞれ両脇の対向電極 C T が吸収すればよい。映像信号線 D L に隣接する対向電極 C T の電極幅が $1/2$ 以上とする。これにより、映像信号の影響により、クロストークが発生する、特に上下方向 (縦方向のクロストーク) を防止する。 30

走査信号線 G L は末端側の画素 (後述の走査電極端子 G T M の反対側) のゲート電極 G T に十分に走査電圧が印加するだけの抵抗値を満足するように電極幅を設定する。また、対向電圧信号線 C L も末端側の画素 (後述の共通バスライン C B の反対側) の対向電極 C T に十分に対向電圧が印加できるだけの抵抗値を満足するように電極幅を設定する。

一方、画素電極 P X と対向電極 C T の間の電極間隔は、用いる液晶材料によって変える。これは、液晶材料によって最大透過率を達成する電界強度が異なるため、電極間隔を液晶材料に応じて設定し、用いる映像信号駆動回路 (信号側ドライバ) の耐圧で設定される信号電圧の最大振幅の範囲で、最大透過率が得られるようにするためである。後述の液晶材料を用いると電極間隔は、 $16 \mu\text{m}$ となる。 40

《マトリクス部 (画素部) の断面構成》

F i g . 2 は F i g . 1 の 3 - 3 切断線における断面を示す図、F i g . 3 は F i g . 1 の 4 - 4 切断線における薄膜トランジスタ T F T の断面図、F i g . 4 は F i g . 1 の 5 - 5 切断線における蓄積容量 C s t g の断面を示す図である。F i g . 2 ~ F i g . 4 に示すように、液晶層 L C を基準にして下部透明ガラス基板 S U B 1 側には薄膜トランジスタ T F T、蓄積容量 C s t g および電極群が形成され、上部透明ガラス基板 S U B 2 側に 50

はカラーフィルタ F I L、遮光用ブラックマトリクスパターン B M が形成されている。また、透明ガラス基板 S U B 1、S U B 2 のそれぞれの内側（液晶 L C 側）の表面には、液晶の初期配向を制御する配向膜 O R I 1、O R I 2 が設けられており、透明ガラス基板 S U B 1、S U B 2 のそれぞれの外側の表面には、偏光軸が直交して配置された（クロスニコル配置）偏光板が設けられている。

《 T F T 基板 》

まず、下側透明ガラス基板 S U B 1 側（ T F T 基板 ）の構成を詳しく説明する。

《 薄膜トランジスタ T F T 》

薄膜トランジスタ T F T は、ゲート電極 G T に正のバイアスを印加すると、ソース - ドレイン間のチャンネル抵抗が小さくなり、バイアスを零にすると、チャンネル抵抗は大きくなるように動作する。

10

薄膜トランジスタ T F T は、 F i g . 3 に示すように、ゲート電極 G T、ゲート絶縁膜 G I、i 型（真性、intrinsic、導電型決定不純物がドーピングされていない）非晶質シリコン（ S i ）からなる i 型半導体層 A S、一对のソース電極 S D 1、ドレイン電極 S D 2 を有す。なお、ソース、ドレインは本来その間のバイアス極性によって決まるもので、この液晶表示装置の回路ではその極性は動作中反転するので、ソース、ドレインは動作中入れ替わると理解されたい。しかし、以下の説明では、便宜上一方をソース、他方をドレインと固定して表現する。

《 ゲート電極 G T 》

ゲート電極 G T は走査信号線 G L と連続して形成されており、走査信号線 G L の一部の領域がゲート電極 G T となるように構成されている。ゲート電極 G T は薄膜トランジスタ T F T の能動領域を超える部分であり、i 型半導体層 A S を完全に覆うよう（下方からみて）それより大き目に形成されている。これにより、ゲート電極 G T の役割のほかに、i 型半導体層 A S に外光やバックライト光が当たらないように工夫されている。本例では、ゲート電極 G T は、単層の導電膜 g 1 で形成されている。導電膜 g 1 としては例えばスパッタで形成されたアルミニウム（ A l ）膜が用いられ、その上には A l の陽極酸化膜 A O F が設けられている。

20

《 走査信号線 G L 》

走査信号線 G L の導電膜 g 1 で構成されている。この走査信号線 G L の導電膜 g 1 はゲート電極 G T の導電膜 g 1 と同一製造工程で形成され、かつ一体に構成されている。この走査信号線 G L により、外部回路からゲート電圧 V_g をゲート電極 G T に供給する。また、走査信号線 G L 上にも A l の陽極酸化膜 A O F が設けられている。なお、映像信号線 D L と交差する部分は映像信号線 D L との短絡の確率を小さくするため細くし、また、短絡しても、レーザートリミングで切り離すことができるように二股にしている。

30

《 対向電極 C T 》

対向電極 C T はゲート電極 G T および走査信号線 G L と同層の導電膜 g 1 で構成されている。また、対向電極 C T 上にも A l の陽極酸化膜 A O F が設けられている。対向電極 C T には対向電圧 V_{com} が印加されるように構成されている。本実施例では、対向電圧 V_{com} は映像信号線 D L に印加される最小レベルの駆動電圧 V_{dmin} と最大レベルの駆動電圧 V_{dmax} との中間直流電位から、薄膜トランジスタ素子 T F T をオフ状態にするときに発生するフィードスルー電圧 V_s 分だけ低い電位に設定されるが、映像信号駆動回路で使用される集積回路の電源電圧を約半分に低減したい場合は、交流電圧を印加すれば良い。

40

《 対向電圧信号線 C L 》

対向電圧信号線 C L は導電膜 g 1 で構成されている。この対向電圧信号線 C L の導電膜 g 1 はゲート電極 G T、走査信号線 G L および対向電極 C T の導電膜 g 1 と同一製造工程で形成され、かつ対向電極 C T と一体に構成されている。この対向電圧信号線 C L により、外部回路から対向電圧 V_{com} を対向電極 C T に供給する。また、対向電圧信号線 C L 上にも A l の陽極酸化膜 A O F が設けられている。なお、映像信号線 D L と交差する部分は、走査信号線 G L と同様に映像信号線 D L との短絡の確率を小さくするため細くし、また

50

、短絡しても、レーザートリミングで切り離すことができるように二股にしている。

《絶縁膜 G I》

絶縁膜 G I は、薄膜トランジスタ T F T において、ゲート電極 G T と共に半導体層 A S に電界を与えるためのゲート絶縁膜として使用される。絶縁膜 G I はゲート電極 G T および走査信号線 G L の上層に形成されている。絶縁膜 G I としては例えばプラズマ C V D で形成された窒化シリコン膜が選ばれ、1200 ~ 2700 の厚さに（本実施例では、2400 程度）形成される。ゲート絶縁膜 G I は、マトリクス部 A R の全体を囲むように形成され、周辺部は外部接続端子 D T M、G T M を露出するよう除去されている。絶縁膜 G I は走査信号線 G L および対向電圧信号線 C L と映像信号線 D L の電気的絶縁にも寄与している。

10

《i 型半導体層 A S》

i 型半導体層 A S は、非晶質シリコンで、200 ~ 2200 の厚さに（本実施例では、2000 程度の膜厚）で形成される。層 d 0 はオーミックコンタクト用のリン（P）をドーブした N（+）型非晶質シリコン半導体層であり、下側に i 型半導体層 A S が存在し、上側に導電層 d 1（d 2）が存在するところのみに残されている。

i 型半導体層 A S は走査信号線 G L および対向電圧信号線 C L と映像信号線 D L との交差部（クロスオーバー部）の両者間にも設けられている。この交差部の i 型半導体層 A S は交差部における走査信号線 G L および対向電圧信号線 C L と映像信号線 D L との短絡を低減する。

《ソース電極 S D 1、ドレイン電極 S D 2》

ソース電極 S D 1、ドレイン電極 S D 2 のそれぞれは、N（+）型半導体層 d 0 に接触する導電膜 d 1 とその上に形成された導電膜 d 2 とから構成されている。

導電膜 d 1 はスパッタで形成したクロム（Cr）膜を用い、500 ~ 1000 の厚さに（本実施例では、600 程度）で形成される。Cr 膜は膜厚を厚く形成するとストレスが大きくなるので、2000 程度の膜厚を越えない範囲で形成する。Cr 膜は N（+）型半導体層 d 0 との接着性を良好にし、導電膜 d 2 の Al が N（+）型半導体層 d 0 に拡散することを防止する（いわゆるバリア層の）目的で使用される。導電膜 d 1 として、Cr 膜の他に高融点金属（Mo、Ti、Ta、W）膜、高融点金属シリサイド（MoSi₂、TiSi₂、TaSi₂、WSi₂）膜を用いてもよい。

20

導電膜 d 2 は Al のスパッタリングで 3000 ~ 5000 の厚さに（本実施例では、4000 程度）形成される。Al 膜は Cr 膜に比べてストレスが小さく、厚い膜厚に形成することが可能で、ソース電極 S D 1、ドレイン電極 S D 2 および映像信号線 D L の抵抗値を低減したり、ゲート電極 G T や i 型半導体層 A S に起因する段差乗り越えを確実にする（ステップカバーレッジを良くする）働きがある。

30

導電膜 d 1、導電膜 d 2 を同じマスクパターンでパターンニングした後、同じマスクを用いて、あるいは導電膜 d 1、導電膜 d 2 をマスクとして、N（+）型半導体層 d 0 が除去される。つまり、i 型半導体層 A S 上に残っていた N（+）型半導体層 d 0 は導電膜 d 1、導電膜 d 2 以外の部分がセルフアラインで除去される。このとき、N（+）型半導体層 d 0 はその厚さ分は全て除去されるようエッチングされるので、i 型半導体層 A S も若干その表面部分がエッチングされるが、その程度はエッチング時間で制御すればよい。

40

《映像信号線 D L》

映像信号線 D L はソース電極 S D 1、ドレイン電極 S D 2 と同層の第 2 導電膜 d 2、第 3 導電膜 d 3 で構成されている。また、映像信号線 D L はドレイン電極 S D 2 と一体に形成されている。

《画素電極 P X》

画素電極 P X は、透明導電層 g 2 で形成されている。この透明導電膜 g 2 はスパッタリングで形成された透明導電膜（Indium-Tin-Oxide I T O：ネサ膜）からなり、100 ~ 2000 の厚さに（本実施例では、1400 程度の膜厚）形成される。

画素電極が本実施例のように透明になることにより、その部分の透過光により、白表示を行う時の最大透過率が向上するため、画素電極が不透明な場合よりも、より明るい表示を

50

行うことができる。この時、後述するように、電圧無印加時には、液晶分子は初期の配向状態を保ち、その状態で黒表示をするように偏光板の配置を構成する（ノーマリブラックモードにする）にしているため、画素電極を透明にしても、その部分の光を透過することがなく、良質な黒を表示することができる。これにより、最大透過率が向上させ、かつ十分なコントラスト比を達成することができる。

《蓄積容量 C s t g》

画素電極 P X は、薄膜トランジスタ T F T と接続される端部と反対側の端部において、対向電圧信号線 C L と重なるように形成されている。この重ね合わせは、F i g . 4 から明らかなように、画素電極 P X を一方の電極 P L 2 とし、対向電圧信号 C L を他方の電極 P L 1 とする蓄積容量（静電容量素子）C s t g を構成する。この蓄積容量 C s t g の誘電体膜は、薄膜トランジスタ T F T のゲート絶縁膜として使用される絶縁膜 G I および陽極酸化膜 A O F で構成されている。

F i g . 1 に示すように平面的には蓄積容量 C s t g は対向電圧信号線 C L の導電膜 g 1 の幅を広げた部分に形成されている。

《保護膜 P S V 1》

薄膜トランジスタ T F T 上には保護膜 P S V 1 が設けられている。保護膜 P S V 1 は主に薄膜トランジスタ T F T を湿気等から保護するために形成されており、透明性が高くしかも耐湿性の良いものを使用する。保護膜 P S V 1 はたとえばプラズマ C V D 装置で形成した酸化シリコン膜や窒化シリコン膜で形成されており、1 μ m 程度の膜厚で形成する。

保護膜 P S V 1 は、マトリクス部 A R の全体を囲むように形成され、周辺部は外部接続端子 D T M、G T M を露出するよう除去されている。保護膜 P S V 1 とゲート絶縁膜 G I の厚さ関係に関しては、前者は保護効果を考え厚くされ、後者はトランジスタの相互コンダクタンス g m を薄くされる。従って、保護効果の高い保護膜 P S V 1 は周辺部もできるだけ広い範囲に亘って保護するようゲート絶縁膜 G I よりも大きく形成されている。

《カラーフィルタ基板》

次に、F i g . 1、F i g . 2 に戻り、上側透明ガラス基板 S U B 2 側（カラーフィルタ基板）の構成を詳しく説明する。

《遮光膜 B M》

上部透明ガラス基板 S U B 2 側には、不要な間隙部（画素電極 P X と対向電極 C T の間以外の隙間）からの透過光が表示面側に出射して、コントラスト比等を低下させないように遮光膜 B M（いわゆるブラックマトリクス）を形成している。遮光膜 B M は、外部光またはバックライト光が i 型半導体層 A S に入射しないようにする役割も果たしている。すなわち、薄膜トランジスタ T F T の i 型半導体層 A S は上下にある遮光膜 B M および大き目のゲート電極 G T によってサンドイッチにされ、外部の自然光やバックライト光が当たらなくなる。

F i g . 1 に示す遮光膜 B M の閉じた多角形の輪郭線は、その内側が遮光膜 B M が形成されない開口を示している。この輪郭線のパターンは、1 例であり、より開口部分を大きくする場合には、F i g . 1 の点線の遮光膜 B M 1 の様にもできる。F i g . 1 中の拡大された領域は電界方向が乱れるが、その部分の表示は、画素内の映像情報に 1 対 1 で対応し、かつ、黒の場合には黒、白の場合には白になるため、表示の一部として利用することが可能である。また、図の上下方向の境界線は上下基板の合わせ精度によって決まり、合わせ精度が映像信号線 D L に隣接する対向電極 C T の電極幅よりも良い場合には、対向電極の幅の間に設定れば、より開口部を拡大することができる。

遮光膜 B M は光に対する遮蔽性を有し、かつ、画素電極 P X と対向電極 C T の間の電界に影響を与えないように絶縁性の高い膜で形成されており、本実施例では黒色の顔料をレジスト材に混入し、1 . 2 μ m 程度の厚さで形成している。

遮光膜 B M は各画素の周囲に格子状に形成され、この格子で 1 画素の有効表示領域が仕切られている。従って、各画素の輪郭が遮光膜 B M によってはっきりとする。つまり、遮光膜 B M は、ブラックマトリクスと i 型半導体層 A S に対する遮光との 2 つの機能をもつ。

遮光膜 B M は周辺部にも額縁状に形成され、そのパターンはドット状に複数の開口を設け

10

20

30

40

50

た Fig. 1 に示すマトリクス部のパターンと連続して形成されている。周辺部の遮光膜 BM は、シール部 SL の外側に延長され、パソコン等の実装機に起因する反射光等の漏れ光がマトリクス部に入り込むのを防いでいる。他方、この遮光膜 BM は基板 SUB 2 の縁よりも約 0.3 ~ 1.0 mm 程内側に留められ、基板 SUB 2 の切断領域を避けて形成されている。

《カラーフィルタ FIL》

カラーフィルタ FIL は画素に対向する位置に赤、緑、青の繰り返しでストライプ状に形成される。カラーフィルタ FIL は遮光膜 BM のエッジ部分と重なるように形成されている。

カラーフィルタ FIL は次のように形成することができる。まず、上部透明ガラス基板 SUB 2 の表面にアクリル系樹脂等の染色基材を形成し、フォトリソグラフィ技術で赤色フィルタ形成領域以外の染色基材を除去する。この後、染色基材を赤色染料で染め、固着処理を施し、赤色フィルタ R を形成する。つぎに、同様な工程を施すことによって、緑色フィルタ G、青色フィルタ B を順次形成する。

《オーバーコート膜 OC》

オーバーコート膜 OC はカラーフィルタ FIL の染料の液晶 LC への漏洩の防止、および、カラーフィルタ FIL、遮光膜 BM による段差の平坦化のために設けられている。オーバーコート膜 OC はたとえばアクリル樹脂、エポキシ樹脂等の透明樹脂材料で形成されている。

《液晶層および偏光板》

次に、液晶層、配向膜、偏光板等について説明する。

《液晶層》

液晶材料 LC としては、誘電率異方性 ϵ_a が正でその値が 13.2、屈折率異方性 n_a が 0.081 (589 nm、20 °) のネマティック液晶を用いる。液晶層の厚み (ギャップ) は、3.9 μm とし、リタレーション $n \cdot d$ は 0.316 とする。このリタレーション $n \cdot d$ の値により、後述の配向膜と偏光板と組み合わせ、液晶分子がラビング方向から電界方向に 45 ° 回転したとき最大透過率を得ることができ、可視光の範囲ないで波長依存性がほとんどない透過光を得ることができる。なお、液晶層の厚み (ギャップ) は、ポリマビーズで制御している。

なお、液晶材料 LC は、特に限定したものではなく、誘電率異方性 ϵ_a は負でもよい。また、誘電率異方性 ϵ_a は、その値が大きいほうが、駆動電圧が低減できる。また、屈折率異方性 n_a は小さいほうが、液晶層の厚み (ギャップ) を厚くでき、液晶の封入時間が短縮され、かつギャップばらつきを少なくすることができる。

また、液晶材料の材料物性と透明導電膜の対向電極部分あるいは画素電極部分での透過光強度の関係を調べると、液晶材料のツイスト弾性定数 K_2 に大きく依存することが分かった。これは電極間の開口部において光透過をもたらす横電界による面内ツイスト変形の、透明導電膜の電極上部での減衰が、上記の液晶材料のツイスト弾性定数 K_2 に応じた固有の曲率で生じるためである。したがって、透明導電膜の電極部分での光透過をより大きくして、この透明導電膜の電極を含んだ開口部全体の輝度を向上させるには、ツイスト弾性定数 K_2 の小さな液晶材料を用いて、上記の減衰曲率を小さくすればよい。ツイスト弾性定数 K_2 の効果については、実施例 11 で更に記載する。

本実施例 1 では、ツイスト弾性定数 K_2 として、室温で、 $5.1 \times 10^{-12} \text{ N}$ (ニュートン) を使用している。

なお、ツイスト弾性定数 K_2 の測定方法は、例えば、文献として岡野 光治、小林 駿介 共編 液晶・基礎編 p 216 ~ 220 (培風館、1985年) に記載があり、ツイストした液晶セルのしきい値電圧測定から求めることができる。

《配向膜》

配向膜 ORI としては、ポリイミドを用いる。ラビング方向は上下基板で互いに平行にし、初期配向方向 RDR と印加電界方向 EDR (Ex) とのなす初期配向角 θ は 75 ° とする。Fig. 19 にその関係を示す。

10

20

30

40

50

なお、初期配向方向 R D R と印加電界方向 E D R とのなす初期配向角 θ は、液晶材料の誘電率異方性 $n_e^2 - n_o^2$ が正であれば、 45° 以上 90° 未満、誘電率異方性 $n_e^2 - n_o^2$ が負であれば、 0° を超え 45° 以下でなければならない。

さらに、本実施例では、ラビング方向を配向膜 O R I 1、O R I 2 で互いに平行することで、電極間及び電極上の表示に寄与する液晶層の上下界面の液晶分子の初期プレチルト角が、スプレイ状態となり、液晶分子が互いに光学特性を補償する効果を出し、広い視野角特性が得られる。

また、ラビング方向を配向膜 O R I 1、O R I 2 で互いに反平行することで、液晶層の上下界面の液晶分子のプレチルト角がパラレル状態となり、平均の液晶層内のチルト角は、より増加するが、 10° 以下にプレチルト角を設定することで、本発明の同様な効果が得られる。

《偏光板》

偏光板 P O L としては、日東電工社製 G 1 2 2 0 D U を用い、下側の偏光板 P O L 1 の偏光透過軸 M A X 1 をラビング方向 R D R と一致させ、上側の偏光板 P O L 2 の偏光透過軸 M A X 2 を、それに直交させる。F i g . 1 9 にその関係を示す。これにより、本発明の画素に印加される電圧（画素電極 P X と対向電極 C T の間の電圧）を増加させるに伴い、透過率が上昇するノーマリクローズ特性を得ることができ、また、電圧無印加時には、良質な黒表示ができる。

また、偏光板 P O L 2 自体には、外部からの静電気の影響を防止するため、その比抵抗値を低減する目的で、透明導電膜が一面に形成されている。この透明導電膜は、上基板 S U B 2 と上偏光板 P O L 2 との間に形成しても良い。

《マトリクス周辺の構成》

F i g . 5 は上下のガラス基板 S U B 1、S U B 2 を含む表示パネル P N L のマトリクス (A R) 周辺の要部平面を示す図である。また、F i g . 6 は、左側に走査回路が接続されるべき外部接続端子 G T M 付近の断面を、右側に外部接続端子が無いところのシール部付近の断面を示す図である。

このパネルの製造では、小さいサイズであればスループット向上のため 1 枚のガラス基板で複数個分のデバイスを同時に加工してから分割し、大きいサイズであれば製造設備の共用のためどの品種でも標準化された大きさのガラス基板を加工してから各品種に合ったサイズに小さくし、いずれの場合も一通りの加工を経てからガラスを切断する。F i g . 5、F i g . 6 は後者の例を示すもので、F i g . 5、F i g . 6 の両図とも上下基板 S U B 1、S U B 2 の切断後を表しており、L N は両基板の切断前の縁を示す。いずれの場合も、完成状態では外部接続端子群 T g、T d および端子 C O T (添字略) が存在する (図で上辺と左辺の) 部分はそれらを露出するように上側基板 S U B 2 の大きさが下側基板 S U B 1 よりも内側に制限されている。端子群 T g、T d はそれぞれ後述する走査回路接続用端子 G T M、映像信号回路接続用端子 D T M とそれらの引出配線部を集積回路チップ C H I が搭載されたテープキャリアパッケージ T C P (F i g . 1 6、F i g . 1 7) の単位に複数本まとめて名付けたものである。各群のマトリクス部から外部接続端子部に至るまでの引出配線は、両端に近づくにつれ傾斜している。これは、パッケージ T C P の配列ピッチ及び各パッケージ T C P における接続端子ピッチに表示パネル P N L の端子 D T M、G T M を合わせるためである。また、対向電極端子 C T M は、対向電極 C T に対向電圧を外部回路から与えるための端子である。マトリクス部の対向電圧信号線 C L は、走査回路用端子 G T M の反対側 (図では右側) に引き出し、各対向電圧信号線を共通バスライン C B で一纏めにして、対向電極端子 C T M に接続している。

透明ガラス基板 S U B 1、S U B 2 の間にはその縁に沿って、液晶封入口 I N J を除き、液晶 L C を封止するようにシールパターン S L が形成される。シール材は例えばエポキシ樹脂から成る。

配向膜 O R I 1、O R I 2 の層は、シールパターン S L の内側に形成される。偏光板 P O L 1、P O L 2 はそれぞれ下部透明ガラス基板 S U B 1、上部透明ガラス基板 S U B 2 の外側の表面に構成されている。液晶 L C は液晶分子の向きを設定する下部配向膜 O R I 1

10

20

30

40

50

と上部配向膜ORI2との間でシールパターンSLで仕切られた領域に封入されている。下部配向膜ORI1は下部透明ガラス基板SUB1側の保護膜PSV1の上部に形成される。

この液晶表示装置は、下部透明ガラス基板SUB1側、上部透明ガラス基板SUB2側で別個に種々の層を積み重ね、シールパターンSLを基板SUB2側に形成し、下部透明ガラス基板SUB1と上部透明ガラス基板SUB2とを重ね合わせ、シール材SLの開口部INJから液晶LCを注入し、注入口INJをエポキシ樹脂などで封止し、上下基板を切断することによって組み立てられる。

《ゲート端子部》

Fig. 7Aは表示マトリクス of 走査信号線GLからその外部接続端子GTMまでの接続構造を示す平面図であり、Fig. 7Bは、Fig. 7AのB-B切断線における断面を示している。なお、同図はFig. 5右中央付近に対応し、斜め配線の部分は便宜上一直線状で表した。

AOはホトレジスト直接描画の境界線、言い換えれば選択的陽極酸化のホトレジストパターンである。従って、このホトレジストは陽極酸化後除去され、図に示すパターンAOは完成品としては残らないが、ゲート配線GLには断面図に示すように酸化膜AOFが選択的に形成されるのでその軌跡が残る。平面図において、ホトレジストの境界線AOを基準にして左側はレジストで覆い陽極酸化をしない領域、右側はレジストから露出され陽極酸化される領域である。陽極酸化されたAl層g1は表面にその酸化物Al₂O₃膜AOFが形成され下方の導電部は体積が減少する。勿論、陽極酸化はその導電部が残るように適切な時間、電圧などを設定して行われる。

図中Al層g1は、判り易くするためハッチを施してあるが、陽極化されない領域は楕状にパターンングされている。これは、Al層の幅が広いと表面にホイスカが発生するので、1本1本の幅は狭くし、それらを複数本並列に束ねた構成とすることにより、ホイスカの発生を防ぎつつ、断線の確率や導電率の犠牲を最低限に押さえる狙いである。

ゲート端子GTMはAl層g1と、更にその表面を保護し、かつ、TCP(Tape Carrier Package)との接続の信頼性を向上させるための透明導電層g2とで構成されている。この透明導電膜g2は画素電極PXと同一工程で形成された透明導電膜ITOを用いている。またAl層g1上及びその側面部に形成された導電層d1及びd2は、Al層と透明導電層g2との接続不良を補うために、Al層と透明導電層g2の両方に接続性の良いCr層d1を接続し、接続抵抗の低減を図るためのものであり、導電層d2は導電層d1と同一マスク形成しているために残っているものである。

平面図において、ゲート絶縁膜GIはその境界線よりも右側に、保護膜PSV1もその境界線よりも右側に形成されており、左端に位置する端子部GTMはそれらから露出し外部回路との電気的接触ができるようになっている。図では、ゲート線GLとゲート端子の一つの対のみが示されているが、実際はこのような対がFig. 7A、Bに示すように上下に複数本並べられ端子群Tg(Fig. 5)が構成され、ゲート端子の左端は、製造過程では、基板の切断領域を越えて延長され配線SHG(図示せず)によって短絡される。製造過程におけるこのような短絡線SHgは陽極化成時の給電と、配向膜ORI1のラビング時等の静電破壊防止に役立つ。

《ドレイン端子DTM》

Fig. 8Aは映像信号線DLからその外部接続端子DTMまでの接続を示す平面図を示し、Fig. 8Bは、Fig. 8AのB-B切断線における断面を示す。なお、同図はFig. 5右上付近に対応し、図面の向きは便宜上変えてあるが右端方向が基板SUB1の上端部に該当する。

TSTdは検査端子でありここには外部回路は接続されないが、プローブ針等を接触できるよう配線部より幅が広がられている。同様に、ドレイン端子DTMも外部回路との接続ができるよう配線部より幅が広がられている。外部接続ドレイン端子DTMは上下方向に配列され、ドレイン端子DTMは、Fig. 5に示すように端子群Td(添字省略)を構成し基板SUB1の切断線を越えて更に延長され、製造過程では静電破壊防止のためそ

10

20

30

40

50

の全てが互いに配線 S H d (図示せず) によって短絡される。検査端子 T S T d は F i g . 8 A に示すように一本置き映像信号線 D L に形成される。

ドレイン接続端子 D T M は透明導電層 g 2 単層で形成されており、ゲート絶縁膜 G I を除去した部分で映像信号線 D L と接続されている。この透明導電膜 g 2 はゲート端子 G T M の時と同様に画素電極 P X と同一工程で形成された透明導電膜 I T O を用いている。ゲート絶縁膜 G I の端部上に形成された半導体層 A S はゲート絶縁膜 G I の縁をテーパ状にエッチングするためのものである。ドレイン端子 D T M 上では外部回路との接続を行うため保護膜 P S V 1 は勿論のこと取り除かれている。

マトリクス部からドレイン端子部 D T M までの引出配線は、映像信号線 D L と同じレベルの層 d 1、d 2 が保護膜 P S V 1 の途中まで構成されており、保護膜 P S V 1 の中で透明導電膜 g 2 と接続されている。これは、電触し易い A 1 層 d 2 を保護膜 P S V 1 やシールパターン S L でできるだけ保護する狙いである。

《対向電極端子 C T M》

F i g . 9 A は対向電圧信号線 C L からその外部接続端子 C T M までの接続を示す平面図を示し、F i g . 9 B は、F i g . 9 A の B - B 切断線における断面を示す。なお、同図は F i g . 5 左上付近に対応する。

各対向電圧信号線 C L は共通バスライン C B で一纏めして対向電極端子 C T M に引き出されている。共通バスライン C B は導電層 g 1 の上に導電層 d 1、導電層 d 2 を積層した構造となっている。これは、共通バスライン C B の抵抗を低減し、対向電圧が外部回路から各対向電圧信号線 C L に十分に供給されるようにするためである。本構造では、特に新たに導電層を負荷することなく、共通バスラインの抵抗を下げられるのが特徴である。共通バスライン C B の導電層 g 1 は導電層 d 1、導電層 d 2 と電気的に接続されるように、陽極化成はされていない。また、ゲート絶縁膜 G I から露出している。

対向電極端子 C T M は、導電層 g 1 の上に透明導電層 g 2 が積層された構造になっている。この透明導電膜 g 2 は他の端子の時と同様に画素電極 P X と同一工程で形成された透明導電膜 I T O を用いている。透明導電層 g 2 により、その表面を保護し、電食等を防ぐために耐久性のよい透明導電層 g 2 で、導電層 g 1 を覆っている。

《表示装置全体等価回路》

表示マトリクス部の等価回路とその周辺回路の結線図を F i g . 10 に示す。同図は回路図ではあるが、実際の幾何学的配置に対応して描かれている。A R は複数の画素を二次元状に配列したマトリクス・アレイである。

図中、X は映像信号線 D L を意味し、添字 G、B および R がそれぞれ緑、青および赤画素に対応して付加されている。Y は走査信号線 G L を意味し、添字 1、2、3、...、end は走査タイミングの順序に従って付加されている。

走査信号線 Y (添字省略) は垂直走査回路 V に接続されており、映像信号線 X (添字省略) は映像信号駆動回路 H に接続されている。

S U P は 1 つの電圧源から複数の分圧した安定化された電圧源を得るための電源回路やホスト (上位演算処理装置) からの C R T (陰極線管) 用の情報を T F T 液晶表示装置用の情報に交換する回路を含む回路である。

《駆動方法》

F i g . 11 に本発明の液晶表示装置の駆動波形を示す。

実施例 1 では、対向電圧信号線 C L が、アルミニウムという低抵抗金属の導電膜 g 1 から形成されているため、負荷インピーダンスが少なく、対向電圧の波形変形が少なくなる。このため、対向電圧を交流化でき、信号線電圧を低減できる利点がある。

すなわち、対向電圧を V_{ch} と V_{cl} の 2 値の交流矩形波にし、それに同期させて走査信号 $V_{g(i-1)}$ 、 $V_{g(i)}$ の非選択電圧を 1 走査期間ごとに、 V_{g1h} と V_{g1l} の 2 値で変化させる。対向電圧の振幅値と非選択電圧の振幅値は同一にする。映像信号電圧は、液晶層に印加したい電圧から、対向電圧の振幅の $1/2$ を差し引いた電圧である。

対向電圧は直流でもよいが、交流化することで映像信号電圧の最大振幅を低減でき、映像信号駆動回路 (信号側ドライバ) に耐圧の低いものを用いることが可能になる。後述する

10

20

30

40

50

実施例 2、3 では、対向電圧信号線 C L が、透明導電膜 g 2 から形成されているため、比較的抵抗が高くなり、対向電圧は直流方式が好ましい。

《蓄積容量 C s t g の働き》

蓄積容量 C s t g は、画素に書き込まれた（薄膜トランジスタ T F T がオフした後の）映像情報を、長く蓄積するために設ける。本発明で用いている電界を基板面と平行に印加する方式では、電界を基板面に垂直に印加する方式と異なり、画素電極と対向電極で構成される容量（いわゆる液晶容量）がほとんど無いため、蓄積容量 C s t g が映像情報を画素に蓄積することができない。したがって、電界を基板面と平行に印加する方式では、蓄積容量 C s t g は必須の構成要素である。

また、蓄積容量 C s t g は、薄膜トランジスタ T F T がスイッチングするとき、画素電極電位 V s に対するゲート電位変化 V g の影響を低減するようにも働く。この様子を式で表すと、次のようになる。

$$V s = \{C g s / (C g s + C s t g + C p i x)\} \times V g$$

ここで、C g s は薄膜トランジスタ T F T のゲート電極 G T とソース電極 S D 1 との間に形成される寄生容量、C p i x は画素電極 P X と対向電極 C T との間に形成される容量、

V s は V g による画素電極電位の変化分いわゆるフィードスルー電圧を表わす。この変化分 V s は液晶 L C に加わる直流成分の原因となるが、保持容量 C s t g を大きくすればする程、その値を小さくすることができる。液晶 L C に印加される直流成分の低減は、液晶 L C の寿命を向上し、液晶表示画面の切り替え時に前の画像が残るいわゆる焼き付きを低減することができる。

前述したように、ゲート電極 G T は i 型半導体層 A S を完全に覆うよう大きくされている分、ソース電極 S D 1、ドレイン電極 S D 2 とのオーバーラップ面積が増え、従って寄生容量 C g s が大きくなり、画素電極電位 V s はゲート（走査）信号 V g の影響を受け易くなるという逆効果が生じる。しかし、蓄積容量 C s t g を設けることによりこのデメリットも解消することができる。

《製造方法》

つぎに、上述した液晶表示装置の基板 S U B 1 側の製造方法について F i g . 1 2 ~ F i g . 1 4 を参照して説明する。なお同図において、中央の文字は工程名の略称であり、左側は F i g . 3 に示す薄膜トランジスタ T F T 部分、右側は F i g . 7 に示すゲート端子付近の断面形状のみた加工の流れを示す。工程 B、工程 D を除き工程 A ~ 工程 I は各写真処理に対応して区分けしたもので、各工程のいずれの断面図も写真処理後の加工が終わりフォトリジストを除去した段階を示している。なお、写真処理とは本説明ではフォトリジストの塗布からマスクを使用した選択露光を経てそれを現像するまでの一連の作業を示すものとし、繰返しの説明は避ける。以下区分けした工程に従って説明する。

工程 A、F i g . 1 2

A N 6 3 5 ガラス（商品名）からなる下部透明ガラス基板 S U B 1 上に膜厚が 3 0 0 0 の A l - P d、A l - S i、A l - T a、A l - T i - T a 等からなる導電膜 g 1 をスパッタリングにより設ける。写真処理後、リン酸と硝酸と氷酢酸との混酸液で導電膜 g 1 を選択的にエッチングする。それによって、ゲート電極 G T、走査信号線 G L、対向電極 C T、対向電圧信号線 C L、電極 P L 1、ゲート端子 G T M、共通バスライン C B の第 1 導電層、対向電極端子 C T M の第 1 導電層、ゲート端子 G T M を接続する陽極酸化バスライン S H g（図示せず）および陽極酸化バスライン S H g に接続された陽極酸化パッド（図示せず）を形成する。

工程 B、F i g . 1 2

直接描画による陽極酸化マスク A O の形成後、3% 酒石酸をアンモニアにより P H 6 . 2 5 ± 0 . 0 5 に調整した溶液をエチレングリコール液で 1 : 9 に希釈した液からなる陽極酸化液中に基板 S U B 1 を浸漬し、化成電流密度が 0 . 5 m A / c m² になるように調整する（定電流化成）。次に所定の A l₂O₃ 膜厚が得られるのに必要な化成電圧 1 2 5 V に達するまで陽極酸化を行う。その後この状態で数 1 0 分保持することが望ましい（定電圧化成）。これは均一な A l₂O₃ 膜を得る上で大事なことである。これによって、導電膜 g

10

20

30

40

50

1を陽極酸化され、ゲート電極GT、走査信号線GL、対向電極CT、対向電圧信号線CLおよび電極PL1上に膜厚が1800の陽極酸化膜AOFが形成される。

工程C、Fig. 12

プラズマCVD装置にアンモニアガス、シランガス、窒素ガスを導入して、膜厚が2200の窒化Si膜を設け、プラズマCVD装置にシランガス、水素ガスを導入して、膜厚が2000のi型非晶質Si膜を設けたのち、プラズマCVD装置に水素ガス、ホスフィンガスを導入して、膜厚が300のN(+)型非晶質Si膜を設ける。

工程D、Fig. 13

写真処理後、ドライエッチングガスとしてSF₆、CCl₄を使用してN(+)型非晶質Si膜、i型非晶質Si膜を選択的にエッチングすることにより、i型半導体層ASの島を形成する。

10

工程E、Fig. 13

写真処理後、ドライエッチングガスとしてSF₆を使用して、窒化Si膜を選択的にエッチングする。

工程F、Fig. 13

膜厚が1400のITO膜からなる透明導電膜g2をスパッタリングにより設ける。写真処理後、エッチング液として塩酸と硝酸との混酸液で透明導電膜g2を選択的にエッチングすることにより、ゲート端子GTMの最上層、ドレイン端子DTMおよび対向電極端子CTMの第2導電層を形成する。

工程G、Fig. 14

膜厚が600のCrからなる導電膜d1をスパッタリングにより設け、さらに膜厚が4000のAl-Pd、Al-Si、Al-Ta、Al-Ti-Ta等からなる導電膜d2をスパッタリングにより設ける。写真処理後、導電膜d2を工程Bと同様な液でエッチングし、導電膜d1を工程Aと同様な液でエッチングし、映像信号線DL、ソース電極SD1、ドレイン電極SD2、画素電極PX、電極PX2、共通バスラインCBの第2導電層、第3導電層およびドレイン端子DTMを短絡するバスラインSHd(図示せず)を形成する。つぎに、ドライエッチング装置にCCl₄、SF₆を導入して、N(+)型非晶質Si膜をエッチングすることにより、ソースとドレイン間のN(+)型半導体層d0を選択的に除去する。

20

工程H、Fig. 14

プラズマCVD装置にアンモニアガス、シランガス、窒素ガスを導入して、膜厚が1μmの窒化Si膜を設ける。写真処理後、ドライエッチングガスとしてSF₆を使用した写真蝕刻技術で窒化Si膜を選択的にエッチングすることによって、保護膜PSV1を形成する。

30

《表示パネルPNLと駆動回路基板PCB1》

Fig. 15は、Fig. 5等に示した表示パネルPNLに映像信号駆動回路Hと垂直走査回路Vを接続した状態を示す上面図である。

CHIは表示パネルPNLを駆動させる駆動ICチップ(下側の5個は垂直走査回路側の駆動ICチップ、左の10個ずつは映像信号駆動回路側の駆動ICチップ)である。TCPはFig. 16、Fig. 17で後述するように駆動用ICチップCHIがテープ・オートメティド・ボンディング法(TAB)により実装されたテープキャリアパッケージ、PCB1は上記TCPやコンデンサ等が実装された駆動回路基板で、映像信号駆動回路用と走査信号駆動回路用の2つに分割されている。FGPはフレームグランドパッドであり、シールドケースSHDに切り込んで設けられたバネ状の破片が半田付けされる。FCは下側の駆動回路基板PCB1と左側の駆動回路基板PCB1を電氣的に接続するフラットケーブルである。フラットケーブルFCとしては図に示すように、複数のリード線(りん青銅の素材にSn鍍金を施したもの)をストライプ状のポリエチレン層とポリビニルアルコール層とでサンドイッチして支持したものを使用する。

40

《TCPの接続構造》

Fig. 16は走査信号駆動回路Vや映像信号駆動回路Hを構成する、集積回路チップC

50

H Iがフレキシブル配線基板に搭載されたテープキャリアパッケージT C Pの断面構造を示す図であり、F i g . 1 7はそれを液晶表示パネルの、本例では走査信号回路用端子G T Mに接続した状態を示す要部断面図である。

同図において、T T Bは集積回路C H Iの入力端子・配線部であり、T T Mは集積回路C H Iの出力端子・配線部であり、例えばC uから成り、それぞれの内側の先端部（通称インナーリード）には集積回路C H IのボンディングパッドP A Dがいわゆるフェースダウンボンディング法により接続される。端子T T B、T T Mの外側の先端部（通称アウターリード）はそれぞれ半導体集積回路チップC H Iの入力及び出力に対応し、半田付け等によりC R T / T F T変換回路・電源回路S U Pに、異方性導電膜A C Fによって液晶表示パネルP N Lに接続される。パッケージT C Pは、その先端部がパネルP N L側の接続端子G T Mを露出した保護膜P S V 1を覆うようにパネルに接続されており、従って、外部接続端子G T M（D T M）は保護膜P S V 1がパッケージT C Pの少なくとも一方で覆われるので電触に対して強くなる。

10

B F 1はポリイミド等からなるベースフィルムであり、S R Sは半田付けの際半田が余計なところへつかないようにマスクするためのソルダレジスト膜である。シールパターンS Lの外側の上下ガラス基板の隙間は洗浄後エポキシ樹脂E P X等により保護され、パッケージT C Pと上側基板S U B 2の間には更にシリコン樹脂S I Lが充填され保護が多重化されている。

《駆動回路基板P C B 2》

駆動回路基板P C B 2は、I C、コンデンサ、抵抗等の電子部品が搭載されている。この駆動回路基板P C B 2には、1つの電圧源から複数の分圧した安定化された電圧源を得るための電源回路や、ホスト（上位演算処理装置）からのC R T（陰極線管）用の情報をT F T液晶表示装置用の情報に変換する回路を含む回路S U Pが搭載されている。C Jは外部と接続される図示しないコネクタが接続されるコネクタ接続部である。

20

駆動回路基板P C B 1と駆動回路基板P C B 2とはフラットケーブルF Cにより電氣的に接続されている。

《液晶表示モジュールの全体構成》

F i g . 1 8は、液晶表示モジュールM D Lの各構成部品を示す分解斜視図である。

S H Dは金属板から成る枠状のシールドケース（メタルフレーム）、L C Wはその表示窓、P N Lは液晶表示パネル、S P Bは光拡散板、L C Bは導光体、R Mは反射板、B Lはバックライト蛍光管、L C Aはバックライトケースであり、図に示すような上下の配置関係で各部材が積み重ねられてモジュールM D Lが組み立てられる。

30

モジュールM D Lは、シールドケースS H Dに設けられた爪とフックによって全体が固定されるようになっている。

バックライトケースL C Aはバックライト蛍光管B L、光拡散板S P B光拡散板、導光板L C B、反射板R Mを収納する形状になっており、導光体L C Bの側面に配置されたバックライト蛍光管B Lの光を、導光体L C B、反射板R M、光拡散板S P Bにより表示面で一様なバックライトにし、液晶表示パネルP N L側に出射する。

バックライト蛍光管B Lにはインバータ回路基板P C B 3が接続されており、バックライト蛍光管B Lの電源となっている。

40

以上、本実施例では、画素電極を透明にすることにより、白表示を行うときの最大透過率が約30%（本実施例では31.8%）向上できる。

具体的には、本実施例では、不透明な画素電極を採用した場合の約3.8%から透明な画素電極を採用した場合の約5.0%に透過率が向上した。

また、端子の信頼性を向上するためのI T O膜も同時に形成することができ、信頼性と生産性を両立することができる。

（実施例2）

本実施例は下記の要件を除けば、実施例1と同一である。F i g . 2 0に画素の平面図を示す。図の斜線部分は透明導電膜g 2を示す。

《画素電極P X》

50

本実施例では、画素電極 P X はソース電極 S D 1、ドレイン電極 S D 2 と同層の第 2 導電膜 d 2、第 3 導電膜 d 3 で構成されている。また、画素電極 P X はソース電極 S D 1 と一体に形成されている。

《対向電極 C T》

本実施例では、対向電極 C T を透明導電膜 g 2 で構成する。この透明導電膜 g 2 は実施例 1 と同様、スパッタリングで形成された透明導電膜 (Indium-Tin-Oxide I T O : ネサ膜) からなり、100 ~ 2000 の厚さに (本実施例では、1400 程度の膜厚) 形成される。

《対向電圧信号線 C L》

対向電圧信号線 C L は透明導電膜 g 2 で構成されて、かつ対向電極 C T と一体に構成されている。 10

《ゲート端子部》

本実施例では、ゲート端子 G T M の A 1 層 g 1 の表面を保護し、かつ、T C P (T a p e C a r r i e r P a c k e g e) との接続の信頼性を向上させるための透明導電層 g 2 を対向電極 C T と同一工程で形成する。構成は実施例 1 と何ら変わりはなく、F i g . 7 A、B に示す通りである。

《ドレイン端子 D T M》

本実施例では、ドレイン接続端子 D T M の透明導電層 g 2 にゲート端子 G T M の時と同様に対向電極 C T と同一工程で形成された透明導電膜 I T O を用いている。構成は層の上下関係が実施例 1 と少し異なるが、本質的ではないので図は省略する。 20

《対向電極端子 C T M》

対向電極端子 C T M の導電層 g 1 の上の透明導電層 g 2 は他の端子の時と同様に対向電極 C T と同一工程で形成された透明導電膜 I T O を用いている。構成は実施例 1 と何ら変わりはなく、F i g . 9 A、B に示す通りである。

《製造方法》

本実施例では、実施例 1 の工程 B と工程 C の間に工程 F が入る順番になる。工程の順序としては F i g . 1 2 から F i g . 1 5 の工程順序が、A B F C D E G H の順になる。マスクパターンは、走査信号線 G L、走査電極 G T と対向電圧信号線 C L が分離し、各端子の透明導電層 g 2 と対向電圧信号線 C L のパターンが同一マスクに形成される。 30

以上により、対向電極を透明にすることにより、最大透過率を約 16% (本実施例では 15.9%) 向上させることができ、液晶表示パネル P N L の透過率が約 4.4% になる。

(実施例 3)

本実施例は下記の要件を除けば、実施例 1 および実施例 2 と同一である。F i g . 2 1 に画素の平面図を示す。図の斜線部分は透明導電膜 g 2 を示す。

《対向電極 C T》

本実施例では、対向電極 C T を透明導電膜 g 2 で構成する。この透明導電膜 g 2 は実施例 1 と同様にスパッタリングで形成された透明導電膜 (Indium-Tin-Oxide I T O : ネサ膜) からなり、100 ~ 2000 の厚さに (本実施例では、1400 程度の膜厚) 形成される。 40

《対向電圧信号線 C L》

対向電圧信号線 C L は透明導電膜 g 2 で構成されて、かつ対向電極 C T と一体に構成されている。

《製造方法》

本実施例では、実施例 1 の工程 B と工程 C の間に工程 F が追加される順番になる。工程の順序としては F i g . 1 2 から F i g . 1 5 の工程順序が、A B F C D E F G H の順になる。マスクパターンは、走査信号線 G L、走査電極 G T と対向電圧信号線 C L のパターンが独立したマスクに形成される。

本実施例では、画素電極と対向電極の両方を透明にすることにより、実施例 1 または実施例 2 以上に、白表示を行うときの最大透過率を約 50% (本実施例では 47.7%) 向上 50

させることができ、液晶表示パネル PNL の透過率が約 5.6% になる。

(実施例 4)

本実施例は下記の要件を除けば、実施例 1 および実施例 3 と同一である。Fig. 22 に画素の平面図を示す。図の斜線部分は透明導電膜 g2 を示す。

《対向電圧信号線 CL》

対向電圧信号線 CL は導電膜 g1 で構成する。本実施例では、導電膜 g1 に Cr を用いる。また、対向電圧信号線 CL と対向電極 CT とを接続するために、陽極化成を行わない。また、ゲート絶縁膜 GI にスルーホール PH を形成する。また、導電膜 g1 は Cr 以外にも、Ta、Ti、Mo、W、Al またはそれらの合金、もしくは、それらを積層したクラッド構造で形成してもよい。

10

《製造方法》

本実施例では、実施例 1 の工程 B が削除される。また、工程 E 時にスルーホール PH を形成し、工程 F 時に画素電極 PX と対向電極 CT を同一マスクで同時に形成する。

本実施例では、実施例 1 および実施例 3 の効果に加え、対向電圧信号線 CL の抵抗を低減することにより、対向電極間の電圧の伝わりを円滑にし、電圧の歪みを低減することにより、水平方向に発生するクロストーク（横スマア）を低減できる。

また、画素電極 PX と対向電極 CT を同一マスクで同時に形成することにより、実施例 4 で 2 回行っている工程 F が 1 回になり、生産性も向上する。

(実施例 5)

本実施例は下記の要件を除けば、実施例 1 および実施例 4 と同一である。Fig. 23 に画素の平面図を示す。図の斜線部分は透明導電膜 g2 を示す。

20

《対向電極 CT》

本実施例では、中央の対向電極 CT だけを透明導電膜 g2 で構成する。映像信号線に隣接した対向電極は対向電圧信号線と一体に金属膜で形成する。

本実施例では、実施例 1 から実施例 4 の効果に加え、映像信号線に隣接した対向電極を不透明にすることにより、映像信号に伴うクロストークを抑制することができる。その理由は作用の項で示したとおりである。

(実施例 6)

上述した実施例 2 および 3 は、そのいずれにおいても対向電極 CT とともに対向電極信号線 CL が透明導電層 g2 で構成されたものである。

30

この場合において、本実施例は Fig. 24 A ~ C に示す構成によって該対向電極信号線 CL の抵抗値を大幅に低減させるようにしたものである。

Fig. 24 A は、Fig. 20 の対向電極信号線 CL の 1 部分を示す平面図であり、Fig. 24 B は同図 24 A の b - b 線における断面図である。

同図において、Fig. 20 と異なる点は、対向電極信号線 CL は 2 層構造からなり、その下層として抵抗値が小さい Al 層 10 が形成され、この Al 層 10 の上面に該 Al 層 10 を完全に被覆して ITO 膜 11 が形成されている。そして、対向電極 CT は前記 ITO 膜 11 の一部を延在させた延在部で構成したものである。

このようにした場合、対向電極信号線 CL の低抵抗化を図れるとともに、Al 層 10 に発生するいわゆるホイスカと称されるひげ状の突起による層間絶縁膜を介した他の導電層と（たとえば映像信号線 DL）の電氣的短絡を防止できるようになる。

40

すなわち、Al 層 10 はその上層に映像信号線 DL に対する層間絶縁膜を形成する際にホイスカが発生し上述した弊害をもたらすことが知られているが、この Al 層 10 を完全に被覆するようにして ITO 膜を形成することによって該ホイスカが発生しないことが確かめられている。

更に、Fig. 24 C は、対向電極 CT を 2 重配線で構成したもので、本例では、Al 層 10 の配線を被覆するようにして ITO 膜 11 の配線を形成する。配線の中心線付近は、電極間に電圧を印加した場合でも低透過率であるため、本例のように、不透明な金属配線を配置しても、ほとんど開口率の減少は無い。

対向電極あるいは画素電極に 2 重配線を採用することで、大画面で問題となる電極の断線

50

不良を大幅に低減できる。

(実施例7)

《アクティブ・マトリクス液晶表示装置》

以下、アクティブ・マトリクス方式のカラー液晶表示装置に本発明を適用した実施例を説明する。なお、以下説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

《マトリクス部(画素部)の平面構成》

Fig. 25は本発明のアクティブ・マトリクス方式カラー液晶表示装置の一画素とその周辺を示す平面図である。(図の斜線部分は透明導電膜*i*1を示す。)

Fig. 25に示すように、各画素は、走査信号線(ゲート信号線または水平信号線)GLと、対向電圧信号線(対向電極配線)CLと、隣接する2本の映像信号線(ドレイン信号線または垂直信号線)DLとの交差領域内(4本の信号線で囲まれた領域内)に配置されている。各画素は薄膜トランジスタTFT、蓄積容量Cstg、画素電極PXおよび対向電極CTを含む。走査信号線GL、対向電圧信号線CLは図では左右方向に延在し、上下方向に複数本配置されている。映像信号線DLは上下方向に延在し、左右方向に複数本配置されている。画素電極PXは透明導電膜*i*1で形成され、ソース電極SD1を介して薄膜トランジスタTFTと電氣的に接続され、対向電極CTも透明導電膜*i*1で形成され、対向電圧信号線CLと電氣的に接続されている。

画素電極PXと対向電極CTは互いに対向し、各画素電極PXと対向電極CTとの間の電界により液晶LCの光学的な状態を制御し、表示を制御する。画素電極PXと対向電極CTは櫛歯状に構成され、それぞれ、図の上下方向に長細い電極となっている。

1画素内の対向電極CTの本数O(櫛歯の本数)は、画素電極PXの本数(櫛歯の本数)Pと $O = P + 1$ の関係を保つように構成する(本実施例では、 $O = 3$ 、 $P = 2$)。これは、対向電極CTと画素電極PXを交互に配置し、かつ、対向電極CTを映像信号線DLに必ず隣接させるためである。これにより、対向電極CTと画素電極PXの間の電界が、映像信号線DLから発生する電界から影響を受けないように、対向電極CTで映像信号線DLからの電気力線をシールドすることができる。対向電極CTは、後述の対向電圧信号線CLにより常に外部から電位を供給されているため、電位は安定している。そのため、映像信号線DLに隣接しても、電位が変動がほとんどない。また、これにより、画素電極PXの映像信号線DLからの幾何学的な位置が遠くなるので、画素電極PXと映像信号線DLの間の寄生容量が大幅に減少し、画素電極電位Vsの映像信号電圧による変動も抑制できる。これらにより、上下方向に発生するクロストーク(縦スミアと呼ばれる画質不良)を抑制することができる。

画素電極PXと対向電極CTの電極幅はそれぞれ6μmとする。これは、液晶層の厚み方向に対して、液晶層全体に十分な電界を印加するために、後述の液晶層の厚み3.9μmよりも十分大きく設定し、かつ開口率を大きくするためにできるだけ細くする。また、映像信号線DLの電極幅は断線を防止するために、画素電極PXと対向電極CTに比較して若干広く8μmとする。ここで、映像信号線DLの電極幅が、隣接する対向電極CTの電極幅の2倍以下になるように設定する。または、映像信号線DLの電極幅が歩留りの生産性から決まっている場合には、映像信号線DLに隣接する対向電極CTの電極幅を映像信号線DLの電極幅の1/2以上にする。これは、映像信号線DLから発生する電気力線をそれぞれ両脇の対向電極CTで吸収するためであり、ある電極幅から発生する電気力線を吸収するには、それと同一幅以上の電極幅を持つ電極が必要である。したがって、映像信号線DLの電極の半分(4μmずつ)から発生する電気力線をそれぞれ両脇の対向電極CTが吸収すればよいため、映像信号線DLに隣接する対向電極CTの電極幅が1/2以上とする。これにより、映像信号の影響により、クロストークが発生する、特に上下方向(縦方向のクロストーク)を防止する。

走査信号線GLは末端側の画素(後述の走査電極端子GTMの反対側)のゲート電極GTに十分に走査電圧が印加するだけの抵抗値を満足するように電極幅を設定する。また、対向電圧信号線CLも末端側の画素(後述の共通バスラインCB1およびCB2から最も遠

10

20

30

40

50

い画素すなわちC B 1とC B 2の中間の画素)の対向電極C Tに十分に対向電圧が印加できるだけの抵抗値を満足するように電極幅を設定する。

一方、画素電極P Xと対向電極C Tの間の電極間隔は、用いる液晶材料によって変える。これは、液晶材料によって最大透過率を達成する電界強度が異なるため、電極間隔を液晶材料に応じて設定し、用いる映像信号駆動回路(信号側ドライバ)の耐圧で設定される信号電圧の最大振幅の範囲で、最大透過率が得られるようにするためである。後述の液晶材料を用いると電極間隔は、16 μ mとなる。

《マトリクス部(画素部)の断面構成》

Fig. 26はFig. 25の6-6切断線における断面図、Fig. 27はFig. 25の7-7切断線における薄膜トランジスタTFTの断面図、Fig. 28はFig. 25の8-8切断線における蓄積容量Cstgの断面図である。 10

Fig. 26~Fig. 28に示すように、液晶層LCを基準にして下部透明ガラス基板SUB1側には薄膜トランジスタTFT、蓄積容量Cstgおよび電極群が形成され、上部透明ガラス基板SUB2側にはカラーフィルタFIL、遮光用ブラックマトリクスパターンBMが形成されている。

また、透明ガラス基板SUB1、SUB2のそれぞれの内側(液晶LC側)の表面には、液晶の初期配向を制御する配向膜ORI、ORI2が設けられており、透明ガラス基板SUB1、SUB2のそれぞれの外側の表面には、偏光軸が直交して配置された(クロスニコル配置)偏光板が設けられている。

《TFT基板》 20

まず、下側透明ガラス基板SUB1側(TFT基板)の構成を詳しく説明する。

《薄膜トランジスタTFT》

薄膜トランジスタTFTは、ゲート電極GTに正のバイアスを印加すると、ソース-ドレイン間のチャンネル抵抗が小さくなり、バイアスを零にすると、チャンネル抵抗は大きくなるように動作する。

薄膜トランジスタTFTは、Fig. 27に示すように、ゲート電極GT、絶縁膜GI、i型(真性、intrinsic、導電型決定不純物がドーピングされていない)非晶質シリコン(Si)からなるi型半導体層AS、一对のソース電極SD1、ドレイン電極SD2を有す。なお、ソース、ドレインは本来その間のバイアス極性によって決まるもので、この液晶表示装置の回路ではその極性は動作中反転するので、ソース、ドレインは動作中入れ替わると理解されたい。しかし、以下の説明では、便宜上一方をソース、他方をドレインと固定して表現する。 30

《ゲート電極GT》

ゲート電極GTは走査信号線GLと連続して形成されており、走査信号線GLの一部の領域がゲート電極GTとなるように構成されている。ゲート電極GTは薄膜トランジスタTFTの能動領域を超える部分である。本例は、ゲート電極GTは、単層の導電膜g3で形成されている。導電膜g3としては例えばスパッタで形成されたクロム-モリブデン合金(Cr-Mo)膜が用いられるがそれに限ったものではない。

《走査信号線GL》

走査信号線GLは導電膜g3で構成されている。この走査信号線GLの導電膜g3はゲート電極GTの導電膜g3と同一製造工程で形成され、かつ一体に構成されている。この走査信号線GLにより、外部回路からゲート電圧Vgをゲート電極GTに供給する。本例では、導電膜g3としては例えばスパッタで形成されたクロム-モリブデン合金(Cr-Mo)膜が用いられる。また、走査信号線GLおよびゲート電極GTは、クロム-モリブデン合金のみに限られたものではなく、たとえば、低抵抗化のためにアルミニウムまたはアルミニウム合金をクロム-モリブデンで包み込んだ2層構造としてもよい。さらに、映像信号線DLと交差する部分は映像信号線DLとの短絡の確率を小さくするため細くし、また、短絡しても、レーザートリミングで切り離すことができるように二股にしても良い。 40

《対向電圧信号線CL》 50

対向電圧信号線 C L は導電膜 g 3 で構成されている。この対向電圧信号線 C L の導電膜 g 3 はゲート電極 G T、走査信号線 G L および対向電極 C T の導電膜 g 3 と同一製造工程で形成され、かつ対向電極 C T と電氣的に接続できるように構成されている。この対向電圧信号線 C L により、外部回路から対向電圧 V c o m を対向電極 C T に供給する。

また、対向電圧信号線 C L は、クロム - モリブデン合金のみに限られたものではなく、たとえば、低抵抗化のためにアルミニウムまたはアルミニウム合金をクロム - モリブデンで包み込んだ 2 層構造としてもよい。

さらに、映像信号線 D L と交差する部分は映像信号線 D L との短絡の確率を小さくするため細くし、また、短絡しても、レーザートリミングで切り離すことができるように二股にしても良い。

10

《絶縁膜 G I 》

絶縁膜 G I は、薄膜トランジスタ T F T において、ゲート電極 G T と共に半導体層 A S に電界を与えるためのゲート絶縁膜として使用される。絶縁膜 G I はゲート電極 G T および走査信号線 G L の上層に形成されている。絶縁膜 G I としては例えばプラズマ C V D で形成された窒化シリコン膜が選ばれ、2500 ~ 4500 の厚さに（本実施例では、3500 程度）形成される。また、絶縁膜 G I は走査信号線 G L および対向電圧信号線 C L と映像信号線 D L の層間絶縁膜としても働き、それらの電氣的絶縁にも寄与している。また、絶縁膜 G I は後述の保護膜 P S V 1 と同一のホトマスクでパターンニングされ、一括で加工される。

《i 型半導体層 A S 》

i 型半導体層 A S は、非晶質シリコンで、200 ~ 2500 の厚さに（本実施例では、1200 程度の膜厚）で形成される。

層 d 0 はオーミックコンタクト用のリン (P) をドーブした N (+) 型非晶質シリコン半導体層であり、下側に i 型半導体層 A S が存在し、上側に導電層 d 3 が存在するところのみに残されている。

i 型半導体層 A S および層 d 0 は、走査信号線 G L および対向電圧信号線 C L と映像信号線 D L との交差部（クロスオーバー部）の両者間にも設けられている。この交差部の i 型半導体層 A S は交差部における走査信号線 G L および対向電圧信号線 C L と映像信号線 D L との短絡を低減する。

《ソース電極 S D 1、ドレイン電極 S D 2 》

ソース電極 S D 1、ドレイン電極 S D 2 のそれぞれは、N (+) 型半導体層 d 0 に接触する導電膜 d 3 から構成されている。

導電膜 d 3 はスパッタで形成したクロム - モリブデン合金 (C r - M o) 膜を用い、500 ~ 3000 の厚さに（本実施例では、2500 程度）で形成される。C r - M o 膜は低応力であるので、比較的膜厚を厚く形成することができ配線の低抵抗化に寄与する。また、C r - M o 膜は N (+) 型半導体層 d 0 との接着性も良好である。導電膜 d 3 として、C r - M o 膜の他に高融点金属 (M o、T i、T a、W) 膜、高融点金属シリサイド (M o S i 2、T i S i 2、T a S i 2、W S i 2) 膜を用いてもよく、また、アルミニウム等との積層構造にしてもよい。

導電膜 d 3 をマスクパターンでパターンニングした後、導電膜 d 3 をマスクとして、N (+) 型半導体層 d 0 が除去される。つまり、i 型半導体層 A S 上に残っていた N (+) 型半導体層 d 0 は導電膜 d 1、導電膜 d 2 以外の部分がセルフラインで除去される。このとき、N (+) 型半導体層 d 0 はその厚さ分は全て除去されるようエッチングされるので、i 型半導体層 A S も若干その表面部分がエッチングされるが、その程度はエッチング時間で制御すればよい。

《映像信号線 D L 》

映像信号線 D L はソース電極 S D 1、ドレイン電極 S D 2 と同層の導電膜 d 3 で構成されている。また、映像信号線 D L はドレイン電極 S D 2 と一体に形成されている。本例では、導電膜 d 3 はスパッタで形成したクロム - モリブデン合金 (C r - M o) 膜を用い、500 ~ 3000 の厚さに（本実施例では、2500 程度）で形成される。C r - M o

20

30

40

50

膜は低応力であるので、比較的膜厚を厚く形成することができ配線の低抵抗化に寄与する。また、Cr-Mo膜はN(+)型半導体層d0との接着性も良好である。導電膜d3として、Cr-Mo膜の他に高融点金属(Mo、Ti、Ta、W)膜、高融点金属シリサイド(MoSi₂、TiSi₂、TaSi₂、WSi₂)膜を用いてもよく、また、アルミニウム等との積層構造にしてもよい。

《蓄積容量Cstg》

導電膜d3は、薄膜トランジスタTFTのソース電極SD2部分において、対向電圧信号線CLと重なるように形成されている。この重ね合わせは、Fig. 28からも明らかのように、ソース電極SD2(d3)を一方の電極とし、対向電圧信号線CLを他方の電極とする蓄積容量(静電容量素子)Cstgを構成する。この蓄積容量Cstgの誘電体膜は、薄膜トランジスタTFTのゲート絶縁膜として使用される絶縁膜GIで構成されている。Fig. 25に示すように平面的には蓄積容量Cstgは対向電圧信号線CLの一部に形成されている。

10

《保護膜PSV1》

薄膜トランジスタTFT上には保護膜PSV1が設けられている。保護膜PSV1は主に薄膜トランジスタTFTを湿気等から保護するために形成されており、透明性が高くしかも耐湿性の良いものを使用する。保護膜PSV1はたとえばプラズマCVD装置で形成した酸化シリコン膜や窒化シリコン膜で形成されており、0.3~1μm程度の膜厚で形成する。

保護膜PSV1は、外部接続端子DTM、GTMを露出するよう除去されている。保護膜PSV1と絶縁膜GIの厚さ関係に関しては、前者は保護効果を考え厚くされ、後者はトランジスタの相互コンダクタンスgmを薄くされる。また、保護膜PSV1は絶縁膜GIと同一ホトマスクでパターンニングし、一括で加工する。また、画素部では、対向電圧信号線CLと後述の対向電極CTとの電気的接続、および、ソース電極SD2と画素電極PXとの電気的接続のために、スルーホールTH2およびTH1を設けている。スルーホールTH2では、保護膜PSV1と絶縁膜GIが一括で加工されるのでg3層までの孔があき、スルーホールTH1ではd3でブロックされるのでd3層までの孔があく。

20

《画素電極PX》

画素電極PXは、透明導電層i1で形成されている。この透明導電膜i1はスパッタリングで形成された透明導電膜(Indium-Tin-Oxide ITO:ネサ膜)からなり、100~2000の厚さに(本実施例では、1400程度の膜厚)形成される。また、画素電極PXはスルーホールTH1を介して、ソース電極SD2に接続されている。

30

画素電極が本実施例のように透明になることにより、その部分の透過光により、白表示を行う時の最大透過率が向上するため、画素電極が不透明な場合よりも、より明るい表示を行うことができる。この時、後述するように、電圧無印加時には、液晶分子は初期の配向状態を保ち、その状態で黒表示をするように偏光板の配置を構成する(ノーマリブラックモードにする)にしているので、画素電極を透明にしても、その部分の光を透過することがなく、良質な黒を表示することができる。これにより、最大透過率が向上させ、かつ十分なコントラスト比を達成することができる。

《対向電極CT》

40

対向電極CTは透明導電層i1で形成されている。この透明導電膜i1はスパッタリングで形成された透明導電膜(Indium-Tin-Oxide ITO:ネサ膜)からなり、100~2000の厚さに(本実施例では、1400程度の膜厚)形成される。また、対向電極CTはスルーホールTH2を介して、対向電圧信号線CLに接続されている。

対向電極CTには対向電圧Vcomが印加されるように構成されている。本実施例では、対向電圧Vcomは映像信号線DLに印加される最小レベルの駆動電圧Vdminと最大レベルの駆動電圧Vdmaxとの中間直流電位から、薄膜トランジスタ素子TFTをオフ状態にするときに発生するフィードスルー電圧Vs分だけ低い電位に設定されるが、映像信号駆動回路で使用される集積回路の電源電圧を約半分に低減したい場合は、交流電圧を印加すれば良い。

50

《カラーフィルタ基板》

次に、F i g . 2 5、F i g . 2 6に戻り、上側透明ガラス基板 S U B 2 側（カラーフィルタ基板）の構成を詳しく説明する。

《遮光膜 B M》

上部透明ガラス基板 S U B 2 側には、不要な間隙部（画素電極 P X と対向電極 C T の間以外の隙間）からの透過光が表示面側に出射して、コントラスト比等を低下させないように遮光膜 B M（いわゆるブラックマトリクス）を形成している。遮光膜 B M は、外部光またはバックライト光が i 型半導体層 A S に入射しないようにする役割も果たしている。すなわち、薄膜トランジスタ T F T の i 型半導体層 A S は上下にある遮光膜 B M および大き目のゲート電極 G T によってサンドイッチにされ、外部の自然光やバックライト光が当たら

10

なくなる。
F i g . 2 5 に示す遮光膜 B M は、薄膜トランジスタ素子 T F T 上部に左右方向に線状に延在した構成である。このパターンは、1 例であり、開口部を孔状にあげたマトリクス状の様にすることもできる。櫛歯電極端部等の電界方向が乱れる部分においては、その部分の表示は、画素内の映像情報に 1 対 1 で対応し、かつ、黒の場合には黒、白の場合には白になるため、表示の一部として利用することが可能である。また、図の上下方向における対向電極 C T と映像信号線 D L との間隙部は、ゲート電極 G T と同一工程で形成した遮光層 S H で遮光する。これにより左右方向の上下方向の遮光は、T F T 工程のアライメント精度で高精度に遮光できるので、映像信号線 D L に隣接する対向電極 C T の電極間に遮光層 S H の境界を設定でき、上下基板のあわせ精度に依存する遮光膜 B M による遮光よりも、より開口部を拡大することができる。

20

遮光膜 B M は光に対する遮蔽性を有し、かつ、画素電極 P X と対向電極 C T の間の電界に影響を与えないように絶縁性の高い膜で形成されており、本実施例では黒色の顔料をレジスト材に混入し、1 . 2 μ m 程度の厚さで形成している。

遮光膜 B M は各行の画素に左右方向に線状に形成され、この線で各行の有効表示領域が仕切られている。従って、各行の画素の輪郭が遮光膜 B M によってはっきりとする。つまり、遮光膜 B M は、ブラックマトリクスと i 型半導体層 A S に対する遮光との 2 つの機能をもつ。

遮光膜 B M は周辺部にも額縁状に形成され、そのパターンは F i g . 2 5 に示すマトリクス部のパターンと連続して形成されている。周辺部の遮光膜 B M は、シール部 S L の外側に延長され、パソコン等の実装機に起因する反射光等の漏れ光がマトリクス部に入り込むのを防いぐと共に、バックライト等の光が表示エリア外に漏れるのも防いでいる。他方、この遮光膜 B M は基板 S U B 2 の縁よりも約 0 . 3 ~ 1 . 0 m m 程内側に留められ、基板 S U B 2 の切断領域を避けて形成されている。

30

《カラーフィルタ F I L》

実施例 1 と同じ。

《オーバーコート膜 O C》

実施例 1 と同じ。

《液晶層、配向膜および偏向板》

実施例 1 と同じ。

40

《マトリクス周辺の構成》

実施例 1 と同じ。

《ゲート端子部》

F i g . 2 9 A は表示マトリクスの走査信号線 G L からその外部接続端子 G T M までの接続構造を示す平面図であり、F i g . B は、F i g . 2 9 A の B - B 切断線における断面図を示している。なお、同図は、F i g . 5 右中央付近に対応し、斜め配線の部分は便宜状一直線状で示した。

図中 C r - M o 層 g 3 は、分かり易くするためハッチを施してある。

ゲート端子 G T M は、C r - M o 層 g 3 と、更にその表面を保護し、かつ、T C P (T a p e C a r r i e r P a c k a g e) との接続の信頼性を向上させるための透明導電

50

層 $i 1$ とで構成されている。この透明導電層 $i 1$ は画素電極 $P X$ と同一工程で形成された透明導電膜 $I T O$ を用いている。

平面図において、絶縁膜 $G I$ および保護膜 $P S V 1$ はその境界線よりも右側に形成されており、左端に位置する端子部 $G T M$ はそれらから露出し外部回路との電氣的接触ができるようになっている。図では、ゲート線 $G L$ とゲート端子の一つの対のみが示されているが、実際はこのような対が $F i g . 2 9 A$ に示すように上下に複数本並べられ端子群 $T g$ ($F i g . 5$) が構成され、ゲート端子の左端は、製造過程では、基板の切断領域を越えて延長され配線 $S H g$ (図示せず) によって短絡される。製造過程における配向膜 $O R I 1$ のラビング時等の静電破壊防止に役立つ。

《ドレイン端子 $D T M$ 》

$F i g . 3 0 A$ は映像信号線 $D L$ からその外部接続端子 $D T M$ までの接続を示す平面図を示し、 $F i g . 3 0 B$ は、 $F i g . 3 0 A$ の $B - B$ 切断線における断面を示す。なお、同図は $F i g . 5$ 右上付近に対応し、図面の向きは便宜上変えてあるが右端方向が基板 $S U B 1$ の上端部に該当する。

$T S T d$ は検査端子でありここには外部回路は接続されないが、プローブ針等を接触できるように配線部より幅が広がられている。同様に、ドレイン端子 $D T M$ も外部回路との接続ができるよう配線部より幅が広がられている。外部接続ドレイン端子 $D T M$ は上下方向に配列され、ドレイン端子 $D T M$ は、 $F i g . 5$ に示すように端子群 $T d$ (添字省略) を構成し基板 $S U B 1$ の切断線を越えて更に延長され、製造過程では静電破壊防止のためその全てが互いに配線 $S H d$ (図示せず) によって短絡される。検査端子 $T S T d$ は $F i g . 8$ に示すように一本置き映像信号線 $D L$ に形成される。

ドレイン接続端子 $D T M$ は透明導電層 $i 1$ で形成されており、保護膜 $P S V 1$ を除去した部分で映像信号線 $D L$ と接続されている。この透明導電膜 $i 1$ はゲート端子 $G T M$ の時と同様に画素電極 $P X$ と同一工程で形成された透明導電膜 $I T O$ を用いている。

マトリクス部からドレイン端子部 $D T M$ までの引出配線は、映像信号線 $D L$ と同じレベルの層 $d 3$ が構成されている。

《対向電極端子 $C T M$ 》

$F i g . 3 1 A$ は対向電圧信号線 $C L$ からその外部接続端子 $C T M$ までの接続を示す平面図を示し、 $F i g . 3 1 B$ は、 $F i g . 3 1 A$ の $B - B$ 切断線における断面図を示す。なお、同図は $F i g . 5$ 左上付近に対応する。

各対向電圧信号線 $C L$ は、共通バスライン $C B 1$ で一纏めして対向電極端子 $C T M$ に引き出されている。共通バスライン $C B$ は導電層 $g 3$ の上に導電層 3 を積層し、透明導電層 $i 1$ でそれらを電氣的に接続した構造となっている。これは、共通バスライン $C B$ の抵抗を低減し、対向電圧が外部回路から各対向電圧信号線 $C L$ に十分に供給されるようにするためである。本構造では、特に新たに導電層を負荷することなく、共通バスラインの抵抗を下げられるのが特徴である。

対向電極端子 $C T M$ は、導電層 $g 3$ の上に透明導電層 $i 1$ が積層された構造になっている。この透明導電膜 $i 1$ は他の端子の時と同様に画素電極 $P X$ と同一工程で形成された透明導電膜 $I T O$ を用いている。透明導電層 $i 1$ により、その表面を保護し、電食等を防ぐために耐久性のよい透明導電層 $i 1$ で、導電層 $g 3$ を覆っている。また透明導電層 $i 1$ と導電層 $g 3$ および導電層 $d 3$ との接続は保護膜 $P S V 1$ および絶縁膜 $G I$ にスルーホールを形成し導通を取っている。

一方、 $F i g . 3 2 A$ は対向電圧信号線 $C L$ のもう一方の端からその外部接続端子 $C T M 2$ までの接続を示す平面図を示し、 $F i g . 3 2 B$ は、 $F i g . 3 2 A$ の $B - B$ 切断線における断面図を示す。なお、同図は $F i g . 5$ 右上付近に対応する。ここで、共通バスライン $C B 2$ では各対向電圧信号線 $C L$ のもう一方の端 (ゲート端子 $G T M$ 側) を一纏めして対向電極端子 $C T M 2$ に引き出されている。共通バスライン $C B 1$ と異なる点は、走査信号線 $G L$ とは絶縁されるように、導電層 $d 3$ と透明導電層 $i 1$ で形成していることである。また、走査信号線 $G L$ との絶縁は絶縁膜 $G I$ で行っている。

《表示装置全体等価回路》

10

20

30

40

50

表示マトリクス部の等価回路とその周辺回路の結線図を Fig. 33 に示す。同図は回路図ではあるが、実際の幾何学的配置に対応して描かれている。AR は複数の画素を二次元状に配列したマトリクス・アレイである。

図中、X は映像信号線 DL を意味し、添字 G、B および R がそれぞれ緑、青および赤画素に対応して付加されている。Y は走査信号線 GL を意味し、添字 1、2、3、...、end は走査タイミングの順序に従って付加されている。

走査信号線 Y (添字省略) は垂直走査回路 V に接続されており、映像信号線 X (添字省略) は映像信号駆動回路 H に接続されている。

SUP は 1 つの電圧源から複数の分圧した安定化された電圧源を得るための電源回路やホスト (上位演算処理装置) からの CRT (陰極線管) 用の情報を TFT 液晶表示装置用の情報に交換する回路を含む回路である。

10

《駆動方法》

Fig. 34 に本実施例の液晶表示装置の駆動波形を示す。対向電圧 V_c は一定電圧とする。走査信号 V_g は 1 走査期間ごとに、オンレベルをとり、その他はオフレベルをとる。映像信号電圧は、液晶層に印加したい電圧の 2 倍の振幅で正極と負極を 1 フレーム毎に反転して 1 つの画素に伝えるように印加する。ここで、映像信号電圧 V_d は 1 列毎に極性を反転し、1 行毎にも極性を反転する。これにより、極性が反転した画素が上下左右にとなりあう構成となり、フリッカ、クロストーク (スミア) を発生しにくくすることができる。また、対向電圧 V_c は映像信号電圧の極性反転のセンター電圧から、一定量下げた電圧に設定する。これは、薄膜トランジスタ素子がオンからオフに変わるときに発生するフィードスルー電圧を補正するものであり、液晶に直流成分の少ない交流電圧を印加するために行う。これは、液晶は直流が印加されると、残像、劣化等が激しくなるためである。また、この他に、対向電圧は交流化することで映像信号電圧の最大振幅を低減でき、映像信号駆動回路 (信号側ドライバ) に耐圧の低いものを用いることも可能である。

20

《蓄積容量 C_{stg} の働き》

実施例 1 と同じ。

《製造方法》

つぎに、上述した液晶表示装置の基板 SUB 1 側の製造方法について Fig. 35 ~ Fig. 37 を参照して説明する。なお同図において、中央の文字は工程名の略称であり、左側は Fig. 27 に示す薄膜トランジスタ TFT 部分、右側は Fig. 29 に示すゲート端子付近の断面形状でみた加工の流れを示す。工程 B、工程 D を除き工程 A ~ 工程 I は各写真処理に対応して区分けしたもので、各工程のいずれの断面図も写真処理後の加工が終わりフォトレジストを除去した段階を示している。なお、写真処理とは本説明ではフォトレジストの塗布からマスクを使用した選択露光を経てそれを現像するまでの一連の作業を示すものとし、繰返しの説明は避ける。以下区分けした工程に従って、説明する。

30

工程 A、Fig. 35

AN635 ガラス (商品名) からなる下部透明ガラス基板 SUB 1 上に膜厚が 2000 の Cr-Mo 等からなる導電膜 g3 をスパッタリングにより設ける。写真処理後、硝酸第 2 セリウムアンモンで導電膜 g3 を選択的にエッチングする。それによって、ゲート電極 GT、走査信号線 GL、対向電圧信号線 CL、ゲート端子 GTM、共通バスライン CB1 の第 1 導電層、対向電極端子 CTM1 の第 1 導電層、ゲート端子 GTM を接続するバスライン SHg (図示せず) を形成する。

40

工程 B、Fig. 35

プラズマ CVD 装置にアンモニアガス、シランガス、窒素ガスを導入して、膜厚が 3500 の窒化 Si 膜を設け、プラズマ CVD 装置にシランガス、水素ガスを導入して、膜厚が 1200 の i 型非晶質 Si 膜を設けたのち、プラズマ CVD 装置に水素ガス、ホスフィンガスを導入して、膜厚が 300 の N(+) 型非晶質 Si 膜を設ける。

工程 C、Fig. 35

写真処理後、ドライエッチングガスとして SF_6 、 CCl_4 を使用して N(+) 型非晶質 Si 膜、i 型非晶質 Si 膜を選択的にエッチングすることにより、i 型半導体層 AS の島を形

50

成する。

工程D、Fig. 36

膜厚が300のCrからなる導電膜d3をスパッタリングにより設ける。写真処理後、導電膜d3を工程Aと同様な液でエッチングし、映像信号線DL、ソース電極SD1、ドレイン電極SD2、共通バスラインCB2の第1導電層、およびドレイン端子DTMを短絡するバスラインSHd(図示せず)を形成する。つぎに、ドライエッチング装置にCCl₄、SF₆を導入して、N(+)型非晶質Si膜をエッチングすることにより、ソースとドレイン間のN(+)型半導体層d0を選択的に除去する。

工程E、Fig. 36

プラズマCVD装置にアンモニアガス、シランガス、窒素ガスを導入して、膜厚が0.4μmの窒化Si膜を設ける。写真処理後、ドライエッチングガスとしてSF₆を使用して窒化Si膜を選択的にエッチングすることによって、保護膜PSV1および絶縁膜GIをパターンニングする。

工程F、Fig. 37

膜厚が1400のITO膜からなる透明導電膜i1をスパッタリングにより設ける。写真処理後、エッチング液として塩酸と硝酸との混酸液で透明導電膜i1を選択的にエッチングすることにより、ゲート端子GTMの最上層、ドレイン端子DTMおよび対向電極端子CTM1およびCTM2の第2導電層を形成する。

《表示パネルPNLと駆動回路基板PCB1》

実施例1と同じ。

《TCPの接続構造》

実施例1と同じ。

《駆動回路基板PCB2》

実施例1と同じ。

《液晶表示モジュールの全体構成》

実施例1と同じ。

以上、本実施例では、実施例3同様に櫛歯電極を透明にすることにより、白表示を行うときの最大透過率が約50%向上させることができ、液晶表示パネルPNLの透過率が約5.7%になる。

また、端子の信頼性を向上するためのITO膜も同時に形成することができ、信頼性と生産性を両立することができる。

また、本実施例では、実施例1~6と異なり、ITOを保護膜PSVの上層に形成するプロセスを用いているので、対向電極を最上層に持ってくることができ、映像信号線からの漏洩電界のシールド効率も良好であり、クロストークを低減できる。

更に、電極間の液晶を駆動する電気力線の経路に保護膜PSVが介在しないため、保護膜PSVでの電圧低減が無く、液晶を駆動するための最大駆動電圧値を実施例1の7.5V_{olt}から本例では5.0V_{olt}に低減できた。

本方式のような基板面に略平行な電界を印加して液晶を駆動する方式では、電極間の電気力線の経路に2回保護膜が入るため、また、プロセスを簡略化することができ、生産性も向上する。

(実施例8)

本実施例は下記の要件を除けば、実施例7と同一である。Fig. 38に画素の平面図を示す。図の斜線部分は透明導電膜i1を示す。

《画素電極PX》

本実施例では、画素電極PXはソース電極SD1、ドレイン電極SD2と同層の導電膜d3で構成されている。また、画素電極PXはソース電極SD1と一体に形成されている。本実施例では、実施例1の効果に加え、透過率は犠牲になるが、画素電極PXとソース電極SD1との接触不良が回避できる。また、電極の一方が絶縁膜(保護膜PSV1)で覆われているため、配向膜欠陥があった場合に液晶を直流電流が流れる可能性減り、液晶劣化等がなくなり、信頼性が向上する。

10

20

30

40

50

(実施例9)

本実施例は下記の要件を除けば、実施例7と同一である。Fig. 39に画素の平面図を示す。図の斜線部分は透明導電膜i1を示す。

《対向電極CT》

本実施例では、対向電極CTを導電膜g3で対向電圧信号線CLと一体に構成する。

本実施例では、実施例1の効果に加え、透過率は犠牲になるが、対向電極CTと対向電圧信号線CLとのコンタクト不良が回避できる。また、電極の一方が絶縁膜(保護膜PSV1)で覆われているため、配向膜欠陥があった場合に液晶を直流電流が流れる可能性減り、液晶劣化等がなくなり、信頼性が向上する。

(実施例10)

本実施例は下記の要件を除けば、実施例7と同一である。Fig. 40に画素の平面図を示す。図の斜線部分は透明導電膜i1を示す。

《遮光膜BM》

上部透明ガラス基板SUB2側には、不要な間隙部(画素電極PXと対向電極CTの間以外の隙間)からの透過光が表示面側に出射して、コントラスト比等を低下させないように遮光膜BM(いわゆるブラックマトリクス)を形成している。遮光膜BMは、外部光またはバックライト光がi型半導体層ASに入射しないようにする役割も果たしている。すなわち、薄膜トランジスタTFTのi型半導体層ASは上下にある遮光膜BMおよび大き目のゲート電極GTによってサンドイッチにされ、外部の自然光やバックライト光が当たらなくなる。

Fig. 40に示す遮光膜BMは、薄膜トランジスタ素子TFT上部に上下左右方向に延在した構成であり、開口部に孔をあけたマトリクス状の形状を有する。櫛歯電極端部等の電界方向が乱れる部分においては、その部分の表示は、画素内の映像情報に1対1で対応し、かつ、黒の場合には黒、白の場合には白になるため、表示の一部として利用することが可能である。

また、本実施例では、実施例7と異なり、遮光膜BMは光に対する遮蔽性を有し、かつ、映像信号線DLのからの電界が画素電極PXと対向電極CTの間の電界に影響しないように導電性の高い膜で形成されており、本実施例では対向基板SUB1面からクロム酸化物(CrOx)、クロム窒化物(CrNx)、クロム(Cr)の3層構造を0.2μm程度の厚さで形成している。このときクロム酸化物(CrOx)は、表示面の反射を抑えるために用いている。また、クロム(Cr)は遮光膜BMに外部から電圧を与えられるよう遮光層BMの最上層に設ける。

遮光膜BMは各行の画素に左右方向に線状に形成され、この線で各行の有効表示領域が仕切られている。従って、各行の画素の輪郭が遮光膜BMによってはっきりとする。つまり、遮光膜BMは、ブラックマトリクスとi型半導体層ASに対する遮光との2つの機能をもつ。

遮光膜BMは周辺部にも額縁状に形成され、そのパターンはFig. 25に示すマトリクス部のパターンと連続して形成されている。周辺部の遮光膜BMは、シールド部SLの外側に延長され、パソコン等の実装機に起因する反射光等の漏れ光がマトリクス部に入り込むのを防いぐと共に、バックライト等の光が表示エリア外に漏れるのも防いでいる。他方、この遮光膜BMは基板SUB2の縁よりも約0.3~1.0mm程内側に留められ、基板SUB2の切断領域を避けて形成されている。

《オーバーコート膜OC》

実施例1と同じ。ただし、遮光膜BMに電位を与えられるようにスルーホールを形成してもよい。電位としては、対向電圧Vcに接続することが好ましい。

本実施例では、実施例7の効果に加え、遮光膜BMが映像信号線DLからの電界の影響をシールドするため、それにより画素電極PXと対向電極CTとの電界が影響されることがなくなる。したがって、映像信号線DLとのクロストークがなくなり、画面に筋を引くような画質不良(スミア)を解消できる。また、映像信号線DLの両脇に配置される透明な対向電極CTを遮光層SHで遮光する領域も小さくでき、より高透過率を達成することが

10

20

30

40

50

できる。

(実施例11)

Fig. 43は、本実施例のアクティブ・マトリクス型カラー液晶表示装置の開口率向上の原理を示す図で、Fig. 43Aは、電極に電圧を印加した時の液晶層内の電位分布を示す特性図、Fig. 43Bは、液晶層の中央部付近の液晶分子の再配向状態を示す平面図、Fig. 43Cは、Fig. 43Bに示す液晶分子の回転角を示す特性図、Fig. 43Dは、上下偏光板、上下基板、電極上および電極間の液晶層を透過する光の透過率分布を示す特性図の一例である。

ここで、下記の要件を除けば、実施例7と同一である。

本実施例では、液晶層のツイスト弾性定数K2として約 2×10^{-12} N (ニュートン) を使用した。

10

ツイスト弾性定数K2として、例えば、約 10×10^{-12} N (ニュートン) の比較的大きな値を使用すると、Fig. 41Bに示すように、電極上中央部の液晶分子は、ほとんど回転角が零であり、この結果、電極上中央部の透過率は、ほぼ暗表示の値となる。

一方、本実施例では、電極上中央部の液晶分子までも回転し、電極間のA部分の透過率の平均透過率の50%以上が、電極上でのB部分の透過率の平均値透過率となることが分かった。

したがって、全体部分の平均透過率は、A+B部分の透過率の平均値透過率となり、大幅に引き上げられる。


〔産業上の利用可能性〕

20

本発明は、上述したように液晶等に適用され、液晶製造産業において実用可能性がある。


【図1】





FIG.1







【図2】

FIG.2









【 図 1 6 】

FIG.16




【 図 1 7 】

FIG.17




【 図 1 8 】

FIG.18




【 図 1 9 】

FIG.19




【 図 2 0 】

FIG.20




【 図 2 1 】

FIG.21




【 図 2 2 】

FIG.22




【 図 2 3 】

FIG.23




【 図 2 4 A 】

FIG.24A




【 図 2 4 B 】

FIG.24B




【 図 2 4 C 】

FIG.24C




【 図 2 5 】

FIG.25




【 図 2 6 】

FIG.26




【 図 2 7 】

FIG.27



【 図 2 8 】

FIG.28



【 図 2 9 】

FIG.29A





FIG.29B



【 図 3 0 】

FIG.30A





FIG.30B



【 図 3 1 】

FIG.31A





FIG.31B



【 図 3 2 】

FIG.32A






FIG.32B




【 図 3 3 】

FIG.33




【 図 3 4 】

FIG.34




【 図 3 5 】

FIG.35




【 図 3 6 】

FIG.36




【 図 3 7 】

FIG.37




【 図 3 8 】

FIG.38




【 図 3 9 】

FIG.39



【 図 4 0 】

FIG.40



【図41】
FIG.41A




FIG.41B




FIG.41C





FIG.41D



【図42A】




FIG.42A

【図42B】




FIG.42B

液晶分子の回転角

【図42C】




FIG.42C

液晶分子のチルト角

【 図 4 3 】
FIG.43A




FIG.43B




FIG.43C






FIG.43D



【 図 4 4 】

FIG.44



フロントページの続き

- (72)発明者 小西 信武
千葉県茂原市中部1 4 2 2
- (72)発明者 鈴木 伸之
千葉県茂原市早野3 5 5 0
- (72)発明者 石井 正宏
千葉県茂原市町保1 3
- (72)発明者 米谷 慎
茨城県ひたちなか市武田5 6 2 1
- (72)発明者 荒谷 介和
茨城県常陸太田市幡町1 9 6 3 8

審査官 右田 昌士

- (56)参考文献 特開平08 - 304851 (JP, A)
特開平08 - 327978 (JP, A)
特開平08 - 313923 (JP, A)
特開平06 - 250210 (JP, A)
特開平07 - 043744 (JP, A)
特開平10 - 048670 (JP, A)
特開平10 - 062767 (JP, A)
特開平06 - 160878 (JP, A)
特開平07 - 104320 (JP, A)
特表平05 - 505247 (JP, A)
国際公開第95 / 025291 (WO, A1)

(58)調査した分野(Int.Cl.⁷, DB名)

G02F 1/1343
G02F 1/1362