

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B1)

(11) 特許番号

特許第5112555号
(P5112555)

(45) 発行日 平成25年1月9日(2013.1.9)

(24) 登録日 平成24年10月19日(2012.10.19)

(51) Int.Cl.	F I	
G06F 12/14 (2006.01)	G06F 12/14	510A
G06F 21/10 (2013.01)	G06F 21/22	110L
G06F 21/62 (2013.01)	G06F 21/24	166C
H04L 9/08 (2006.01)	H04L 9/00	601C
H04L 9/32 (2006.01)	H04L 9/00	675A

請求項の数 14 (全 62 頁) 最終頁に続く

(21) 出願番号 特願2011-265306 (P2011-265306)
 (22) 出願日 平成23年12月2日(2011.12.2)
 審査請求日 平成24年8月23日(2012.8.23)

早期審査対象出願

(73) 特許権者 000003078
 株式会社東芝
 東京都港区芝浦一丁目1番1号
 (74) 代理人 100108855
 弁理士 蔵田 昌俊
 (74) 代理人 100159651
 弁理士 高倉 成男
 (74) 代理人 100091351
 弁理士 河野 哲
 (74) 代理人 100088683
 弁理士 中村 誠
 (74) 代理人 100109830
 弁理士 福原 淑弘
 (74) 代理人 100075672
 弁理士 峰 隆司

最終頁に続く

(54) 【発明の名称】 メモリカード、ストレージメディア、及びコントローラ

(57) 【特許請求の範囲】

【請求項1】

エラー訂正機能を有したコントローラと、
前記コントローラによりコントロールされるメモリ装置と、
を備え、
前記メモリ装置は、認証処理に用いられるデータが格納されて外部からリードが制限される第1領域と、キーインデックスデータと暗号化された前記メモリ装置ユニークなシークレットデータ(E-Secret ID)とが格納されてリードオンリーとされる第2領域と、ファミリーキーブロックデータ(FKB)が格納されてリードダブル及びライトダブルとされる第3領域と、を有し、
前記コントローラは、
ホスト装置からの前記ファミリーキーブロックデータのリードコマンドを受けた場合、前記第3領域から前記ファミリーキーブロックデータをリードするとともに該ファミリーキーブロックデータを前記ホスト装置に送り、
前記ホスト装置からの前記暗号化されたメモリ装置ユニークなシークレットデータのリードコマンドを受けた場合、前記第2領域から前記暗号化されたメモリ装置ユニークなシークレットデータをリードするとともに該暗号化されたメモリ装置ユニークなシークレットデータを前記ホスト装置に送り、
前記ホスト装置からの前記キーインデックスデータのリードコマンドを受けた場合、前記第2領域から前記キーインデックスデータをリードするとともに該キーインデックスデ

ータを前記ホスト装置に送り、

前記ホスト装置からの認証情報データを得るためのコマンドを受けた場合、前記ホスト装置から受けた乱数データ (RN) を含む数値データを前記メモリ装置に送り、

前記メモリ装置は、前記乱数データを含む数値データを参照して認証情報データ (One way - ID) を計算し、

前記コントローラは、前記メモリ装置での前記認証情報データの計算後、前記メモリ装置から前記認証情報データをリードし、前記ホスト装置に送る

ことを特徴とするメモリカード。

【請求項 2】

請求項 1 の記載において、

前記第 1 領域には、複数の前記認証処理に用いられるデータが格納され、該複数のデータは 1 つのロットとして組み合わされおり、前記キーインデックスデータには、前記ロットと対応したインデックスデータが含まれるメモリカード。

【請求項 3】

請求項 2 の記載において、

前記乱数データを含む数値データには、前記ロットと対応するロット番号が含まれるメモリカード。

【請求項 4】

請求項 3 の記載において、

前記コントローラは、前記ホスト装置からの前記ファミリーキーブロックデータのリードコマンドを受けた場合、前記ホスト装置から受けた前記ロット番号を参照し、前記第 3 領域から前記ファミリーキーブロックデータをリードするメモリカード。

【請求項 5】

請求項 1 又は請求項 4 の何れかの記載において、

前記乱数データを含む前記数値データには、定数データ (HC) が含まれ、該定数データは、前記認証処理に用いられるデータとともに前記メモリ装置での認証情報データの生成に用いられるメモリカード。

【請求項 6】

請求項 1 又は請求項 5 の何れかの記載において、

前記ファミリーキーブロックデータと、前記キーインデックスデータ及び前記暗号化された前記メモリ装置ユニークなシークレットデータとは、前記メモリカード出荷前に、其々異なる業者により記録されるメモリカード。

【請求項 7】

請求項 1 又は請求項 6 の記載において、

前記ファミリーキーブロックデータは、前記メモリカード出荷前に、該メモリカードの製造者により記録されるメモリカード。

【請求項 8】

請求項 1 又は請求項 7 の記載において、

前記キーインデックスデータと、前記暗号化された前記メモリ装置ユニークなシークレットデータとは、前記メモリ装置出荷前に、該メモリ装置の製造者により記録されるメモリカード。

【請求項 9】

請求項 1 又は請求項 7 の記載において、

前記第 1 領域は、出荷後に外部からの前記コントローラを介したリードが禁止されるメモリカード。

【請求項 10】

コントローラと、

前記コントローラによりコントロールされるとともに、外部からリード不可能なシークレットデータと、外部からリード可能な暗号化シークレットデータとが格納されたメモリ装置と、

10

20

30

40

50

を備え、
前記コントローラは、
前記ホスト装置からの前記暗号化シークレットデータのリードコマンドを受けた場合、
前記メモリ装置から前記暗号化シークレットデータをリードするとともに該前記暗号化シークレットデータを前記ホスト装置に送り、
前記ホスト装置からの認証情報データを得るためのコマンドを受けた場合、前記ホスト装置から受けた数値データを前記メモリ装置に送り、前記メモリ装置での前記認証情報データが計算された後、前記メモリ装置から前記認証情報データをリードするとともに該認証情報データをホスト装置に送るストレージメディア。

【請求項 1 1】

請求項 1 0 の記載において、
前記外部からリード不可能なシークレットデータには、第 1 キーデータ (NKey) と固有のシークレットデータ (Secret ID) とが含まれ、
前記メモリ装置は、
前記第 1 キーデータを第 1 領域からリードし、
前記第 1 キーデータに基づき暗号化処理を行うことにより、セッションキーデータ (SKey) を生成し、
前記セッションキーデータと、前記第 1 領域からリードされた前記シークレットデータとを用いて一方方向性変換処理を行うことにより、認証情報データ (Oneway-ID) を計算するストレージメディア。

【請求項 1 2】

請求項 1 1 の記載において、
前記メモリ装置は、
前記第 1 キーデータと、前記ホスト装置から受けた定数データ (HC) とを用いて AES (Advanced Encryption Standard) 暗号化処理を行うことにより、第 2 キーデータ (HKey) を生成し、
前記第 2 キーデータと、前記ホスト装置から受けた第 2 数値データ (RN) とを用いて AES 暗号化処理を行うことにより、セッションキーデータ (SKey) を生成するストレージメディア。

【請求項 1 3】

請求項 1 2 の記載において、
第 3 領域には、前記シークレットデータを暗号化する際に用いられるファミリーキーデータ (FKey) を暗号化して生成された暗号化ファミリーキーデータが、前記ファミリーキーブロックデータ (FKB) に含まれた状態で格納されたストレージメディア。

【請求項 1 4】

エラー訂正機能を有したコントローラであって、
外部のホスト装置からファミリーキーブロックデータのリードコマンドを受けた場合、コントロール可能な外部のメモリ装置におけるリードオンリー及びライタブルな領域から前記ファミリーキーブロックデータをリードするとともに該ファミリーキーブロックデータを前記ホスト装置に送り、
前記ホスト装置から暗号化された前記メモリ装置にユニークなシークレットデータのリードコマンドを受けた場合、前記メモリ装置におけるリードオンリーの領域から前記暗号化された前記メモリ装置にユニークなシークレットデータをリードするとともに該暗号化された前記メモリ装置にユニークなシークレットデータを前記ホスト装置に送り、
前記ホスト装置からキーインデックスデータのリードコマンドを受けた場合、前記リードオンリーとされる領域から前記キーインデックスデータをリードするとともに該キーインデックスデータを前記ホスト装置に送り、
前記ホスト装置からの認証情報データを得るためのコマンドを受けた場合、前記ホスト装置から受けた乱数データを含む数値データを前記メモリ装置に送り、

10

20

30

40

50

前記乱数データを含む数値データを用いて前記メモリ装置で生成された前記認証情報データを、前記メモリ装置からリードし、前記ホスト装置に送ることを特徴とするコントローラ。

【発明の詳細な説明】

【技術分野】

【0001】

半導体記憶装置に関するものである。

【背景技術】

【0002】

一般に、情報セキュリティを要する分野において、自己の正当性を証明する手段として互いに共有した秘密情報と暗号器とを用いた手法が採られている。 10

【0003】

例えば、電子決済に用いるICカード(Smart Card)等では、カード内のICには当該ICカードを個別化するためのID及び秘密情報が保持されている。更にICカードは、ID及び秘密情報に基づく認証を行うための暗号処理機能を有している。

【0004】

別の例では、コンテンツの著作権保護技術において、SD(登録商標)カードの正当性を証明するために、Content Protection for Recordable Media(CPRM)と呼ばれる認証方式が規定されている。

【先行技術文献】

20

【特許文献】

【0005】

【非特許文献1】Content Protection for Recordable Media(CPRM), <http://www.4centity.com/>

【非特許文献2】Media Identifier Management Technology(MIMT), <http://www.4centity.com/>

【非特許文献3】D. Naor, M. Naor and J. Lotspiech, "Revocation and Tracing Schemes for Stateless Receivers," Proc. CRYPTO 2001, LNCS 2139, Springer-Verlag, pp. 41-62, 2001

【発明の概要】

30

【発明が解決しようとする課題】

【0006】

秘密情報の不正利用を防止することが可能なメモリカード、ストレージメディア、及びコントローラを提供する。

【課題を解決するための手段】

【0007】

実施形態のメモリカードによれば、エラー訂正機能を有したコントローラと、前記コントローラによりコントロールされるメモリ装置と、を備え、前記メモリ装置は、認証処理に用いられるデータが格納されて外部からリードが制限される第1領域と、キーインデックスデータと暗号化された前記メモリ装置ユニークなシークレットデータ(E-SecretID)とが格納されてリードオンリーとされる第2領域と、ファミリーキーブロックデータ(FKB)が格納されてリードダブル及びライダブルとされる第3領域と、を有し、前記コントローラは、ホスト装置からの前記ファミリーキーブロックデータのリードコマンドを受けた場合、前記第3領域から前記ファミリーキーブロックデータをリードするとともに該ファミリーキーブロックデータを前記ホスト装置に送り、前記ホスト装置からの前記暗号化されたメモリ装置ユニークなシークレットデータのリードコマンドを受けた場合、前記第2領域から前記暗号化されたメモリ装置ユニークなシークレットデータをリードするとともに該暗号化されたメモリ装置ユニークなシークレットデータを前記ホスト装置に送り、前記ホスト装置からの前記キーインデックスデータのリードコマンドを受けた場合、前記第2領域から前記キーインデックスデータをリードするとともに該キーインデックスデータ

50

を前記ホスト装置に送り、前記ホスト装置からの認証情報データを得るためのコマンドを受けた場合、前記ホスト装置から受けた乱数データ (RN) を含む数値データを前記メモリ装置に送り、前記メモリ装置は、前記乱数データを含む数値データを参照して認証情報データ (One way - ID) を計算し、前記コントローラは、前記メモリ装置での前記認証情報データの計算後、前記メモリ装置から前記認証情報データをリードし、前記ホスト装置に送る。

【図面の簡単な説明】

【0008】

【図1】第1の実施形態に係るメモリシステムの構成例を示すブロック図。

【図2】第1の実施形態に係るメモリシステムの認証フローを示すフロー図。

10

【図3】第1の実施形態に係る暗号化FKey束 (FKB) の構成例を示す図。

【図4】第1の実施形態に係るメモリシステムの構成例を示すブロック図。

【図5】第1の実施形態に係るNAND製造者による秘密情報の書き込み処理を例示する図。

【図6】図5の処理を示すフロー図。

【図7】第1の実施形態に係るカード製造者によるFKBの書き込み処理を例示する図。

【図8】図7の処理を示すフロー図。

【図9】変形例1に係る被認証装置を示す図。

【図10】変形例1に係るFKBをダウンロードするシステムを示すブロック図。

【図11】変形例1に係るFKBをダウンロードするフローを示すフロー図。

20

【図12】第2の実施形態に係るメモリシステムの構成例を示すブロック図。

【図13】第3の実施形態に係るメモリシステムの構成例を示すブロック図。

【図14】第3の実施形態に係るメモリシステムの認証フローを示すフロー図。

【図15】第4の実施形態に係るメモリシステムの構成例を示すブロック図。

【図16】第4の実施形態に係るメモリシステムの認証フローを示すフロー図。

【図17】第3、第4の実施形態に係る機能制御の構成例を示すブロック図。

【図18】第5の実施形態に係るNANDチップの全体構成例を示すブロック図。

【図19】図18中のNAND型チップの一ブロックの構成例を示す等価回路図。

【図20】第5の実施形態に係るセルアレイの構成例を示すブロック図。

【図21】第5の実施形態に係るロムブロックの読み出し専用データを示す図。

30

【図22】ECCの構成例1を示すブロック図。

【図23】ECCの構成例2を示すブロック図。

【図24】ECCの構成例3を示すブロック図。

【図25】ECCの構成例4を示すブロック図。

【図26】第5の実施形態に係る秘匿ブロック内の秘匿データを示す図。

【図27】第5の実施形態に係るアクセス制御パターンの例を示す図。

【図28】第5の実施形態に係るアクセス制御パターンの利用例を示すブロック図。

【図29】第5の実施形態に係るテストフローを示す図。

【図30】第5の実施形態に係るデータ消去フローを示す図。

【図31】第6の実施形態に係るNANDチップの構成例を示すブロック図。

40

【図32】第6の実施形態に係るNANDチップの演算フロー1を示す図。

【図33】第6の実施形態に係るNANDチップの演算フロー2を示す図。

【図34】第6の実施形態に係るテストフローを示す図。

【図35】第6の実施形態に係る秘匿情報の検査フローを示す図。

【図36】第7の実施形態に係るコマンドマッピング例を示すタイミングチャート図。

【図37】第7の実施形態に係るコマンドマッピング例 (Set/Get featureコマンド) を示すタイミングチャート図。

【図38】第8の実施形態に係るメモリカードの構成例を示す図。

【図39】第8の実施形態に係るコンテンツ保護への応用例1を示す図。

【図40】第8の実施形態に係るHDDへの応用例1を示す図。

50

【図4 1】第8の実施形態に係るHDDへの応用例2を示す図。

【図4 2】第8の実施形態に係るコンテンツ保護への応用例2を示す図。

【図4 3】第8の実施形態に係るコンテンツ保護への応用例3を示す図。

【図4 4】第8の実施形態に係るコンテンツ保護への応用例4を示す図。

【図4 5】変形例2に係るセンスアンプおよびその周辺回路の構成例を示すブロック図。

【図4 6】図4 5中のセンスアンプおよびデータキャッシュの等価回路図。

【発明を実施するための形態】

【0009】

認証処理を採用したセキュリティシステムを構築する場合には、当該認証処理を行う装置が攻撃を受けて、秘匿されている情報が抜き出されるといった事態も想定しておく必要がある。従って、抜き出された秘匿情報を無効化(Revoke)する方法が重要となる。

10

【0010】

前述のCPRMや、Blu-ray Discに記録されたコンテンツを保護するために規定されている著作権保護技術であるAdvanced Access Content System(AACS)等では、秘匿情報であるデバイス鍵を無効化するために、Media Key Block(MKB)と呼ばれる技術を利用している。また、公開鍵暗号に基づくプロトコルを採用している方式では、漏洩した秘密鍵情報と対になった公開鍵証明書のリスト(Revocation List)を利用している。

【0011】

SDカードに記録されたビデオコンテンツをPCにインストールされたソフトウェアで再生するシステムを例に挙げる。SDカード内のCPRM処理はハードウェアで実装されているため、秘匿された情報を不正に取り出すことは非常に困難である。それに比べて、ビデオ再生ソフトウェアから秘匿情報を抜き出す方が、攻撃としては容易である場合が多い。現実にも、保護されたDVDやBlu-ray Diskに記録されたコンテンツを不正に復号するソフトウェアが多く出回っている。当該不正ソフトウェアにおいては、正規のソフトウェアプレーヤから抜き出した秘匿情報が利用される。

20

【0012】

加えて、正規のソフトウェアから抜き出した秘匿情報を利用してSDカードに成り済まし、正規のソフトウェアプレーヤを騙すといったカード模倣ソフトウェアや模倣カードを防ぐための対策が必要な場合もある。例えば、模倣SDカードからはコンテンツ暗号化に使われた暗号化鍵を容易に読み出せるようにしておくことで、正規の録画機器を使って模倣SDカードに録画したビデオコンテンツを、後から容易に復号できるようになる。

30

【0013】

ここで、認証装置は、民生機器のような専用ハードウェア装置だけでなく、例えば、PC(パーソナルコンピュータ)等で実行可能なプログラム(ソフトウェア)として提供され、当該ソフトウェアが実質的な認証装置となる場合もある。一方、被認証装置は、例えば、記録メディア等であり、記録メディアを構成するハードウェアの動作にファームウェアと呼ばれるプログラムが介在する場合であっても、重要な処理や情報はセルアレイ中のハードウェア内に秘匿された状態で記憶される。そのため、PC上で実行されるソフトウェアが認証装置の場合では、記録メディア等の被認証装置に比べて耐タンパー性能(攻撃に対する耐性)が低くなってしまうことが懸念される。

40

【0014】

そのため、耐タンパー性能の低い認証装置を攻撃することで、耐タンパー性の高い被認証装置に秘匿された秘密情報をも暴露され、耐タンパー性の高い装置に成りすまされることが懸念されている。このような状況に対応するため、秘密情報の不正利用を効率的に防止する方法が要求されている。

【0015】

また、近年では、比較的大きな回路規模を要求される公開鍵暗号処理やMKB処理のハードウェア実装が困難である等の回路規模上の制約が同時に課せられる環境下においても、上記要求が強くなる傾向がある。従って、回路規模の増大を最小限に抑制しつつ、秘密情報の不正利用を効率的に防止する方法が要求されている。

50

【 0 0 1 6 】

以下、複数の実施形態について図面を参照して説明する。この説明においては、認証装置、被認証装置、及びその認証方法として、メモリシステムを一例に挙げるが、これに限られることはない。なお、この説明においては、全図にわたり共通の部分には共通の参照符号を付す。

【 0 0 1 7 】

[第 1 の実施形態]

第 1 の実施形態に係る認証装置、被認証装置、及びその認証方法について説明する。

【 0 0 1 8 】

< 1 . 構成例 (メモリシステム) >

10

図 1 を用いて、第 1 の実施形態に係るメモリシステムの構成例について説明する。

【 0 0 1 9 】

図示するように、第 1 の実施形態に係るメモリシステムは、被認証装置である NAND 型フラッシュメモリ 1 0、認証装置であるホスト装置 2 0、及び両者を仲介するコントローラ 1 9 を備える。ホスト装置 2 0 は、コントローラ 1 9 を介して、NAND 型フラッシュメモリ 1 0 にアクセスする。

【 0 0 2 0 】

ここで、NAND 型フラッシュメモリ 1 0 等の半導体製品の製造工程について、簡単に説明する。半導体製品の製造工程は、主に基板ウェハ上に回路を形成する前工程と、このウェハを個片に切り分けた後、配線や樹脂パッケージ封入等を行う後工程と、に分けることができる。

20

【 0 0 2 1 】

コントローラ 1 9 は、前工程において NAND 型フラッシュメモリ 1 0 内に包含されるよう構成される場合、前工程においては包含されないが後工程において同一パッケージに包含されるように構成される場合、NAND 型フラッシュメモリ 1 0 とは異なるチップとして提供される場合、等様々な場合がある。図 1 を含め、以下では、コントローラ 1 9 が NAND 型フラッシュメモリ 1 0 とは異なるチップとして提供される場合を例にとって説明している。

【 0 0 2 2 】

以下、特に断りのない限り、ホスト装置 2 0 と NAND 型フラッシュメモリ 1 0 との間のデータや命令のやり取りは、多くの場合コントローラ 1 9 が仲介する。この場合でも、コントローラ 1 9 は、前述のデータや命令の本質的内容を変えないため、詳細については省略して説明する場合がある。なお、NAND 型フラッシュメモリ 1 0 及びコントローラ 1 9 の構成例の詳細については後述する。

30

【 0 0 2 3 】

また、ホスト装置 2 0 の構成としては、民生機器のように専用ハードウェアで構成される場合、専用ハードウェアとそれを動作させるファームウェアの組み合わせで構成される場合だけでなく、装置の全機能が PC 上で動作するソフトウェアで実現される場合も想定される。本実施形態は、ホスト装置 2 0 がどのような構成を採用していても、基本的には適用し得るものである。

40

【 0 0 2 4 】

図 1 に示す各コンポーネント、データ処理について、以下で説明する。本実施形態では、被認証装置に記録されている秘密識別情報 Secret ID を第三者から秘匿した状態で読み出すと共に、正規の被認証装置から読み出されたデータであることを確認する方法、及び同方法を、NAND 型フラッシュメモリ 1 0 を利用したメモリシステムに適用する場合の構成例を示すものである。

【 0 0 2 5 】

1 - 1 . NAND 型フラッシュメモリ

本実施形態において、NAND 型フラッシュメモリ 1 0 は、被認証装置である。

【 0 0 2 6 】

50

図示するように、本実施形態に係るNAND型フラッシュメモリ10は、セルアレイ(Cell array) 11、及びセルアレイ11の周辺領域に配置されるデータキャッシュ(Data Cache) 12、データ生成回路(Generate) 13, 14、一方向性変換器(Oneway) 15を備える。データ生成回路(Generate) 13, 14及び一方向性変換器(Oneway) 15は認証回路17を構成する。

【0027】

セルアレイ11は、外部からの読み出し及び書き込みの両方が可能な読み書き可能領域(Read/Write area) 11-1、外部からの読み出し及び書き込みの両方が禁止された秘匿領域(Hidden area) 11-2、外部からの書き込みが禁止されたロム領域(ROM area) 11-3等を備える。

10

【0028】

読み書き可能領域(一般領域) 11-1は、NAND型フラッシュメモリ10の外部からのデータ書き込み及びデータ読み出し両方が可能な領域である。読み書き可能領域11-1には、FKey_vを秘匿するために用意された暗号化FKey束である鍵管理情報FKBv(Family Key Block)が記録される。FKBvはNAND型フラッシュメモリ10に記録される他のデータとは異なり、NAND型フラッシュメモリ10の製造時だけでなく、例えばSDカードのようにNAND型フラッシュメモリ10にコントローラを結合させて一般ユーザ向けのストレージメディアを製造する段階や、或いは前記ストレージメディアの販売後に、ユーザの要求に従ってサーバからダウンロードして記録するように構成することも可能である。詳細については、後述する。

20

【0029】

ここで、鍵管理情報FKBvとは、ホスト装置20が保持する秘密情報IDKey_kと、当該秘密情報IDKey_kのインデックス情報kとに基づいて秘匿情報FKey_vを復号するために用いられる情報、または、ホスト装置20が保持する秘密情報IDKey_kと、当該ホスト装置20の識別情報とに基づいて秘匿情報FKey_vを復号するために用いられる情報である。

【0030】

また、鍵管理情報FKBvは、NAND型フラッシュメモリ10毎にユニークに用意するだけでなく、製造工程に合わせて例えばNAND型フラッシュメモリ10の製造ロット(lot)単位やウェハ(Wafer)単位等、複数のNAND型フラッシュメモリ10に共通に付すことが可能な情報(対応付けられることが可能な情報)である。また、鍵管理情報FKBvのインデックス情報vは、鍵管理情報FKBvの識別情報またはバージョン番号情報であってもよい。

30

【0031】

秘匿領域11-2は、NAND型フラッシュメモリ10の外部からのデータ書き込み及びデータ読み出し両方が禁止される領域(Read/Write inhibit)である。秘匿領域11-2には、認証処理においてNAND型フラッシュメモリ10が用いる秘密情報NKey_i及びNAND型フラッシュメモリ10の秘密識別情報SecretIDが記録される。

【0032】

ロム領域11-3は、NAND型フラッシュメモリ10外部からのデータ書き込みが禁止され、一方データ読み出しが許可される領域である。ロム領域11-3には、鍵管理情報FKBvによって秘匿されている秘匿情報FKey_vを示すためのインデックス情報v(index of FKey)、秘匿情報FKey_vによって暗号化された秘密識別情報SecretID(E-SecretID)、秘密情報NKey_iを示すためのインデックス情報i(index of NKey)が記録される。

40

【0033】

本実施形態では、インデックス情報iやインデックス情報vを記録する際にデータに誤りが生じてしまった場合でも、正しい識別情報が読み出せるようにするために、一般的には誤り訂正符号を付加した状態で記録される。しかしながら、説明を簡略化するため、ここでは誤り訂正符号化及び復号化処理については特に図示しないものとする。

【0034】

なお、ロム領域11-3は、例えば1回の書き込みのみ許容されるOTP(One Time P

50

rogram) 領域であってもよいし、NAND型フラッシュメモリ10の製造工程においては読み出し及び書き込みが可能な一般領域であっても、出荷後の管理フラグの書き換えによって読み出し専用となる領域であってもよい。または、当該領域に対する書き込みコマンドを一般領域とは異なる特殊コマンドとし、NAND型フラッシュメモリ10の受領者にはこの特殊コマンドを提供しない等の方法を利用してよい。他には、NAND型フラッシュメモリ10上では一般領域の扱いであるが、コントローラ19がホスト装置20に提供する機能を読み出しのみに限定する、などの構成をとってもよい。

【0035】

なお、ロム領域11-3に記録される情報は後述の通り、秘匿領域11-2に記録される情報と関連付けられているため、ロム領域11-3に記録される情報を改ざんした場合、NAND型フラッシュメモリ10の認証機能を有効に働かせることができなくなる。従って改ざんされることによるセキュリティ上の懸念はないため、必ずしもロム領域である必要はなく、読み出し及び書き込みが可能な一般領域で代用してもよい。この場合、図面中のロム領域11-3を読み書き可能領域(一般領域)11-1と読み替えればよい。関連して、ロム領域11-3中に記載されているデータの一部を読み書き可能領域(一般領域)11-1に記録してもよい。例えば、インデックス情報 v (index of FKey)を読み書き可能領域(一般領域)に記録し、暗号化された秘密識別情報(E-SecretID)とインデックス情報 v (index of FKey)をロム領域11-3に記録するという構成も可能である。上記ロム領域11-3の構成例については、本明細書にて他の実施形態や変形例として後述されるロム領域11-3にも適用可能である。

【0036】

暗号化された秘密識別情報E-SecretIDとは、NAND型フラッシュメモリチップ10毎に固有に(ユニークに)付される秘密識別情報SecretIDを秘匿情報FKey $_v$ によって暗号化したデータである。或いは、NAND型フラッシュメモリに予めコンテンツを記録して販売するようなプリコーディング(事前記録)コンテンツ配布用途において同じコンテンツデータを記録する際には、敢えて同じ暗号化秘密識別情報E-SecretIDを記録する等、用途に合わせて同じ暗号化秘密識別情報を複数のNAND型フラッシュメモリに記録することもできる。

【0037】

データキャッシュ12は、セルアレイ11から読み出したデータを一時的に記憶する。

【0038】

データ生成部13, 14は、複数の入力データから予め定められた演算によって出力データを生成する回路である。

【0039】

データ生成部13は、ホスト装置20から受信した定数HC $_j$ を前述の秘密情報NKey $_i$ を用いて変換することで、秘密情報HKey $_{i,j}$ を生成する。データ生成部14は、ホスト装置20から受信した乱数RN $_h$ を秘密情報HKey $_{i,j}$ を用いて変換することで、セッション鍵SKey $_{i,j}$ を生成する。データ生成部13, 14は、ハードウェア(回路)若しくはソフトウェア、またはハードウェアとソフトウェア両方の組み合わせでも実装され得る。

【0040】

データ生成部13, 14は、回路として実装される場合は、全体の回路規模を小さくするために後述の一方方向性変換器15と同じ或いは一方方向性変換器を流用した回路や、AES(Advanced Encryption Standard)暗号化器等を用いることも可能である。同様に、データ処理手順を分かり易くするために異なる構成要素として図示されている二つのデータ生成部は、同じ回路を繰り返し利用することが可能である。この例の場合、HKey $_{i,j}$ =AES_E(NKey $_i$, HC $_j$)、SKey $_{i,j}$ =AES_E(HKey $_{i,j}$, RN $_h$)などの構成をとることが可能である。

【0041】

一方方向性変換器15は、入力されたデータと別途入力された鍵データに一方方向性の変換を施し、一方方向性変換された入力データを出力する。一方方向性変換器15はハードウェア(回路)若しくはソフトウェア、またはハードウェアとソフトウェア両方の組み合わせで

10

20

30

40

50

も実装され得る。

【 0 0 4 2 】

一方向性変換器 1 5 は、秘匿領域 1 1 - 2 から読み出した秘密識別情報 Secret ID を、データ生成回路 1 4 によって生成されたセッション鍵 $SKey_{i,j}$ を用いて一方向性関数により変換し、一方向性変換識別情報 Oneway-ID (= $Oneway(SKey_{i,j}, SecretID)$) を生成する。また、一方向性変換器 1 5 は、回路として実装される場合は、前述の通り、全体の回路規模を小さくするために、データ生成部 1 4 等を流用して使用することも可能である。この例の場合、 $Oneway-ID = AES_E(SKey_{i,j}, SecretID) (+ SecretID)$ などの構成をとることが可能である。

【 0 0 4 3 】

また、図示しないが、コントローラ 1 9 を介して Host 装置 2 0 にデータを出力する出力部等も実際には構成要素として配置されている。

【 0 0 4 4 】

1 - 2 . Host 装置

本実施形態において、Host 装置 2 0 は、認証装置である。

【 0 0 4 5 】

図示するように、本実施形態に係る Host 装置 (Host) 2 0 は、復号部 (Decrypt) 2 1、FKB 処理部 (Process FKB) 2 2、メモリ (Memory) 2 3、乱数生成部 (RNG: Random Number Generator) 2 4、選択部 (Select 2) 2 5、データ生成部 (Generate) 2 6、一方向性変換器 (Oneway) 2 7、及びデータ検証部 (Verify) 2 8 等を備える。その他、例えば、図示しない誤り訂正処理部等も必要に応じて構成要素として備えることが可能である。

【 0 0 4 6 】

復号部 2 1 は、入力されたデータを別途入力された鍵データで複合し、復号された入力データを出力する。本実施形態では、復号部 2 1 は、コントローラ 1 9 を介して、暗号化秘密識別情報 E-Secret ID を NAND 型フラッシュメモリ 1 0 から読み出す。そして、暗号化秘密識別情報 E-Secret ID を、後述の FKB 処理部 2 2 (データ選択部 2 2 - 2) から入力された秘匿情報 FKey を用いて復号し、秘密識別情報 Secret ID を出力する。

【 0 0 4 7 】

FKB 処理部 2 2 は、NAND 型フラッシュメモリ 1 0 から読み出される鍵管理情報 FKB_v を、メモリ 2 3 に秘匿されている秘密情報 $IDKey_k$ 及び秘密情報 $IDKey_k$ のインデックス情報 k を用いて復号し、生成した秘匿情報 FKey を復号部 2 1 に出力する。本実施形態では、FKB 処理部 2 2 は、データ選択部 (Select 1) 2 1 - 1 及び復号部 (Decrypt) 2 2 - 2 を備えている。

【 0 0 4 8 】

第 1 段目のデータ選択部 2 1 - 1 は、NAND 型フラッシュメモリ 1 0 から読み出した暗号化 FKey 束 (鍵管理情報 FKB_v) の中から、メモリ 2 3 に記録されているインデックス情報 k を用いて、メモリ 2 3 に秘匿されている秘密情報 $IDKey_k$ によって復号可能なデータを選択して、復号部 2 2 - 2 に出力する。

【 0 0 4 9 】

復号部 2 2 - 2 は、メモリ 2 3 に秘匿されている秘密情報 $IDKey_k$ を用いて、データ選択部 2 2 - 1 において選択されたデータを復号し、生成された秘匿情報 FKey を復号部 2 1 に出力する。

【 0 0 5 0 】

メモリ 2 3 は、インデックス情報 k 、秘密情報 $IDKey_k$ 、秘密情報セット $HKey_{i,j}$ ($i=1, \dots, m$ 。なお、 j は当該 $HKey_{i,j}$ においては固定の値である)、及び定数 HC_j を記録し、少なくとも秘密情報 $IDKey_k$ 及び秘密情報セット $HKey_{i,j}$ ($i=1, \dots, m$) を Host 装置 2 0 の外部に対して秘匿する。ここで、定数 HC_j とは、認証要求 (Request authentication) 時に NAND 型フラッシュメモリ 1 0 に送出するために予め保持している Host 装置 2 0 の定数である。詳細については後述する。

10

20

30

40

50

【 0 0 5 1 】

乱数生成部 2 4 は、認証処理に用いる乱数 RN_n を生成し、出力する。

【 0 0 5 2 】

第 2 段目のデータ選択部 2 5 は、NAND型フラッシュメモリ 1 0 のロム領域 1 1 - 3 からデータキャッシュ 1 2 を介して読み出したインデックス情報 i を用いて、当該ホスト装置 2 0 が秘匿している秘密情報セット $HKey_{i,j}$ の中から、認証処理に必要な秘密情報 $HKey_{i,j}$ を選択する。

【 0 0 5 3 】

データ生成部 2 6 は、複数の入力データから予め定められた演算によって出力データを生成する演算部である。本実施形態では、データ生成部 2 6 は、ホスト装置 2 0 自身が生成した乱数 RN_n を、ホスト装置 2 0 が秘匿している秘密情報 $HKey_{i,j}$ を用いて変換することで、セッション鍵 $SKey_{i,j}$ を生成する。データ生成部 2 6 として、例えば上述したAES暗号化器等を用いることも可能である。

10

【 0 0 5 4 】

一方向性変換器 2 7 は、復号部 2 1 から出力される秘密識別情報 $SecretID$ を、データ生成部 2 6 から出力されるセッション鍵 $SKey_{i,j}$ を用いて一方向性関数により変換し、一方向性変換識別情報 $Oneway-ID$ を生成する。

【 0 0 5 5 】

データ検証部 2 8 は、NAND型フラッシュメモリ 1 0 から受信した一方向性変換識別情報 $Oneway-ID$ と、ホスト装置 2 0 内の一方向性変換器 2 7 から得られた一方向性変換識別情報 $Oneway-ID$ とが一致するか否かを比較する。上記一方向性変換識別情報 $Oneway-ID$ の両方の値が一致した場合（OK）には、復号部 2 1 で得られた秘密識別情報 $SecretID$ が正規のIDであると判定して、得られた秘密識別情報 $SecretID$ を以降の処理に引き渡す。一方、不一致の場合（NG）には、秘密識別情報 $SecretID$ が不正なIDであると判定して、その旨を出力する。

20

【 0 0 5 6 】

他に、ホスト装置 2 0 が有する秘密情報、例えば $IDKey_k$ 、 $HKey_{i,j}$ が流出し、流出情報を有する不正ホスト装置が不正製造者によって製造された場合などにおいて、当該不正ホスト装置を無効化する手段として、鍵管理情報（FKBv）から不正ホスト装置が有する $IDKey_k$ にてFKeyを導出可能な情報を除くなどの対応をとることも可能である。この対応については、図 3 における説明にて後述する。この対応をするに当たっては、秘密情報 $IDKey_k$ 及びインデックス情報 k 、秘密情報 $HKey_{i,j}$ 及びホスト定数 HC_j の間に関連を持たせることが有用である。これは、関連があれば、不正ホスト装置が認証において通知する HC_j を観測することによって当該不正ホスト装置が有する秘密情報 $IDKey_k$ 及び $HKey_{i,j}$ の両方が特定可能となる。関連付けの方法としては、 HC_j の全部もしくは一部の情報を $IDKey_k$ と共有することや、 HC_j の全部もしくは一部の情報を $IDKey_k$ を暗号処理した結果により構成することや、 $IDKey_k$ の全部もしくは一部の情報を HC_j を暗号処理した結果により構成することなどの方法がとれる。更に、鍵管理情報（FKBv）の生成に当たり、FKeyおよび $IDKey_k$ に加えて、 $HKey_{i,j}$ を用いるのが望ましい。これについてはFKBの構成例を説明している箇所にて後述する。

30

40

【 0 0 5 7 】

ここで、上記秘密情報 $IDKey_k$ 、秘密情報 $HKey_{i,j}$ は、例えば、ホスト装置 2 0 が民生機器のような専用ハードウェア装置であれば内部の専用メモリにメーカー独自の方法で暗号化した上で記録されていたり、PC等で実行されるプログラムであればタンパーレジスタントソフトウェア（TRS）技術によって不正な解析から保護できる状態で保持していたり、或いはセキュリティモジュールを内蔵している場合には当該セキュリティモジュールの機能を利用して秘匿する等の対策を採った状態で記録される。

【 0 0 5 8 】

なお、コントローラ（Controller）1 9 は、NAND型フラッシュメモリ 1 0 を制御して、ホスト装置 2 0 との間のデータ転送等を行う。例えばコントローラ 1 9 は、ホスト装

50

置 20 から受信した命令を解釈し、NAND型フラッシュメモリ 10 のインターフェース仕様に適合した命令に変換した上で、当該命令を NAND型フラッシュメモリ 10 に送出する。コントローラ 19 は、例えばSD Memory規格、SDIO規格、eMMC規格等、必要に応じて様々なインターフェース規格を採用することができる。

【0059】

また、コントローラ 19 は、一般領域 11 - 1の一部を確保し、自身の動作に必要な制御データを保存する。また、コントローラ 19 は、ホスト装置 20 から受信した論理アドレスを NAND型フラッシュメモリの物理アドレスに変換する機能を有していてもよい。また、セルアレイ 11 の疲弊を平準化するため、所謂ウェアレベリングを実行する機能を有していてもよい。ただし、少なくとも秘匿領域 11 - 2についてはウェアレベリングの対象外とされる。

10

【0060】

また、メモリシステムの構成例は、上記説明したものに限られない。例えば、図示しない誤り訂正処理部等のその他の構成要素も必要に応じて備えることが可能である。更に、NAND型フラッシュメモリ 10 が有する秘密情報NKey_iが複数あってもよい。すなわち、秘密情報NKey_iとこれに対応するインデックス情報iの組み合わせを1つのスロットとし、複数スロットが NAND型フラッシュメモリ 10 に記録されている。ここで、上記スロットには各々スロット番号が付与されており、ホスト装置 20 は各スロット番号のインデックス情報 i を読み出し、いずれか一つを選択して認証を行う。この場合、ホスト装置 20 は NAND型フラッシュメモリ 10 に対して選択したスロット番号に相当する情報を通知し、NAND型フラッシュメモリ 10 は通知されたスロット番号に相当する情報を用いて認証処理を行う。更には、NAND型フラッシュメモリ 10 が有する全ての情報を1つのスロットとし、当該情報スロットを複数有してもよい。すなわち、秘密情報NKey_i、インデックス情報i、鍵管理情報(FKBv)、インデックス情報v(index of FKey)、秘密識別情報SecretID、暗号化された秘密識別情報(E-SecretID)を1つのスロットとし、複数スロットが NAND型フラッシュメモリ 10 に記録されている。ここで、上記スロットには各々スロット番号が付与されており、ホスト装置 20 は各スロット番号のインデックス情報 i を読み出し、いずれか一つを選択して認証を行う。この場合、ホスト装置 20 は NAND型フラッシュメモリ 10 に対して選択したスロット番号に相当する情報を通知し、NAND型フラッシュメモリ 10 は通知されたスロット番号に相当する情報を用いて認証処理を行う。

20

30

【0061】

上記において、NAND型フラッシュメモリ 10 が複数のスロットを有する方法を示したが、これらに限らず、一部の情報を複数のスロットで共有するいかなる構成をとることも可能である。例えば、秘密識別情報SecretID、暗号化された秘密識別情報(E-SecretID)、鍵管理情報(FKBv)、インデックス情報v(index of FKey)は複数のスロットで共有し、他の情報はスロット毎に個別に有するなど可能である。

【0062】

また、NAND型フラッシュメモリ 10 が複数のスロットとスロット番号を有し、いずれのスロットを認証に用いるかをホスト装置 20 が通知する方法は本明細書にて後述する他の実施例全てに適用可能である。

40

【0063】

< 2 . 認証フロー >

次に、図 2 に沿って、第 1 の実施形態に係るメモリシステムの認証フローについて説明する。

【0064】

(Step S 1 1)

認証を開始(Start)すると、ホスト装置 20 は、NAND型フラッシュメモリ 10 から鍵管理情報である暗号化FKey束(FKB: Family Key Block)及び暗号化秘密識別情報SecretID(E-SecretID)を読み出す。

50

【 0 0 6 5 】

(Step S 1 2)

続いて、ホスト装置 2 0 は、読み出した鍵管理情報FKBからデータ選択部 (Select1) 2 2 - 1 によりデータ選択処理を行い、ホスト装置 2 0 が復号可能な暗号化された秘匿情報FKeyを読み出すと共に、秘匿している秘密情報IDKey_kを用いて上記復号部 2 2 - 2 により復号することにより、秘匿情報FKeyを得る。更に、ホスト装置 2 0 は、得られた秘匿情報FKeyを用いて、NAND型フラッシュメモリ 1 0 から読み出した暗号化秘密識別情報E-SecretIDを復号することにより、秘密識別情報SecretIDを得る。

【 0 0 6 6 】

(Step S 1 3)

続いて、ホスト装置 2 0 は、NAND型フラッシュメモリ 1 0 に対して、インデックス情報*i*の読み出し要求を行う。

【 0 0 6 7 】

(Step S 1 4)

続いて、NAND型フラッシュメモリ 1 0 は、ホスト装置 2 0 の要求を受けて、インデックス情報*i*をセルアレイ 1 1 からロードし、ホスト装置 2 0 に出力する。

【 0 0 6 8 】

(Step S 1 5)

続いて、ホスト装置 2 0 は、認証要求時に必要となる乱数RN_nを生成する。認証処理に乱数RN_nを用いることにより、以下の処理でNAND型フラッシュメモリ 1 0 との間で毎回異なる共有鍵を利用することができる。

【 0 0 6 9 】

(Step S 1 6)

続いて、ホスト装置 2 0 は、認証要求 (Request authentication) と共に、予め保持している定数HC_j及び乱数RN_nをNAND型フラッシュメモリ 1 0 に送出する。

【 0 0 7 0 】

(Step S 1 7)

続いて、NAND型フラッシュメモリ 1 0 は、秘密情報NKey_i (*i*=1, ..., *m*)及び秘密識別情報SecretIDを秘匿領域 1 1 - 2 からロードし、データキャッシュ 1 2 に保存する。

【 0 0 7 1 】

(Step S 1 8)

続いて、NAND型フラッシュメモリ 1 0 は、秘匿している秘密情報NKey_iとホスト装置 2 0 から受信した定数HC_jとを用いて、データ生成回路 1 3 におけるデータ生成処理により秘密情報HKey_{i, j}を生成する。

【 0 0 7 2 】

(Step S 1 9)

続いて、NAND型フラッシュメモリ 1 0 は、受信した乱数RN_nを用いて、データ生成回路 1 4 におけるデータ生成処理により、セッション鍵SKey_{i, j} (= Generate(HKey_{i, j}, RN_n))を生成する。

【 0 0 7 3 】

(Step S 2 0)

続いて、NAND型フラッシュメモリ 1 0 は、生成したセッション鍵SKey_{i, j}を用いて、秘密識別情報SecretIDに一方方向性変換器 1 5 における一方方向性変換処理を行い、一方方向性変換識別情報Oneway-ID (=Oneway(SKey_{i, j}, SecretID))を生成する。生成された一方方向性変換識別情報Oneway-IDは、ホスト装置 2 0 に送出される。

【 0 0 7 4 】

(Step S 2 1)

上記Step S 1 8 と並行して、ホスト装置 2 0 は、受信したインデックス情報*i*を用いて、予め秘匿していた秘密情報セットHKey_{i, j} (*i*=1, ..., *m*)から当該NAND型フラッシュメモリ 1 0 との認証処理に必要な秘密情報HKey_{i, j}を選択する。

10

20

30

40

50

【 0 0 7 5 】

(Step S 2 2)

続いて、ホスト装置 2 0 は、選択した秘密情報 $HKey_{i,j}$ と生成した乱数 RN_h とを用いて、データ生成部 2 6 におけるデータ生成処理により、セッション鍵 $SKey_{i,j}$ ($= \text{Generate}(HKey_{i,j}, RN_h)$) を生成する。

【 0 0 7 6 】

(Step S 2 3)

続いて、ホスト装置 2 0 は、生成したセッション鍵 $SKey_{i,j}$ を用いて、秘密識別情報 $SecretID$ に一方向性変換器 2 7 における一方向性変換処理を行い、一方向性変換データ $Oneway-ID$ を生成する。

10

【 0 0 7 7 】

(Step S 2 4)

続いて、ホスト装置 2 0 は、NAND型フラッシュメモリ 1 0 より受信した一方向性変換識別情報 $Oneway-ID$ と、自身が生成した一方向性変換識別情報 $Oneway-ID$ とが一致するかどうかを判定する。上記一方向性変換識別情報 $Oneway-ID$ の両方の値が一致した場合 (OK) には、復号部 2 1 で得られた秘密識別情報 $SecretID$ が正規のIDであると判定して、以降の処理に秘密識別情報 $SecretID$ を引き渡す。一方、不一致の場合 (NG) には、秘密識別情報 $SecretID$ が不正なIDであると判定し、その旨を以降の処理に出力する。

【 0 0 7 8 】

以上の動作により、第 1 の実施形態に係る認証フローを終了する (End)。

20

【 0 0 7 9 】

なお、ここで、メモリシステムの構成例において示した通り、NAND型フラッシュメモリ 1 0 が複数のスロットを有する場合、ホスト装置 2 0 は認証に用いるスロット番号を NAND型フラッシュメモリ 1 0 に通知する必要がある。この場合、上記 Step S 1 6 にてスロット番号を付随して通知してもよいし、もしくは Step S 1 6 より以前の Step において通知してもよい。

【 0 0 8 0 】

< 3 . FKB(Family Key Block) について >

次に、図 3 を用い、第 1 の実施形態に係る鍵管理情報 FKB(Family Key Block) についてより詳しく説明する。

30

【 0 0 8 1 】

秘密識別情報 $SecretID$ が記録されている NAND型フラッシュメモリ 1 0 に適合した鍵管理情報 FKB を生成するためには、予め用意された秘密鍵情報である $IDKey_i$ ($i=1, \dots, n$) (Set of $IDKey_i$'s) の 1 つ 1 つの $IDKey_i$ を用いて、 $FKey_v$ を 1 つ 1 つ暗号化 (Encrypt) する。つまり、鍵管理情報 FKB とは、暗号化 $FKey_v$ ($E-FKey_v, i$) = $\text{Encrypt}(IDKey_i, FKey_v)$ の集合であり、この暗号化 $FKey_v$ の集合を暗号化 $FKey$ 束と称する。

【 0 0 8 2 】

なお、鍵管理情報 FKB の構成については、本実施形態に限られない。例えば、特定の $IDKey_i$ が露呈してしまった場合、当該 $IDKey_i$ を保持しているホスト装置 2 0 では暗号化 $FKey$ 束から $FKey$ を復号することができないようにするために、当該秘密情報 $IDKey_i$ で復号可能な暗号化 $FKey_v$ (上述の例では $E-FKey_v, i$) を FKB から削除することにより、新たに構成された FKB を記録した NAND型フラッシュメモリ 1 0 を使用した場合には、当該ホスト装置 2 0 では正しい $FKey_v$ 及び秘密識別情報 $SecretID$ を得る (復号する) ことができないようにすることも可能である。このようにすることで、当該秘密情報 $IDKey_i$ を保持したホスト装置 2 0 を無効化する機能を提供することも可能である。

40

【 0 0 8 3 】

また、前述の通り、秘密情報 $IDKey_k$ 及びインデックス情報 k 、秘密情報 $HKey_{i,j}$ 及びホスト定数 HC_j の間に関連を持たせるにあたり、鍵管理情報 (FKB_v) の生成において $FKey$ および $IDKey_k$ に加えて、 $HKey_{i,j}$ を流用することもできる。例えば、 $(E-FKey_v, i) = \text{Encrypt}(\text{Encrypt}(IDKey_i, FKey_v), HKey_{i,j})$ 、 $(E-FKey_v, i) = \text{Encrypt}(\text{Encrypt}(HKey_{i,j},$

50

FKey_v), IDKey_i)、(E- FKey_v, i) = Encrypt(HKey_i, j, IDKey_i(+)FKey_v)などの構成をとってもよい。これは、複数のホスト装置 20 から鍵が流出した場合に、異なる装置の秘密鍵 IDKey_i、HKey_i, j を組み合わせることを防止する効果がある。つまり、正しく組み合わせられた IDKey_i、HKey_i, j でない限り、FKey の復号を不可能とすることにより、HC_j を観測することでこれに紐付いた HKey_i, j が判明し、更に IDKey_i も特定することができ、ひいては露呈した IDKey_i を無効化することが可能となる。

【 0 0 8 4 】

鍵管理情報FKBの生成方法についても、本実施形態に限られない。例えば、CPRM (非特許文献 1 参照) において用いられている MKB (Media Key Block) 技術や、非特許文献 3 に開示された MKB 技術を用いて鍵管理情報 FKB を生成しても、ホスト装置 20 を無効化する機能を提供することが可能である。

10

【 0 0 8 5 】

ここで、MKB 技術とは、複数の機器がそれぞれ異なる秘密情報を持つ状況で、機器の無効化を実現しつつ、(無効化対象でない機器の間で) 共通の秘密情報 (Media Key) を効率よく共有するための技術であり、Broadcast Encryption とも称されるものである。

【 0 0 8 6 】

例えば、上記 MKB 技術を適用した場合、メモリシステムの構成例は、図 4 のように示される。図示するメモリシステムは、FKB 処理部 (Process FKB) 22 が上位概念化されて図示される点で、図 1 と相違する。この場合においても、K や IDKey_i に対応する情報であるホスト装置 20 のノード番号やノード番号に割り当てられたホスト鍵群によって復号される FKB の当該データを HKey_i, j や HC_j と関連付けることにより、露呈した鍵の特定と無効化が可能となる。

20

【 0 0 8 7 】

< 4 . 秘密情報や FKB の書き込みについて >

次に、NAND 型フラッシュメモリ 10 への秘密情報や鍵管理情報 FKB の書き込みについて説明する。

【 0 0 8 8 】

4 - 1 . NAND 型フラッシュメモリの製造時等に書き込む場合

まず、図 5、図 6 を用い、例えば、NAND 型フラッシュメモリ 10 の製造時等に秘密情報や鍵管理情報 FKB を書き込む場合について説明する。ここでは、図 6 のフローに即して説明する。

30

【 0 0 8 9 】

ライセンス管理者 (Licensing Administrator) 40 は、以下のデータを生成する：鍵管理情報 FKB_v (v=1, ..., n)、秘匿情報 FKey_v (v=1, ..., n)、インデックス情報 v (v=1, ..., n)、秘密情報 NKey_i、及びインデックス情報 i。なお、前述した通り、FKB_v は、FKey_v を暗号化したものである。また、v は複数の値であっても良い。例えば、v として 1, 2, 3 の 3 つの値をライセンス管理者 40 が生成する場合、ライセンス管理者 40 は、生成した v に対応させる形で、(FKB₁, FKey₁)、(FKB₂, FKey₂)、(FKB₃, FKey₃) を生成する。

【 0 0 9 0 】

ライセンス管理者 40 は、生成したデータの内、FKey_v (v=1, ..., n)、v (v=1, ..., n)、NKey_i、i をメモリ製造者 30 に渡す。これらのデータを渡す際には、例えば、ライセンス管理者 40 は、予めメモリ製造者 30 の公開鍵を入手しておき、当該公開鍵を用いてデータを暗号化した上でメモリ製造者 30 に送信する、等といった安全な手段を用いる。

40

【 0 0 9 1 】

メモリ製造者 (Memory Vender) 30 は、上記 NAND 型フラッシュメモリ 10 に加え、ライセンス管理者 40 から渡された FKB_v (v=1, ..., n) 等のデータ 31 を保持し、選択部 32、33、生成部 34、暗号部 35 を備える。

【 0 0 9 2 】

(Step S31)

上記構成により、まず、メモリ製造者 30 は、生成部 (Secret ID Generator) 34 にお

50

いて、秘密識別情報SecretIDを生成する。

【0093】

(Step S32)

続いて、データ31を受け取ったメモリ製造者30は、 v の中から一つの値を選択部32により選択する。更に、選択部32は、前記選択した v に対応する $FKey_v$ を選択する。メモリ製造者30は、選択した $FKey_v$ を用いて、生成したSecretIDを暗号化し、暗号化された秘密識別情報E-SecretIDを生成する。

【0094】

(Step S33)

続いて、メモリ製造者30は、当該 v の値をNAND型フラッシュメモリ10のロム領域11-3へインデックス情報 v (index of FKey)として書き込む。 10

【0095】

また、メモリ製造者30は、インデックス情報 i (index of NKey)の値をNAND型フラッシュメモリ10のロム領域11-3へ、NKey $_i$ の値を秘匿領域11-2へそれぞれ書き込む。

【0096】

更に、メモリ製造者30は、秘密識別情報SecretIDの値をNAND型フラッシュメモリ10の秘匿領域11-2へ、暗号化された秘密識別情報E-SecretIDの値をロム領域11-3へそれぞれ書き込む。

【0097】

以上の動作により、NAND型フラッシュメモリ10の製造時等に所定の秘密情報や鍵管理情報FKBを書き込むことができる(End)。なお、上記各値を書き込む順番は、暗号化された秘密識別情報E-SecretIDは、暗号化処理しないと得られない値であるため、暗号部35による上記暗号化処理後となる。しかし、それ以外の書き込み動作の順序について制約はなく、上述の例以外の順番で書き込んで良い。 20

【0098】

更に、メモリ製造者30は、書き込み処理を終えたNAND型フラッシュメモリ10をカード製造者(Card Vendor)に渡す。

【0099】

このように、本実施形態では、インデックス情報 v (index of FKey)等が、NAND型フラッシュメモリ10にあらかじめ書き込まれた状態とすることができる。 30

【0100】

4-2. FKBをカード製造者(Card Vendor)が書き込む場合

次に、図7、図8を用い、FKBをカード製造者50が書き込む場合について説明する。ここでも、図8のフローに即して説明する。

【0101】

カード製造者(Card Vendor)50は、上記メモリ製造者30から上記所定の情報 v 等が書き込まれたNAND型フラッシュメモリ10を受け取る。

【0102】

そして、例えばSDカード等のように、そのNAND型フラッシュメモリ10を制御するコントローラ19を結合させ、一般ユーザ等向けのストレージメディア(ここでは、Card)55を製造する。 40

【0103】

カード製造者50は、上記ストレージメディア(Card)55に加え、ライセンス管理者40から受け取るデータ(FKB $_v$)51、選択部52を備える。

【0104】

カード製造者50が鍵管理情報FKB $_v$ を書き込む処理については、次の通りである。

【0105】

(Step S35)

まず、カード製造者50は、鍵管理情報FKB $_v$ をライセンス管理者40からデータ51と 50

して受け取る。この際、データ51の受け渡しには、上述した安全な手段を用いる。

【0106】

そして、カード製造者50は、(コントローラ19を介して)NAND型フラッシュメモリ10のロム領域11-3に記録されるインデックス情報 v の値をデータキャッシュ12等に読み出す。

【0107】

(Step S36)

続いて、カード製造者50は、読み出したインデックス情報 v の値に対応する鍵管理情報FKB v を選択部52により選択する。

【0108】

(Step S37)

続いて、カード製造者50は、コントローラ19を介して、NAND型フラッシュメモリ10の読み書き可能領域11-1に選択した鍵管理情報FKB v を書き込む。

【0109】

<作用効果>

上記のように、第1の実施形態に係る認証装置、被認証装置、及びその認証方法によれば、少なくとも下記(1)乃至(3)の効果が得られる。

【0110】

(1)ホスト装置20から秘密情報が漏洩した場合であっても、漏洩した情報を用いたNAND型フラッシュメモリ10の秘密情報の不正利用を防止することができる。

ここで、上述した通り、認証装置であるホスト装置20は、民生機器のような専用ハードウェア装置だけでなく、例えば、PC等で実行可能なプログラムとして提供され、当該ソフトウェアが実質的なホスト装置となる場合がある。一方、被認証装置であるNAND型フラッシュメモリ10は、記録メディアであり、ファームウェアと呼ばれるプログラムが介在する場合であっても、重要な処理や情報はセルアレイ11中のハードウェア内に秘匿された状態で記憶される。

【0111】

そのため、現実的には、例えば、PC上で実行されるソフトウェアは、記録メディアに比べて耐タンパー性能(攻撃に対する耐性)が低くなってしまうことが懸念される。そのため、耐タンパー性能の低いホスト装置(認証装置)20を攻撃することで、耐タンパー性の高いNAND型フラッシュメモリ10(被認証装置)に秘匿された秘密情報をも暴露され、耐タンパー性の高い装置に成りすまされることが懸念される。

【0112】

そこで、第1の実施形態に係る構成及びその認証方式では、上記のように、比較的耐タンパー性の高いNAND型フラッシュメモリ10は、第1鍵情報($NKey_i$)から第2鍵情報($HKey_{i,j}$)を生成することができる第1鍵情報($NKey_i$)をセルアレイ11に秘匿する。一方、ホスト装置20は、第2鍵情報($HKey_{i,j}$)からは第1鍵情報($NKey_i$)を生成することができない第2鍵情報($HKey_{i,j}$)のみをメモリ23に秘匿する。

【0113】

そのため、NAND型フラッシュメモリ10は、ホスト装置20から受領した定数 HC_j と自身が秘匿する第1鍵情報($NKey_i$)とを用いて、認証装置20が秘匿する第2鍵情報($HKey_{i,j}$)を生成する。NAND型フラッシュメモリ10は、第2鍵情報($HKey_{i,j}$)と乱数 RN_h とを用いて、セッション鍵 $SKey_{i,j}$ を生成する。

【0114】

ホスト装置20は、インデックス情報 i により選択される第2鍵情報($HKey_{i,j}$)と乱数 RN_h とを用いて、セッション鍵 $SKey_{i,j}$ を生成する。その結果、NAND型フラッシュメモリ10とホスト装置20とは、同じセッション鍵 $SKey_{i,j}$ を共有する。

【0115】

このように、本実施形態では、NAND型フラッシュメモリ(被認証装置)10が秘匿する情報の秘密レベルと、ホスト装置(認証装置)20が秘匿する情報の秘密レベルとを

10

20

30

40

50

非対称とすることができる。例えば、本実施形態では、比較的耐タンパー性の高いNAND型フラッシュメモリ10が秘匿する情報の秘密レベルを、比較的耐タンパー性の低いホスト装置20が秘匿する情報の秘密レベルよりも、より高く設定することができる。

【0116】

そのため、仮にホスト装置20が秘匿する情報が漏洩した場合であっても、比較的耐タンパー性の高いNAND型フラッシュメモリ10が秘匿する情報の秘密レベルが更に高いため、漏洩した情報を用いてNAND型フラッシュメモリ10に”成りすますこと”ができない。従って、漏洩した情報を用いたNAND型フラッシュメモリ10の秘密情報の不正利用を防止することができる点で有利である。その結果、例えば、ホスト装置20から読み出されたID情報が、目的の被認証装置10から読み出した情報であることを確実に判定し、その相手方の不正利用の無効化等が可能となる。

10

【0117】

(2)実装化において有利である。

上述した通り、本実施形態のような構成では、比較的大きな回路規模を要求される公開鍵暗号処理やMKB処理のハードウェア実装が困難である等の回路規模上の制約が同時に課せられる環境下である。

【0118】

しかしながら、本実施形態によれば、鍵情報が非対称であるものの比較的大きな回路規模を必要とする公開鍵暗号処理を用いる必要がない。更に、上記のように、ホスト装置(認証装置)20とNAND型フラッシュメモリ(被認証装置)10とが秘匿する情報の秘密レベルを非対称とすることにより、片方の装置から漏れた情報だけではもう一方の装置に成りすますことができない認証手段を行い、認証装置20と被認証装置10との間で秘密情報であるセッション鍵 $SKey_{i,j}$ を共有する。

20

【0119】

そのため、上記制約が課される厳しい環境下であっても、実装化において有利であると言える。更に、上記のように、メモリシステムを構成するデータ生成回路や暗号化器を同じ処理として共有することにより、回路規模を更に小さくすることも可能である。

【0120】

(3)製造工程の簡略化、製造コストの低減化に対して有利である。

本実施形態に係るNAND型フラッシュメモリ10は、読み書き可能領域11-1に、その用途に応じてNAND型フラッシュメモリ10毎に固有(ユニーク)、或いは製造ロット(lot)単位等複数のNAND型フラッシュメモリ10に共通に付される鍵管理情報(FKBv)を備える。更に、ロム領域11-3に、NAND型フラッシュメモリ10毎に固有に(ユニークに)付される暗号化された秘密識別情報(E-SecretID)を備える。

30

【0121】

鍵管理情報(FKBv)を製造ロット単位で共通化させた場合には、NAND型フラッシュメモリ10毎に記録しなければならない固有(ユニーク)な情報を、暗号化された秘密識別情報(E-SecretID)のようにデータサイズの小さいデータだけに減らすことができる。換言すれば、共通に付される鍵管理情報(FKBv)と固有の暗号化秘密識別情報(E-SecretID)とに分け、2段階に暗号化することにより、NAND型フラッシュメモリ10に書き込むべき固有の暗号化秘密識別情報(E-SecretID)のデータサイズを抑えることができるものである。

40

【0122】

例えば、上記図5、図6で示したように、NAND型フラッシュメモリの製造時等において、メモリ製造者30は、ライセンス管理者40から受け取ったNAND型フラッシュメモリ10毎に固有な情報(E-SecretID)を書き込む。

【0123】

そして、NAND型フラッシュメモリ10に共通に付される暗号化された鍵管理情報(FKBv)については、カード製造者50等がNAND型フラッシュメモリ10に共通に書き込むことができる。例えば、上記図7、図8で示したように、カード製造者50が、上記

50

ライセンス管理者 40 から受け取った NAND 型フラッシュメモリ 10 毎に共通な鍵管理情報 FKB_v を書き込む。そのため、メモリ製造者 30 が書き込まなければならない NAND 型フラッシュメモリ 10 毎に固有 (ユニーク) なデータのサイズを低減することが可能となる。

【 0 1 2 4 】

ここで、NAND 型フラッシュメモリ 10 の製造時等に、NAND 型フラッシュメモリ 10 に固有かつデータサイズの大きい情報を書き込む場合、製造工程が煩雑となり、製造時間が長期化し、製造コストが増大してしまう。しかしながら、本実施形態に係る構成及び方法によれば、共通に付される鍵管理情報 FKB_v と固有の暗号化秘密識別情報 (E-Secret ID) とに分けて 2 段階に暗号化することにより、このような煩雑な製造工程は不要となるため、製造工程を簡略化でき、製造コストを低減できる点で有利である。また、製造時間を短縮化できるため、消費電力を低減できる点でもメリットがある。

10

【 0 1 2 5 】

また、ホスト装置 20 の側においても、秘匿情報 FKey を用いて NAND 型フラッシュメモリに固有な値である Secret ID を暗号化して E-Secret ID を生成し、更に、IDKey_k を用いて FKey を暗号化して鍵管理情報 FKB を生成するという構成を取ることにより、NAND 型フラッシュメモリ 10 と同様のメリットを享受することが可能となる。

【 0 1 2 6 】

[変形例 1 (FKB を後からダウンロードして書き込む場合)]

次に、変形例 1 に係る認証装置、被認証装置、及びその認証方法について説明する。この説明において、上記第 1 の実施形態と重複する部分の説明については、省略する。

20

【 0 1 2 7 】

< FKB の書き込みについて >

暗号化 FKey 束 (FKB) の書き込みについて、説明する。

本変形例 1 における処理は、暗号化 FKey 束 (FKB) が、NAND 型フラッシュメモリ 10 の製造時に書き込まれる場合等には、特に必要のない処理である。しかし、NAND 型フラッシュメモリ 10 とコントローラ 19 等が結合されて、例えば、SD カード等のストレージメディア製品として一般ユーザ入手し、カード利用時に市場において後から書き込まれる場合等には、必要となる FKB の書き込み処理に関するものである。

【 0 1 2 8 】

30

図 9 では、上記のように鍵管理情報 FKB が未記録のストレージメディア (Card) 55 に記録されたデータの場合の状態を示している。

図示するように、NAND 型フラッシュメモリ 10 は、秘密情報 NKey_i と秘密識別情報 Secret ID とが秘匿領域 11 - 2 に記録される。前記秘密情報 NKey_i を特定するために必要なインデックス情報 i、鍵管理情報 FKB を特定するために必要となるインデックス情報 v、及びインデックス情報 v で指定された FKey_v によって暗号化された Secret ID (E-Secret ID) がロム領域 11 - 3 に記録される。

【 0 1 2 9 】

読み書き可能領域 11 - 1 には、暗号化 FKey 束である鍵管理情報 FKB が書き込まれていない点で、上記第 1 の実施形態と相違する。

40

【 0 1 3 0 】

次に、図 10 を用い、上記のように鍵管理情報 FKB が未記録状態のストレージメディア 55 に、サーバから FKB をダウンロードして記録する場合について説明する。

【 0 1 3 1 】

図示するように、この場合には、NAND 型フラッシュメモリ 10 に、必要に応じてデータキャッシュ 12 が配置される。

【 0 1 3 2 】

本実施形態に係るサーバ 70 は、FKB データベース (Set of FKB_i 's (i=1, ..., x)) 71 及びインデックス情報 v から鍵管理情報 FKB_v を選択するための選択部 72 を備える。

【 0 1 3 3 】

50

また、サーバ70とメモリシステム（NAND型フラッシュメモリ10、コントローラ19、ホスト装置20）とは、インターネット60を介して電氣的に通信接続される。

【0134】

なお、ホスト装置20は、FKBの新規書き込みが必要かどうかを判定し、必要に応じてFKBをサーバに要求する機能を備える。

【0135】

<FKB書き込みフロー>

次に、図11に沿って、暗号化FKeyID束（FKB）をサーバ60からダウンロードしてNAND型フラッシュメモリ10に書き込むフローについて説明する。

【0136】

（Step S41）

図示するように、まず、ホスト装置20が、FKBダウンロードが必要と判定したことにより、FKB書き込みが開始（Start）され、ホスト装置20はサーバ60に対してFKB要求を出す。

【0137】

（Step S42）

続いて、サーバ70は、NAND型フラッシュメモリ10に対して、FKey_vを特定するために必要となるインデックス情報vを要求する。

【0138】

（Step S43）

続いて、NAND型フラッシュメモリ10は、ロム領域11-3からvを読み出し、vをサーバに送出される。

【0139】

（Step S44）

続いて、サーバ70は、受信したvに対応するFKBvをFKBデータベース71の中から選択する。

【0140】

（Step S45）

続いて、サーバ70は、選択したFKBvをNAND型フラッシュメモリ10に送出する。

【0141】

（Step S46）

続いて、NAND型フラッシュメモリ10は、受信したFKBvを読み書き可能領域11-1に書き込み、記録する。

【0142】

以上の動作により、第1の実施形態に係る暗号化FKey束（FKB）ダウンロードフローを終了する（End）。

【0143】

その他の構成、動作等に関しては、上記第1の実施形態と実質的に同様である。

【0144】

<作用効果>

変形例1に係る認証装置、被認証装置及び認証方法によれば、少なくとも第1の実施形態と同様の作用効果（1）乃至（3）を得ることができる。

【0145】

更に、変形例1によれば、後からFKBを書き込む場合においても、必要に応じて本実施形態を適用することが可能である。

【0146】

[第2の実施形態]

次に、第2の実施形態について説明する。この説明において、上記第1の実施形態と重複する部分の説明については、省略する。

【0147】

10

20

30

40

50

ここで、第1の実施形態では、ホスト装置20によるNAND型フラッシュメモリ10の認証が成功した後、両者は秘密識別情報SecretIDを共有している。認証後の処理として、例えば、ホスト装置20がコンテンツを暗号化し、NAND型フラッシュメモリ10へ当該暗号化コンテンツを書き込むこと等が挙げられるが、この際に、共有した秘密識別情報SecretIDを用いることが考えられる。

【0148】

本実施形態は、そのような処理においても秘密識別情報SecretIDを保護することを目的とするものである。そのため、この説明においては、上記第1の実施形態と重複する部分の説明については省略する。

【0149】

<メモリシステム>

第2の実施形態に係るメモリシステムは、図12のように示される。

【0150】

図12に示すように、本実施形態に係るメモリシステムは、一方向性変換器(Oneway)27B、スイッチ部29、及び対象となるコンテンツを取り扱う全てのホスト装置20が共通に保持している情報(ASSV)を更に備える点で、上記第1の実施形態と相違する。

【0151】

スイッチ部29は、データ検証部(Verify)28において一方向性変換識別情報Oneway-IDの両方の値が一致した場合(OK)の判定結果が制御信号として入力されると、信号経路をオンとさせ、秘密識別情報SecretIDを一方向変換部27Bに出力する。

【0152】

一方向変換部(Oneway)27Bは、スイッチ部29から入力される秘密識別情報SecretIDを、対象となるコンテンツを取り扱う全てのホスト装置が共通に保持している情報(ASSV)を用いて一方向性関数により変換し、一方向性変換識別情報EMID(EMID=Oneway(SecretID, ASSV))を生成する。

【0153】

このように第2の実施形態では、ホスト装置20で秘密識別情報SecretIDが検証された後に、ホスト装置20が、対象となる全てのホスト装置が共通に保持している情報(ASSV)を用いて秘密識別情報SecretIDを変換し、一方向性変換識別情報EMIDを計算する。そのため、ホスト装置20は、秘密識別情報SecretIDの代わりに、一方向性変換識別情報EMIDを用いて、コンテンツ暗号化等の処理を行うことができる。

【0154】

その他の構成、動作等は、上記第1の実施形態と実質的に同様であるため、詳細な説明については省略する。

【0155】

<作用効果>

第2の実施形態に係る認証装置、被認証装置及び認証方法によれば、少なくとも第1の実施形態と同様の作用効果(1)乃至(3)を得ることができる。

【0156】

更に、第2の実施形態では、ホスト装置20は、一方向性変換器(Oneway)27B、スイッチ部29、及び対象となるコンテンツを取り扱う全てのホスト装置が共通に保持している情報(ASSV)を更に備える点で、上記第1の実施形態と相違する。

【0157】

上記構成によれば、ホスト装置20で秘密識別情報SecretIDが検証された後に、ホスト装置20が、対象となる全てのホスト装置が共通に保持している情報(ASSV)を用いて秘密識別情報SecretIDを変換し、一方向性変換識別情報EMIDを計算する。そのため、ホスト装置20は、秘密識別情報SecretIDの代わりに、一方向性変換識別情報EMIDを用いて、コンテンツ暗号化等の処理を行うことができる。

【0158】

その結果、ここでは図示を省略するが、後工程におけるコンテンツ暗号化等において一方

10

20

30

40

50

向性変換識別情報EMIDを用いることができ、当該後工程において秘密識別情報SecretIDが漏洩することを防止することが可能となり、秘密識別情報SecretIDの秘匿性を強化することができる点で、更に有利である。詳細については、後述する。

【0159】

[第3の実施形態]

次に、第3の実施形態について説明する。第3の実施形態は、NAND型フラッシュメモリ10が、ホスト装置20を認証する一例に関するものである。本実施形態では、NAND型フラッシュメモリ10に記録されている秘密識別情報SecretIDを第三者から秘匿した状態で読み出すと共に、NAND型フラッシュメモリ10から読み出されたデータであることを確実に判定する方法、また読みだされたデータに基づいてNAND型フラッシュメモリ10がホスト装置20を検査する方法を示すものである。

10

【0160】

この説明において、上記実施形態と重複する部分の説明については、省略する。

【0161】

<メモリシステム>

図13を用い、第3の実施形態に係るメモリシステムについて説明する。

図示するように、本実施形態では、NAND型フラッシュメモリ10が、機能コントロール部18、乱数生成器24n、及びデータ検証部28nを更に備える。また、ホスト装置20が、機能呼び出し部30を更に備える点で、上記第1の実施形態と相違する。

【0162】

20

乱数生成部(RNG: Random Number Generator)24nは、認証に用いる乱数 RN_n を生成する。

【0163】

データ検証部(Verify)28nは、ホスト装置20から受信した一方向性変換識別情報Oneway-IDとNAND型フラッシュメモリ10装置内の一方向性変換器15から得られた一方向性変換識別情報を比較して判定する。両方の値が一致した場合にはホスト装置20が正しいOneway-IDを得ている(OK)、不一致の場合には正しいOneway-IDを得ていない(NG)と判定する。

【0164】

機能コントロール部(Function Control Unit)18は、ホスト装置20が正しいOneway-IDを得た場合(OK)にのみ、NAND型フラッシュメモリ10の所定機能をホスト装置20に対して利用可能とするように、所定機能のイネーブルをメモリセルアレイ11に行う。また、ホスト装置20から受領した定数 HC_j を機能コントロール部18に入力させ、定数 HC_j に応じて所定機能の制御を実施してもよい。ここで、所定機能については別途後述する。

30

【0165】

機能呼び出し部30は、ホスト装置20が生成した一方向性変換識別情報Oneway-IDの正当性をNANDフラッシュメモリ10が確認したことを示すアクセス許可情報(Access Permission)をホスト装置20が受領すると、NAND型フラッシュメモリ10の所定機能を読みだすための処理を行う。

40

【0166】

<認証フロー>

次に、図14に沿って、第3の実施形態に係るメモリシステムの認証フローについて説明する。

【0167】

(Step S11) - (Step S14)

図示するように、まず認証開始(Start)から上記ステップS11 - S14は、第1の実施形態と同様の処理を行う。

【0168】

(Step S51)

50

続いて、ホスト装置 20 は、インデック情報 i を受け取ると、乱数発生要求 (Request R_{N_n}) を NAND 型フラッシュメモリ 10 に対して送出する。

【0169】

(Step S52)

続いて、NAND 型フラッシュメモリ 10 は、上記要求を受け、乱数生成部 24n により乱数 R_{N_n} を生成する。生成された乱数 R_{N_n} は、ホスト装置 20 に送出される。

【0170】

(Step S21) - (Step S23)

続いて、ホスト装置 20 は、第 1 の実施形態と同様のステップ S21 - S23 を行う。

【0171】

(Step S53)

続いて、ホスト装置 20 は、NAND 型フラッシュメモリ 10 に対して、認証要求 (Request authentication) を行い、定数 HC_j 、及び一方向性変換識別情報 Oneway-ID を送出する。

【0172】

(Step S17) - (Step S20)

上記同様のステップ S17 - S19 に続いて、S20 の際に、NAND 型フラッシュメモリ 10 は、生成したセッション鍵 $SKey_{i,j}$ を用いて、秘密識別情報 SecretID に上記一方向性変換器 15 における一方向性変換処理を行い、一方向性変換識別情報 Oneway-ID (=Oneway($SKey_{i,j}$, SecretID)) を生成する。

【0173】

(Step S54)

続いて、NAND 型フラッシュメモリ 10 は、受信した一方向性変換識別情報 Oneway-ID と、自身が生成した一方向性変換識別情報が一致することを確認する。一致した場合 (OK) には前記 SecretID が正規の ID であると判定し、不一致の場合 (NG) には前記 SecretID が不正な ID であると判定し、判定結果をホスト装置 20 に返送するとともに、所定機能の呼び出し受付を許可 (Permission) する。

【0174】

(Step S55)

続いて、NAND 型フラッシュメモリ 10 は、上記 S54 の際の判定結果が一致した場合 (OK) に、機能コントロール部 18 において、NAND 型フラッシュメモリ 10 の所定機能をホスト装置 20 に対して利用可能とするように、所定機能のイネーブル (有効化) を行う。

【0175】

(Step S56)

続いて、ホスト装置 20 は、機能呼び出し部 30 において、ホスト装置 20 が生成した一方向性変換識別情報 Oneway-ID の正当性を NAND フラッシュメモリ 10 が確認したことを示すアクセス許可情報 (Access Permission) をホスト装置 20 が受領すると、NAND 型フラッシュメモリ 10 の所定機能呼び出しのための命令を返信する。

【0176】

(Step S57)

続いて、NAND 型フラッシュメモリ 10 は、機能の呼び出しを受け、機能コントロール部 18 において、ホスト装置 20 から受領した機能呼び出し命令に従った処理を行い、処理結果のステータス (Status) を返送する。

【0177】

なお、この際、ホスト装置 20 から受領した定数 HC_j を機能コントロール部 18 に入力させ、定数 HC_j に応じて所定機能の制御を実施してもよい。所定機能については別途後述する。

【0178】

<作用効果>

10

20

30

40

50

第3の実施形態に係る認証装置、被認証装置及び認証方法によれば、少なくとも第1の実施形態と同様の作用効果(1)乃至(3)を得ることができる。更に、少なくとも下記の作用効果(4)及び(5)を得ることが可能である。

【0179】

(4) NAND型フラッシュメモリ10が、ホスト装置20を認証できる。

【0180】

第3の実施形態では、NAND型フラッシュメモリ10が、機能制御部18、乱数生成器24n、及びデータ検証部28nを更に備える。また、ホスト装置20が、機能呼び出し部30を更に備える点で、上記第1の実施形態と相違する。

【0181】

そのため、上記構成によれば、NAND型フラッシュメモリ10に対し、ホスト装置20がアクセスする際に、当該ホスト装置20が信頼に足る場合にのみ、NAND型フラッシュメモリ10は所定の機能を提供する等の認証機能の制御が可能となる。

【0182】

このように、本実施形態によれば、必要に応じて、通常、被認証装置となる場合が多いNAND型フラッシュメモリ等の記録メディアが、逆にホスト装置20を認証できる点で有利である。

【0183】

(5) 認証したホスト装置20の固有情報(定数HC_j等)に応じて、所定の機能を提供するか否かを更に制御するような機構を設けることが可能となる点で有利である。所定の機能の詳細については、後述する。

【0184】

[第4の実施形態(相互認証)]

次に、第4の実施形態について説明する。第4の実施形態は、NAND型フラッシュメモリ10と、ホスト装置20とがそれぞれ相互に認証し合う一例に関するものである。

【0185】

この説明において、上記実施形態と重複する部分の説明については、省略する。

【0186】

<メモリシステム>

図15を用い、第4の実施形態に係るメモリシステムについて説明する。

図示するように、本実施形態では、上記第1の実施形態に係るメモリシステムと第3の実施形態に係るメモリシステムとを実質的に組み合わせた構成を備える。

【0187】

より具体的には、NAND型フラッシュメモリ10、ホスト装置20が、乱数発生部24n、24h、生成部14-2、26-2、一方向性変換器15-2、26-2、データ検証部28n、28hを備える。更に、ホスト装置20が、スイッチ部29Bを更に備える点で、上記第3の実施形態と相違する。

【0188】

上記各構成の動作については、上記実施形態と同様である。

【0189】

<認証フロー>

次に、図16に沿って、第4の実施形態に係るメモリシステムの認証フローについて説明する。本実施形態に係る認証フローは、原則的には、上記第1の実施形態に係る認証動作(ホスト装置がNAND型フラッシュメモリを認証する)を行った後、上記第3の実施形態に係る認証動作(NAND型フラッシュメモリがホスト装置を認証する)を行うものである。

【0190】

(Step S11) - (Step S24)

図示するように、まず認証開始(Start)すると、上記第1の実施形態と同様のステップS11-S24を行い、ホスト装置20がNAND型フラッシュメモリ10の認証を行

10

20

30

40

50

う。

【0191】

この際、乱数生成部24hから生成される乱数 RN_n を用いて、同様の認証を行う。

【0192】

(Step S51) - (Step S70)

続いて、上記ステップS24の際の検証結果が一致した場合(OK)、NAND型フラッシュメモリ10の認証が完了したと判断する。

【0193】

続いて、上記第3の実施形態と同様のステップS51 - S70を行い、NAND型フラッシュメモリ10がホスト装置20の認証を行う。

10

【0194】

この際、乱数生成部24nから生成される乱数 RN_n を用いて、同様の認証を行う。

【0195】

以上のステップにより、第4の実施形態に係る認証動作を終了する(End)。

【0196】

<機能制御の構成例>

次に、図17を用い、機能制御の構成例について説明する。

【0197】

ここで、機能制御とは、NAND型フラッシュメモリ10が認証装置であり、ホスト装置20が被認証装置である場合、すなわちNAND型フラッシュメモリ10がホスト装置20を認証し、認証結果に基づいてホスト装置20に対して所定機能を提供する上記第3、第4の実施形態に係る所定機能の制御方法をいう。

20

【0198】

図示する機能制御の構成は、後述するようにNAND型フラッシュメモリ10がそれぞれ備えるものである。機能制御は、認証回路17に備える機能コントロール部18、パラメータレジスタ89、及びシーケンス制御回路88を備える。

【0199】

認証回路17内に含まれる上記機能コントロール部(Function Control Unit)18は、認証結果、また必要に応じたホスト装置20の固有情報(定数 HC_j 等)に基づき、ホスト装置20に対して所定機能を提供するための機能制御をおこなう。機能コントロール部(Function Control Unit)18は、パラメータレジスタ89に含まれる制御パラメータ890を、ホスト装置20の認証結果や固有情報に基づき、更新を行う。

30

【0200】

パラメータレジスタ89が有する制御パラメータ890には、一つ以上のアクセス許可情報(#0、#1、、、#3)が含まれる。例えば、アクセス許可情報#0には、ブロックアドレス、ページアドレス、読み出し属性、書き込み属性、消去属性、固有情報等が含まれる。ここで、ブロックアドレスは、当該ブロックアドレスのメモリセルアレイ11に対する制御を示す。ページアドレスは、当該ページアドレスのメモリセルアレイ11に対する制御を示す。読み出し属性は、ブロックアドレス、若しくはブロックアドレス及びページアドレスに対する読み出し許可情報を示す。書き込み属性は、ブロックアドレス、若しくはブロックアドレス及びページアドレスに対する書き込み許可情報を示す。消去属性は、ブロックアドレス、若しくはブロックアドレス及びページアドレスに対する消去許可情報を示す。固有情報は、当該アクセス許可情報が同固有情報を有するホスト装置20に対する制御パラメータであることを示す。

40

【0201】

なお、アクセス許可情報(#0、#1、、、#3)のそれぞれは、上記情報のすべてを含んでいる必要はなく、必要とされる制御レベルに応じた情報を含んでいればよい。例えば、ホスト装置20の固有情報(定数 HC_j 等)に基づいた制御が必要なければ固有情報はなくてもよい。また、ページ単位での制御が不要であればページアドレスはなくてもよい。更に、任意のブロックアドレスでの制御が不要であり、例えばあらかじめ定められたブ

50

ロックのみに対する制御や、NAND型フラッシュメモリ10全体としての制御であれば、ブロックアドレスもなくともよい。同ように、読み出し属性、書き込み属性、消去属性についても、制御が必要とされる機能についてのみ含んでいけばよい。

【0202】

シーケンス制御回路88は、制御パラメータ890に従って、ホスト装置20から与えられるコマンド(CMD)に応じた動作シーケンスを制御する。例えば、データ読み出しコマンドの場合、シーケンス制御回路88は、制御パラメータ890中のアクセス許可情報の読み出し属性に従って、与えられる読み出しコマンドに応じたデータ読み出す(Read)もしくは読み出しを拒否するなどの動作を制御する。読み出し属性において読み出しが許可されていれば、セルアレイ11からデータを読み出すことが可能となる。その他、データ書き込み動作、データ消去動作等についても同様である。

10

【0203】

<作用効果>

第4の実施形態に係る認証装置、被認証装置及び認証方法によれば、少なくとも上記と同様の作用効果(1)乃至(5)を得ることができる。

【0204】

本実施形態によれば、必要に応じて、NAND型フラッシュメモリ10とホスト装置20とがそれぞれ相互に認証することが可能である。

【0205】

更に、本実施形態に係るNAND型フラッシュメモリ10は、図17に示した構成による機能制御を実現する。シーケンス制御回路88は、制御パラメータ890に従って、与えられるコマンドに応じた動作シーケンスを制御することができる。そのため、NAND型フラッシュメモリ10が認証したホスト装置20において、そのホスト装置20の固有情報(定数HC_j等)等に基づいて、制御パラメータ890を更新した各種の機能動作を行うことをホスト装置20に許可すること(Process function)ができる点で有利である。

20

【0206】

さらに、本例に係るNAND型フラッシュメモリ10は、図17に示した構成の機能制御を第3の実施形態及び第4の実施形態とともに備えることが可能である。

【0207】

[第5の実施形態(NAND型フラッシュメモリの構成例)]

30

次に、第5の実施形態について説明する。第5の実施形態は、上記第1至第4の実施形態に係る認証機能を適用したNAND型フラッシュメモリ10の構成例に関するものである。

【0208】

この説明において、上記実施形態と重複する部分の説明については、省略する。

【0209】

<NAND型フラッシュメモリの全体構成例>

図18を用い、第5の実施形態に係るNAND型フラッシュメモリ10の全体構成例について説明する。

図示するように、NAND型フラッシュメモリ10は、メモリセルアレイ11及びその周辺回路を備える。

40

【0210】

メモリセルアレイ11は、複数のブロックBLOCK1- BLOCKnを含む。各ブロックの構成は、図19において後述するが、複数のメモリセルトランジスタMC、ワード線WL、ビット線BL等を含むものである。各ブロック中のメモリセルトランジスタMC中のデータは、一括して消去される。メモリセルトランジスタ単位及びページ単位でのデータ消去はできない。すなわち、個々のブロックが最小の消去単位となる。

【0211】

周辺回路は、センスアンプ77、入出力制御回路84、ロジックコントロール回路85等を備える。

50

【 0 2 1 2 】

センスアンプ 77 は、ビット線 B L を介してメモリセルアレイ 11 内のメモリセル (メモリセルトランジスタ M C) のデータを読み出し、ビット線 B L を介してメモリセルアレイ 2 内のメモリセルの状態を検出する。

【 0 2 1 3 】

データキャッシュ 12 は、センスアンプ 77 から読み出されたデータまたはセンスアンプ 77 に供給されるデータを一時的に保持する。

【 0 2 1 4 】

コラムデコーダ 75 は、N A N D 型フラッシュメモリ 10 の外部から I O 端子を介して供給されたアドレス信号に基づいて、特定のビット線 B L、センスアンプ等を選択する。

10

【 0 2 1 5 】

コラムアドレスバッファ 74 は、アドレス信号を一時的に保持し、コラムデコーダ 75 に供給する。

【 0 2 1 6 】

ロウデコーダ 78 は、データ読み出し、書き込み、あるいは消去に必要な種々の電圧を電圧生成回路 86 から受け取り、そのような電圧をアドレス信号に基づいて特定のワード線 W L に印加する。

【 0 2 1 7 】

ロウアドレスバッファデコーダ 79 は、アドレス信号を一時的に保持し、ロウデコーダ 78 に供給する。

20

【 0 2 1 8 】

電圧生成回路 86 は、基準電源電圧 V S S、V C C、電圧 V S S Q、V C C Q 等を受け取り、これらからデータ書き込み、読み出し、消去等に必要な電圧を生成する。

【 0 2 1 9 】

入出力制御回路 84 は、I O 端子を介して、N A N D 型フラッシュメモリ 10 の動作を制御する種々のコマンド、アドレス信号、書き込みデータを受け取り、また読み出しデータを出力する。入出力制御回路 84 から出力されたアドレス信号は、アドレスレジスタ 82 によってラッチされる。ラッチされたアドレス信号は、コラムアドレスバッファ 74 及びロウアドレスバッファ 79 に供給される。入出力制御回路 84 から出力されたコマンドは、コマンドレジスタ 83 によってラッチされる。ステータスレジスタ 81 は、入出力制御回路 12 のための種々のステータスについての値を保持する。

30

【 0 2 2 0 】

N A N D 型フラッシュメモリ 10 は、外部インターフェイス (N A N D I / F) として、コマンド、アドレス、データ入出力用の I O 端子、動作を制御するための種々の制御信号を外部から受け取る。制御信号には、例えばチップイネーブル / C E、コマンドラッチイネーブル C L E、アドレスラッチイネーブル A L E、リードイネーブル R E 及び / R E、ライトイネーブル W E 及び / W E、ライトプロテクト W P、クロック D Q S、/ D Q S が含まれる。

【 0 2 2 1 】

これらの制御信号は、対応する端子において受け取られ、ロジック制御回路 21 に供給される。ロジックコントロール回路 85 は、制御信号に基づいて、入出力制御回路 84 を制御して、端子 I O 上の信号をコマンド、アドレス、またはデータとして入出力制御回路 84 を介してアドレスレジスタ 82、コマンドレジスタ 83、ページバッファ 12 等に到達することを許可したり禁止したりする。また、ロジックコントロール回路 85 は、コマンドレジスタ 83 から、ラッチされたコマンドを受け取る。

40

【 0 2 2 2 】

制御信号のうち、W E 端子はデータ入力用クロックを供給し、R E 端子はデータ出力用クロックを供給し、D Q S 端子はデータ入出力用クロックを伝送し、C L E 端子はデータ入力をコマンドとして入力するイネーブル用であり、A L E 端子はデータ入力をアドレスとして入力するイネーブル用であり、C E 端子はデータ入出力等全般の機能を有効化する

50

ためである。

【0223】

また、R/B端子はNAND型フラッシュメモリ10の内部動作状態を示し、WP端子は誤書き込み防止用の書き込み防止信号を伝送し、Vcc/Vss/Vccq/Vssq端子等は電力供給用である。また、本実施形態では、高速インターフェースにてデータ伝送を実現する際に利用される端子(Toggle)として、RE端子、WE端子、DQS端子には、各々相補信号を伝送する/R端子、/WE端子、/DQS端子が存在する。

【0224】

ロジックコントロール回路85は、シーケンス制御回路88、パラメータレジスタ89、認証回路17を備える。ロジック制御回路85は、また、レディ/ビジー信号(R/B)の出力を司る。具体的には、ロジック制御回路85は、NAND型フラッシュメモリ10がビジー状態の間、ビジー信号を出力する。

10

【0225】

シーケンス制御回路88は、コマンドレジスタ83からコマンドを受け取る。シーケンス制御回路88は、受け取ったコマンドに基づいて、コマンドにより指示される処理(データ読み出し、書き込み、消去等)を実行するように、センスアンプ77、電圧生成回路86等を制御する。

【0226】

パラメータレジスタ89は、ロジック制御回路85の動作を規定する種々の上記制御パラメータ890等を保持する。制御パラメータ890は、シーケンス制御回路88から参照、または更新され、ロジックコントロール回路85や入出力制御回路88におけるシーケンスの制御に利用される。

20

【0227】

認証回路17は、上記の認証に関する処理を行う。例えば、認証回路17は、上記のように、パラメータレジスタに含まれる制御パラメータ890の書き換え等の更新も行う。また、認証回路17は、認証を要求するコマンドを受け取り、メモリセルアレイ11中の特定のデータを用いて認証のための特定の演算を行い、結果をメモリ10の外部へ出力する。この一連の動作の実行の過程で、認証回路17は、必要なデータの読み出し、書き込み等を制御パラメータ890の更新を通じて、シーケンス制御回路88に許可する。

30

【0228】

レディ/ビジー回路(RY/BY)87は、ロジックコントロール回路85の制御を受けて、スイッチトランジスタを介して、R/B信号をNAND型フラッシュメモリ10の外部に通知する。

【0229】

<ブロック(BLOCK)の構成例>

次に、図19を用い、メモリセルアレイ11を構成するブロック(BLOCK)の構成例について説明する。ここでは、図18中のBLOCK1を一例に挙げて説明する。ここで、上記のように、ブロックBLOCK1中のメモリセルは、一括してデータ消去されるため、ブロックはデータ消去単位である。

40

【0230】

ブロックBLOCK1は、ワード線方向(WL方向)に配置される複数のメモリセルユニットMUから構成される。メモリセルユニットMUは、WL方向と交差するビット線方向(BL方向)に配置され、電流経路が直列接続される8個のメモリセルMC0~MC7からなるNANDス通りング(メモリセルストリング)と、NANDストリングの電流経路の一端に接続されるソース側の選択トランジスタS1と、NANDストリングの電流経路の他端に接続されるドレイン側の選択トランジスタS2とから構成される。

【0231】

なお、本実施形態では、メモリセルユニットMUは、8個のメモリセルMC0~MC7から構成されるが、2つ以上のメモリセル、例えば、56個、32個等から構成されていればよく、8個に限定されるというものではない。

50

【 0 2 3 2 】

ソース側の選択トランジスタ S 1 の電流経路の他端はソース線 S L に接続される。ドレイン側の選択トランジスタ S 2 の電流経路の他端は、各メモリセルユニット M U に対応してメモリセルユニット M U の上方に設けられ、 B L 方向に延出するビット線 B L に接続される。

【 0 2 3 3 】

ワード線 W L 0 ~ W L 7 は、 W L 方向に延び、 W L 方向の複数のメモリセルの制御ゲート電極 C G に共通に接続される。選択ゲート線 S G S は、 W L 方向に延び、 W L 方向の複数の選択トランジスタ S 1 に共通に接続される。選択ゲート線 S G D も、 W L 方向に延び、 W L 方向の複数の選択トランジスタ S 2 に共通に接続される。

10

【 0 2 3 4 】

また、ワード線 W L 0 ~ W L 7 毎にページ (P A G E) が存在する。例えば、図中の破線で囲って示すように、ワード線 W L 7 には、ページ 7 (P A G E 7) が存在する。このページ (P A G E) 毎に、データ読み出し動作、データ書き込み動作が行われるため、ページ (P A G E) はデータ読み出し単位であり、データ書き込み単位である。

【 0 2 3 5 】

< セルアレイの構成例 >

次に、図 2 0 を用い、メモリセルアレイ 1 1 の構造を示す。

(a) に示すように、メモリセルアレイ 1 1 内部は、ノーマルブロック 1 1 - 1、秘匿ブロック 1 1 - 2、ロムブロック 1 1 - 3、ロムヒューズブロック 1 1 - 4、保護ブロック 1 1 - 5 等の上記複数のブロック (B L O C K) から構成される。各ブロックは、上記のように、複数のページから構成される。通常、データの読み出しや書き込みはページ単位で行い、消去はブロック単位で行われる。

20

【 0 2 3 6 】

ノーマルブロック 1 1 - 1 は、上記のように、データの書き込み、読み出し等いずれも許可され、通常データの保持用に用いられる。ノーマルブロックは、上述した読み書き可能領域 1 1 - 1 に対応する。ブロック数は特に限定されない。

【 0 2 3 7 】

秘匿ブロック 1 1 - 2 及びロムブロック 1 1 - 3 は、上記のような認証動作に適用される。秘匿ブロック 1 1 - 2 は、上述した秘匿領域 1 1 - 2 に対応する。ロムブロック 1 1 - 3 は、上述したロム領域 1 1 - 3 に対応する。何れもブロック数は特に限定されない。

30

【 0 2 3 8 】

(b) に示すように、本実施形態では、ロムブロック 1 1 - 3 のメモリ空間には、読み出し専用データが更に記録される。

【 0 2 3 9 】

(c) に示すように、本実施形態では、秘匿ブロック 1 1 - 2 のメモリ空間には、秘匿データが更に記録される。

【 0 2 4 0 】

(d) に示すように、本実施形態では、保護ブロック 1 1 - 5 のメモリ空間には、後述する認証機能により利用される保護データが更に記録される。

40

【 0 2 4 1 】

ロムヒューズブロック 1 1 - 4 は、例えば、 N A N D 型フラッシュメモリ 1 0 の動作制御用のパラメータ保持等に用いられる。

【 0 2 4 2 】

< ロムブロック内の読み出し専用データ >

次に、図 2 1 を用い、ロムブロック 1 1 - 3 内の読み出し専用データについて説明する。

(a) に示すように、ロムブロック 1 1 - 3 のメモリ空間のあるページには、読み出し専用データが記録されている。ここで、読み出し専用データ A から Z の系列とした場合、本図ではデータのエラー訂正を目的にした (b - 1) - (b - 3) の 3 つの例を示す。

50

【 0 2 4 3 】

(b - 1) に示すように、第 1 のデータパターン 1 は、同一のデータ (A 、 A 、 、 、 B 、 B 、 、 、) を繰り返し記録する例である。この場合、繰り返し読み出し専用データをホスト装置 2 0 が読み出し、ホスト装置 2 0 等が有するエラー訂正部において、多数決判定を行うことで、エラー訂正が可能である。または、繰り返し読み出し専用データをコントローラ 1 9 が読み出し、コントローラ 1 9 等が有するエラー訂正部において、多数決判定を行うことで、エラー訂正が可能である。または、繰り返し読み出し専用データを N A N D 型フラッシュメモリ 1 0 が有するエラー訂正部において、多数決判定を行うことで、エラー訂正が可能である。例えば、繰り返し回数は 1 6 回程度以上あることが望ましい。

【 0 2 4 4 】

(b - 2) に示すように、第 2 のデータパターン 2 は、各データ (A 、 B 、 、 、) とその反転データ (A の反転、 B の反転、 、 、) からなる相補データペアを繰り返し記録する例である。この場合、繰り返し読み出し専用データをホスト装置 2 0 が読み出し、ホスト装置 2 0 等が有するエラー訂正部において相補データペアに配慮した多数決判定を行うことで、エラー訂正が可能である。または、繰り返し読み出し専用データをコントローラ 1 9 が読み出し、コントローラ 1 9 等が有するエラー訂正部において相補データペアに配慮した多数決判定を行うことで、エラー訂正が可能である。または、繰り返し読み出し専用データを N A N D 型フラッシュメモリ 1 0 が有するエラー訂正部において相補データペアに配慮した多数決判定を行うことで、エラー訂正が可能である。

【 0 2 4 5 】

ここで、相補データペアとして繰り返し記録する理由は、N A N D 型フラッシュメモリ 1 0 のエラーモードによる。N A N D 型フラッシュメモリ 1 0 はメモリセル M C に対して所定電圧を印加することによってフローティングゲート F G に電子を注入し、データの書き込みを行う。データの読み出しは当該メモリセル M C のフローティングゲート F G に電子が存在しているか否かによって変化する閾値電圧を用いて行う。データの消去は書き込みと逆方向に電圧を印加し、フローティングゲート F G から基板へ電子を引き抜くことで実行する。データ読み出し、書き込み、消去の動作に伴う電圧印加量や電圧印加ゲートは各々異なるが、いずれにおいてもメモリセル M C において電圧を印加する。この原理に起因して、N A N D 型フラッシュメモリ 1 0 の代表的なエラーモードとして、リード・プログラムディスタ urb、データリテンションがある。リード・プログラムディスタ urbは、自身若しくは隣接のページを繰り返し読み出す、若しくは隣接ページに書き込むことによって、フローティングゲート F G における電子量が変化するこトデータが変化するエラーモードである。このため弱書き込みに近い状態となり、一般に閾値電圧が増加する。データリテンションとは、一度書き込んだページを長時間放置することによって、フローティングゲートに保持されていた電子が抜け落ちることにより、データが変化するエラーモードである。このため、弱消去に近い状態となり、一般に閾値電圧が低下する。すなわち、これら不良モードにおいては全般的に増加するか、低下するかの傾向があることから、データは同一方向にエラーする可能性が高い。

【 0 2 4 6 】

そこで、(b - 2) に示すように、相補データとして記録することにより、仮にデータが 1 (未記録状態) であった場合その反転データは 0 (記録状態) であることから、リード・プログラムディスタ urbにおいては両データとも 0 方向に移行し、データリテンションにおいては逆に 1 方向に移行する。このため、少なくともエラーが発生しているか否かは相補データである方が判別しやすい。この場合、例えば、相補データペアとして少なくとも 8 回程度の繰り返しがあることが望ましい。

【 0 2 4 7 】

(b - 3) に示すように、第 3 のデータパターン 3 は、読み出し専用データ (A 、 B 、 、 、 Z) に更に誤り訂正符号を用いる例である。ここで、誤り訂正符号としては、N A N D 型フラッシュメモリ 1 0 のエラー発生形式がビット単位でのランダムエラーであることから、ランダムビットエラーが訂正可能な例えば、B C H 符号や L D P C 符号等が望まし

10

20

30

40

50

い。

【0248】

ここで、第1乃至第3のデータパターンのいずれの例においても、各データはランダムイズされていてもよい。ランダムイズとは、データの偏りをなくすために、発生させたランダム系列と記録するデータとの排他的論理和をとる等の方法で、記録するデータをランダム化することである。ランダム系列の発生方法としては、M系列等を用いてもよい。

【0249】

加えて、第1乃至第3のデータパターンのいずれの例においても、各データは2値状態として記録されていてもよい。2値状態とは、一つのメモリセルにおける閾値電圧を所定の1レベルを基準にして高いレベルに属するか低いレベルに属するかを定めてデータを記録する方法であり、1メモリセル当たり1ビットの情報を保持することができる。このような記録方法は一般にSLC (Single Level Cell) 記録と呼ぶ。一方で、一つのメモリセルにおける閾値電圧を所定の複数レベルを基準にして、どのレベルに属するかを定めてデータを記録する方法であり、1メモリセル当たり複数ビットの情報を保持することができる。前記属するレベルを例えば、4つ設けてデータを記録する場合、1メモリセル当たり2ビットの情報を保持することができる。このような記録方法は一般にMLC (Multi Level Cell) 記録と呼ばれる。MLC記録は1セルあたりの記録容量が多いため、より高い記録密度を実現できるが、一方で閾値電圧のずれに対して記録データ変化が比較的おこりやすい。このことから、前記ロムブロック11-3に記憶される読み出し専用データは、通常データよりも1セルあたりのビット数を少なく記録する方が望ましい。例えば、1セルあたりのビット数が2ビットで構成される4 Level 記録のMLCである場合、ROMデータはSLC記録の方が望ましい。また、1セルあたりのビット数が4ビットで構成される8 Level 記録のMLCである場合、ROMデータは1セルあたりのビット数が2ビットで構成される4 Level 記録のMLC若しくはSLC記録の方が望ましい。

【0250】

< ECCの構成例 >

次に、誤り訂正符号化 (ECC : Error Correcting Code) の構成例について説明する。

【0251】

ここで、上記図21で示した、第1乃至第3のデータ構造は、厳密には異なるものの、元となるデータに対して冗長語を付与しているという意味合いでは、広義には訂正符号化ECCととれる。そのため、ここでは、いずれのデータ構造においてもデータと、それに付与された訂正符号と称する。ホスト装置20、コントローラ19、若しくはNAND型フラッシュメモリ10の少なくともいずれかが対応する訂正機能を有する必要がある。

【0252】

図22で示す第1の例は、ホスト装置20が訂正機能 (ECC decode) 90を有する例である。この場合、コントローラ19及びNAND型フラッシュメモリ10は、訂正処理を行わず、符号付きのデータ (Data) をホスト装置20に渡し、ホスト装置20は訂正機能 (ECC decode) 90により訂正処理を行い、所定のデータ (Data) を生成する。

【0253】

図23で示す第2の例は、コントローラ19が、訂正機能 (ECC decode) 90を有する例である。この場合、NAND型フラッシュメモリ10は、訂正処理を行わず、コントローラ19は訂正処理を行い、訂正済みのデータ (Data) をホスト装置20に渡す。

【0254】

図24で示す第3の例は、NAND型フラッシュメモリ10が、訂正機能 (ECC decode) 90を有する例である。この場合、NAND型フラッシュメモリ10は訂正処理を行い、訂正済みのデータ (Data) をコントローラ19を経由してホスト装置20に渡す。

【0255】

図25で示す第4の例は、コントローラ19及びホスト装置20の両方が訂正機能90-1、90-2を有する例である。この場合は、まず付与されている訂正符号が2重構造

10

20

30

40

50

をとっており、内符号 (Inner code) 及び外符号 (Outer code) のいずれかを各々コントローラ 19 と Host 装置 20 とが訂正処理を行う。

【0256】

なお、上記の場合に限らず、NAND型フラッシュメモリ 10、コントローラ 19、Host 装置 20 は、各々自身の訂正機能に応じて協調しつつ訂正を行うことが可能である。

【0257】

<秘匿ブロック 11 - 2 内の秘匿データ>

次に、図 26 を用い、秘匿ブロック 11 - 2 内の秘匿データの保持状態の例を説明する。

【0258】

(a) に示すように、秘匿ブロック 11 - 2 内のメモリ空間には、ページに秘匿データが記録されている。ここで、秘匿データを A から Z の系列とした場合、本図では 3 つの例を示す。

【0259】

(b - 1) に示すデータパターン 1 では、複数の秘匿データ (A、A、、、B、B、、、) 及びアクセス制御パターン B1 を記憶する。

【0260】

(b - 2) に示すデータパターン 2 では、複数の秘匿データ (A、A、、、B、B、、、) とその反転データ、及びアクセス制御パターン B2 を記憶する。

【0261】

(b - 3) に示すデータパターン 3 では、複数の秘匿データ (A、B、、、Z)、エラー訂正符号、及びアクセス制御パターン B3 を記憶する。

【0262】

各例における目的の一つは、同ようにエラー訂正である。他の目的は秘匿ブロック 11 - 2 若しくは当該ブロック 11 - 2 内のページに対する読み出し、書き込み、消去に関わる制御をおこなうことである。当該領域は秘匿データを記録していること、また前述の認証回路 17 において NAND 型フラッシュメモリ 10 の内部でのみ利用する情報を保持することから、外部からの読み出し、書き込み、消去に関わる動作は全て禁止しておく必要がある。一方で、NAND 型フラッシュメモリ 10 の製造初期段階においては、同領域は未記録であることから、製造のいずれかの段階において秘匿データを記録しなければいけ

【0263】

そこで、同領域 11 - 2 に関し、製造段階においては読み出し、書き込み、消去が可能であるが、製造完了後の出荷時においては、同領域は読み出し、書き込み、消去の全てを禁止しておく必要がある。この状態変更を行うための情報として、当該領域 11 - 2 にアクセス制御パターン B1、B2、B3 を記録する。

【0264】

アクセス制御パターン B1、B2、B3 は、ページ毎に記録されていてもよいし、ブロック内の先頭ページのみ記録されていてもよい。また、ページ内でのアクセス制御パターン B1、B2、B3 の記録位置は、一般データ領域であってもよいし、冗長領域であってもよい。ここで、冗長領域とはコントローラ等が訂正符号の付与に利用する領域や、若しくは NAND フラッシュメモリ 10 が内部的なページ毎のステータス等を示すための情報を記録するのに利用する領域等である。

【0265】

秘匿データやアクセス制御パターン B1、B2、B3 においても、ROM データと同ように 2 値 (SLC) モードで記録される方が望ましい。

【0266】

10

20

30

40

50

次に、図 27 を用い、アクセス制御パターンの構成例を示す。

まず、アクセス制御パターンは、エラーによる損失を防ぐため、少なくとも複数のビットから構成されている必要がある。

【0267】

一つ目の例のアクセス制御パターン B1 は、複数の制御フラグビット A から Z を設け、これら制御フラグビットを所定パターンとしておく。NAND 型フラッシュメモリ 10 は、当該領域に対する読み出し、書き込み、消去等のアクセス要求をホスト装置 20 より受けた場合、当該領域 11 - 2 のアクセス制御パターン B1 と所定パターンとの照合を行い、両者の一致率が所定率以上となった場合にアクセスを禁止する、という構成をとる。

【0268】

二つ目の例のアクセス制御パターン B2 は、制御フラグを繰り返し記録しておく方法である。これは、所定パターンがエラーする確率を低下させる上で有効である。

【0269】

三つ目の例のアクセス制御パターン B3 は、各制御フラグと各制御フラグの反転データを記録しておく方法である。前述の通り、本方法もエラーする確率を低下させる上で有効である。

【0270】

<アクセス制御パターンの利用例>

次に、アクセス制御パターンの検知方法及び検知結果の利用方法を説明する。

【0271】

図 28 に示すように、メモリセルアレイ 11 中の秘匿領域 11 - 2 から読み出される上記アクセスパターンは、ロジックコントロール回路 85 内のパターン検知回路 91 に入力される。

【0272】

パターン検知回路 91 は、入力されるアクセス制御パターンに対し、パターン認識処理を行い、一致率が所定確率以上であるか否かを判定し、アクセス制御をおこなう。一致率は、NAND 型フラッシュメモリ 10 のメモリセルアレイにおけるエラー確率と、アクセス制御パターンのデータ量から計算され、例えば、誤検出確率が少なくとも 10^{-3} 以下となるように設定することが望ましい。パターン検知回路 91 は、検知結果に基づき、データ読み出し、データ書き込み、データ消去を制御するためのイネーブル信号をシーケンス制御回路 88 に入力する。

【0273】

シーケンス制御回路 88 は、上記検知結果のイネーブル信号に従い、データ読み出し、データ書き込み、データ消去を制御する。

【0274】

<テストフロー>

次に、図 29 に沿って、上記アクセス制御パターン（例えば、B1 - B3）を用いた NAND 型フラッシュメモリ 10 の製造工程の検査フローを説明する。

【0275】

(Step S71、S72)

製造工程において、まず、アクセス制御パターンに該当しないデータを、秘匿領域 11 - 2 に記録し、テストを行う。この段階では、秘匿領域 11 - 2 のアクセスは許可されている。

【0276】

ただし、データ読み出し、データ書き込み、データ消去のすべてのアクセスを許可するのか、データ書き込み及びデータ消去を許可するか等、によりセキュリティーレベルが異なる。高いセキュリティーレベルが必要な場合、仮にアクセス制御パターンにより全てのアクセスを禁止したとしても、アクセス制御パターンのデータが劣化することにより、誤ったアクセス許可をする可能性がある。この場合、秘匿データが読みだされる恐れがあるため、このステップ S71 の際のテスト工程においても、データ読み出しを禁止する、す

10

20

30

40

50

なわちNAND型フラッシュメモリ10のハードワイヤードレベルにおいて読み出しを当該領域にはそもそも許可しない、という選択も可能である。

【0277】

または、アクセス制御パターンのデータ劣化耐性が十分である場合、例えば、アクセス制御パターンが多数回繰り返し記録されている、強固な誤り訂正符号が付与されている場合等においては、テストの利便性を確保するために、データ読み出しを含めた制御をアクセス制御パターンによっておこなってもよい。この場合、先に示した誤検出確率は更に低く、例えば、 10^{-5} 以下であることが望ましい。

【0278】

(Step S73)

続いて、S72の際の所定のテストが完了した後、秘匿領域11-2に秘匿データ及びアクセス制御パターン(B1-B3等)が各々書き込まれる。

【0279】

(Step S74)

続いて、上記のデータが書き込まれた状態で、NAND型フラッシュメモリ10が出荷される。

【0280】

<データ消去フロー>

次に、図30に沿って、NAND型フラッシュメモリ10の内部のデータ消去動作を説明する。

【0281】

(Step S76)

まず、ホスト装置20より消去動作の動作命令が発効されると、NAND型フラッシュメモリ10は、当該命令における選択ブロックアドレスが特定ブロックであるか否かを判定する。

【0282】

(Step S77)

続いて、選択ブロックアドレスが特定ブロックでない場合(No)、通常通りの消去シーケンスを行う。

【0283】

(Step S78)

一方、選択ブロックアドレスが特定ブロックの場合(Yes)、秘匿領域11-2からアクセス制御情報(B1-B3等)の読み出しを行う。

【0284】

(Step S79)

続いて、アクセス制御情報(B1-B3等)のパターン検知を行い、パターン一致率が所定値以上であるか否かを判定する。

【0285】

(Step S80)

続いて、パターン一致率が所定値以下であった場合(Yes)、通常通りの消去シーケンスを行う。

【0286】

(Step S81)

続いて、パターン一致率が所定値以上であった場合(No)、消去シーケンスを抜け、データ消去フローを終了する(End)。

【0287】

なお、本実施形態では、データ消去を一例に挙げたが、同ようにデータ読み出し、データ書き込みにおいても適用可能である。

【0288】

<作用効果>

10

20

30

40

50

第5の実施形態に係る認証装置、被認証装置及び認証方法によれば、少なくとも上記と同様の作用効果(1)乃至(5)を得ることができる。

【0289】

更に、必要に応じて、本実施形態の構成及び方法を適用することで、信頼性を向上できる点で有効である。

【0290】

[第6の実施形態(データキャッシュの認証処理への利用の一例)]

第6の実施形態は、データキャッシュの認証処理への利用の一例に関するものである。この説明において、上記実施形態と重複する部分の説明については、省略する。

【0291】

<データキャッシュ、センスアンプ等の構成例>

図31を用い、第6の実施形態に係るデータキャッシュ、センスアンプ等の構成例について説明する。

図示するように、上記実施形態に係る認証処理のデータキャッシュ12が1コンポーネントとして示される。NAND型フラッシュメモリ10は、メモリセルアレイ11から読み出したページデータを一時的に記憶する、また外部から記録用データとして受領した書き込みページデータを一時的に記憶する、等を目的とした揮発性データキャッシュ12を有する。本実施形態のデータキャッシュ12は、ページバッファ、データバッファ等とも呼ばれ、通常ページサイズ以上の領域を有する。更に、ページデータの読出しや書き込み処理の高速化、ランダムページアクセスをするために、データキャッシュはページサイズの複数倍の領域を持つことが多い。

【0292】

データキャッシュ12は、複数のデータキャッシュA、データキャッシュB、データキャッシュCを備える。各データキャッシュは、メモリセルアレイ11の読出しに用いるセンスアンプ(SA)とデータ線とに各々接続される。

【0293】

センスアンプSAは、図示しないビット線を介し、メモリセルアレイ11に電氣的に接続される。

【0294】

データキャッシュのうちのDC_Aは、直接データ線とのデータのやり取りが可能であるデータキャッシュである。DC_Aを通じてデータキャッシュ12のデータを、データ線を介してIOへ接続されることにより、NANDチップ10の外部に出力し、NANDチップ10の外部のデータをデータキャッシュにロードすることが可能である。

【0295】

更に、データキャッシュ12に接続され、データキャッシュ12間の演算を行うための演算器を備える。演算器は、上記実施形態における認証処理に用いるデータ生成器13、14や一方向性回路15等を備える認証回路17に相当する。

【0296】

また、一時的にデータを格納しておくための内部レジスタ92を備える。

【0297】

ここで、NAND型フラッシュメモリ10には、データ読出しにおいて、メモリセルアレイ11への読出しコマンドに加え、データキャッシュ12にメモリセルアレイ11から読み出されたデータを読み出すためのコマンドとしてレジスタリードと呼ばれるコマンドがある。

【0298】

この際、上記認証方法においては、NAND型フラッシュメモリ10内の秘匿ブロック11-2は、秘匿ブロック11-2に記録されている秘匿情報(NKey、SecretID等)をNANDチップ10の外部からのアクセスによって読みだされることがあってはならない。一方で、NAND型フラッシュメモリ10が認証処理を行う場合は、秘匿ブロック11-2に記録されている秘匿情報(NKey、SecretID等)を内部的に読出し、認証処理に用いる

10

20

30

40

50

必要がある。すなわち、メモリセルアレイ 11 からデータキャッシュ 12 への秘匿情報 (NKey、SecretID等) の読出しは可能としておく必要がある一方で、データキャッシュ 12 から NAND 型フラッシュメモリ 10 の外部へのデータ出力を禁止する必要がある。これは、前記のレジスタリードを無効化することに相当する。

【0299】

そこで、秘匿ブロック 11 - 2 が、NAND 型フラッシュメモリ 10 の外部からアクセスされたときのデータ読み出し動作については、通常を読み出し動作と異なる動作をさせる。より具体的には、秘匿ブロック 11 - 2 がアクセスされた場合、メモリセルアレイ 11 からセンスしたデータを、データキャッシュ DC_A 以外のデータキャッシュ DC_B、DC_C に留め外部への出力ができないようにして、レジスタリードコマンドが効かないように無効化する。一方、アクセスされたブロックが、秘匿ブロック 11 - 2 でない場合、通常通り、データキャッシュ DC_A を用いて、データ読み出しを行う。

10

【0300】

このように、上記構成によれば、複数種類のデータキャッシュ DC_A ~ DC_C を設け、外部からユーザがアクセスできないデータキャッシュ DC_B、DC_C のみで上記認証処理を実行する。そのため、上記認証処理に秘匿情報 (NKey、SecretID等) を利用する際に、鍵情報 (NKey) 等の秘匿情報が外部から不正に読み取られない点で有利である。

【0301】

< 認証処理における NAND 内部演算フロー 1 >

次に、図 32 に沿って、認証処理の過程において、ホスト装置 20 に対して秘匿ブロック 11 - 2 の情報を直接的・間接的にも出力しないためのフローを示す。

20

【0302】

(Step S82)

まず、認証処理において、ホスト装置 20 等の NAND 型フラッシュメモリ 10 の外部からデータが入力されるとする。この入力データは、例えば、上記乱数 RN やホスト定数 HCj 等であり、同データは、データキャッシュ DC_A にロードされる。

【0303】

(Step S83)

続いて、ホスト装置 20 から秘匿ブロック 11 - 2 等の特別ブロックへアクセスする間接的読み出し要求が行われる。これは、すなわち認証における認証情報の計算要求に該当する。

30

【0304】

この要求を受けて、メモリセルアレイ 11 からリードされた機密ページのデータが読み出される。

【0305】

(Step S84)

続いて、リードされた機密ページのデータは、データキャッシュ DC_B に格納される。

【0306】

(Step S85)

続いて、データキャッシュ DC_A とデータキャッシュ DC_B のそれぞれに記憶されているデータ間で、上記実施形態で説明した認証処理における演算を演算器 (認証回路 17) を用いて行う。

40

【0307】

(Step S86)

続いて、演算の結果は、データキャッシュ DC_C に格納される。

【0308】

(Step S87)

ここで、一連のシーケンスを抜けてチップレディとなったときに機密データがデータキャッシュに残っていると、これを外部から読み出されるおそれがある。これを防ぐために

50

シーケンスを抜ける前に、全てのデータキャッシュDC__A ~ DC__Cの情報をリセットしておかなければならない。一方、ホスト装置20は、上記演算の結果をデータキャッシュDC__A ~ DC__Cがリセットされた後に得なければならない。

【0309】

そこで、まず、データキャッシュDC__Cに保持されている演算の結果を、内部レジスタ92にコピーする。

【0310】

(Step S88)

続いて、全てのデータキャッシュDC__A ~ DC__Cのデータをリセットする。

【0311】

(Step S89)

続いて、内部レジスタ92に退避しておいたデータを、データキャッシュDC__Aに戻す。ここまでの動作が終了すると、NAND型フラッシュメモリ10はこのシーケンスを抜け、レディ状態となる。この際、データキャッシュDC__Aには演算の結果が格納されている。

【0312】

(Step S90)

続いて、ホスト装置20は、レジスタリードコマンドにより、データキャッシュDC__Aに格納されたデータを得ることが出来る。

【0313】

< 認証処理におけるNAND内部演算フロー2 >

次に、図33に沿って、NAND型フラッシュメモリ10内部に乱数生成器(24n)を備えた実施形態のNAND内部演算フローについて説明する。上記図32の場合と異なるのは、NAND型フラッシュメモリ10内部の乱数発生器(24n)で発生した乱数(RN_n)を使用する点である。

【0314】

(Step S91)

まず、認証処理において、ホスト装置20からNAND型フラッシュメモリ10に対して乱数読み出し要求が行われると、NAND型フラッシュメモリ10は乱数を生成させ、生成された乱数はデータキャッシュDC__Aにロードされる。

【0315】

(Step S92)

続いて、ホスト装置20は、レジスタリードコマンドによって、データキャッシュDC__Aの乱数を読み出す。

【0316】

(Step S93)

続いて、認証処理において、ホスト装置20から例えばホスト定数(HC_j)等のデータが、NAND型フラッシュメモリ10に対して入力される。上記データは、データキャッシュDC__Aにロードされる。

【0317】

更に、ホスト装置20からNAND型フラッシュメモリ10に対してホスト装置20で演算した認証情報が入力される。このデータは、例えばOne-way-ID等であり、同データはデータキャッシュDC__Aにロードされる。

【0318】

(Step S94)

続いて、ホスト装置20から秘匿ブロック11-2にアクセスして、間接的読み出し要求が行われる。これはすなわち認証における認証情報の計算要求に該当する。

【0319】

すると、メモリセルアレイ11から機密ページのリードがされる。

【0320】

10

20

30

40

50

(Step S 9 5)

続いて、リード結果は、データキャッシュ D C _ B に格納される。

【 0 3 2 1 】

(Step S 9 6)

続いて、データキャッシュ D C _ A とデータキャッシュ D C _ B とのそれぞれに記憶されているデータ間で、上記実施形態で説明した認証処理における演算を演算器 (認証回路 1 7) を用いて行う。

【 0 3 2 2 】

(Step S 9 7)

続いて、上記演算の結果は、データキャッシュ D C _ B に格納される。

10

【 0 3 2 3 】

(Step S 9 8)

続いて、データキャッシュ D C _ A に保持されているホストの演算結果とデータキャッシュ D C _ B に保持されている N A N D の演算結果とを照合する。

【 0 3 2 4 】

(Step S 9 9)

続いて、上記ステップ S 9 8 の際の照合において、照合結果の一致が確認された場合、制御パラメータ (8 9 0) を更新する。

【 0 3 2 5 】

(Step S 1 0 0)

20

続いて、NAND型フラッシュメモリ 1 0 は、全てのデータキャッシュ D C _ A ~ D C _ C の情報をリセットする。ここまでの動作が終了すると、NAND型フラッシュメモリ 1 0 は、このシーケンスを抜け、レディ状態となる。

【 0 3 2 6 】

(Step S 1 0 1)

続いて、ホスト装置 2 0 は、照合結果を確認するコマンドにより、NANDチップ 1 0 の外部にリードアウトされた照合結果を得る。

【 0 3 2 7 】

< 秘匿情報の検査方法について >

次に、秘匿情報の検査方法について説明する。

30

【 0 3 2 8 】

検査フロー

図 3 4 に沿って、工場でシリコンが出来上がってから、NAND型フラッシュメモリ 1 0 を出荷するまでの過程で、本認証方法に関係する工程を示す。

【 0 3 2 9 】

図示するように、製造工程、テスト、秘匿データ書き込み、出荷の順に工程が進む。

【 0 3 3 0 】

(Step S 7 1、S 7 2)

まず、製造工程が終了すると、所定の検査テストを行って、良品チップ 1 0 をウェハから選別する。

40

【 0 3 3 1 】

(Step S 7 3)

続いて、上記ステップ S 7 2 の際の通常のテスト工程が終了した後、秘匿データを書き込む工程が行われ、正しく秘匿データが書かれたか否かをテストしなければならない。

【 0 3 3 2 】

一方で、この際、秘匿ブロック 1 1 - 2 から秘匿データを直接読み出すことはできない。なぜなら、当該読出し機能はセキュリティーホールとなる恐れがあるためである。

【 0 3 3 3 】

(Step S 7 4)

続いて、正しく秘匿データが書かれたNAND型フラッシュメモリ 1 0 について、出荷

50

を行う。

【0334】

秘匿情報の間接的読み出し検査フロー

上記ステップS73の際、秘匿ブロック11-2から秘匿データを直接読み出すことは、セキュリティーホールとなる恐れがある観点から、行うことができない。

【0335】

そこで、図35に沿って、直接データ読出し機能を提供せずに、記録されたデータの確認をするフローを説明する。

【0336】

(Step S111)

まず、メモリセルアレイ11の秘匿ブロック11-2から、秘匿情報(Nkey等)の情報を読み出す。

【0337】

(Step S112)

続いて、読み出した秘匿情報(Nkey等)のリード結果を、データキャッシュDC_Bに格納する。

【0338】

(Step S113)

続いて、NAND型フラッシュメモリ10の外部から、同一の秘匿情報(Nkey等)を、データキャッシュDC_Aに記憶させる。

【0339】

(Step S114)

続いて、演算器(認証回路17)を用いて、データキャッシュDC_AのデータとデータキャッシュDC_Bのデータとの排他的論理和をとる。

【0340】

(Step S115)

続いて、排他的論理和の結果を、データキャッシュDC_Cに格納する。

【0341】

(Step S116)

続いて、データキャッシュDC_Cのデータを検知する。

【0342】

(Step S117)

この際、データキャッシュDC_Aのデータと、データキャッシュDC_Bのデータとが一致している場合(Yes)にはテストはパス(OK)である。一方、一致していない場合(No)テストはフェイルである。

【0343】

具体的には、データキャッシュDC_Cには排他的論理和の結果が入っているから、データキャッシュDC_Cのデータが全て“0”の場合(Yes)、テストはパス(OK)である。一方、“1”である場合(No)、フェイルとなる。

【0344】

まず、データキャッシュDC_Cのデータがすべて“0”であるかどうかの検知を行う。ここで、すべてのビットが“0”となっていれば(Yes)、テストはパスとなる。そうでなかった場合(No)、次のステップS118に続く。

【0345】

(Step S118)

続いて、すべてのビットが“0”でない場合(No)、“1”の数を数える。この際、“1”の数が規定の数以下である場合(Yes)、多数決誤り訂正や訂正符号による誤り訂正が可能であると判断されるのでテストはパスとなる(OK)。一方、“1”の数が規定数以上であった場合(Mo)、テストはフェイルとなる(NG)。

【0346】

10

20

30

40

50

ここで、上記実施形態に記載した、特定ブロックへのアクセス制御に認証を用いる方法を用いて、秘匿ブロック 11 - 2 に記録された秘匿情報の代わりに、NAND型フラッシュメモリ 10 にハードワイヤードで構成した第 2 の秘匿情報を別途持っておき、同第 2 の秘匿情報によって秘匿ブロック 11 - 2 へのアクセス制御を行うという方法も可能である。この場合、データ読み出しだけではなく、データ書き込みやデータ消去等も第 2 の秘匿情報に基づく認証によって制御してもよい。

【0347】

<作用効果>

第 6 の実施形態に係る認証装置、被認証装置及び認証方法によれば、少なくとも上記と同様の作用効果 (1) 乃至 (5) を得ることができる。

10

【0348】

更に、本実施形態では、秘匿ブロック 11 - 2 がアクセスされた場合、メモリセルアレイ 11 からセンスしたデータを、データキャッシュ DC __ A 以外のデータキャッシュ DC __ B、DC __ C に留め外部への出力ができないようにして、レジスタリードコマンドが効かないように無効化する。一方、アクセスされたブロックが、秘匿ブロック 11 - 2 でない場合、通常通り、データキャッシュ DC __ A を用いて、データ読み出しを行う。

【0349】

このように、上記構成によれば、複数種類のデータキャッシュ DC __ A ~ DC __ C を設け、外部からユーザがアクセスできないデータキャッシュ DC __ B、DC __ C のみで上記認証処理を実行する。そのため、上記認証処理に秘匿情報 (NKey、Secret ID 等) を利用する際に、鍵情報 (NKey) 等の秘匿情報が外部から不正に読み取られない点で有利である。

20

【0350】

加えて、上記ステップ S 88、S 100 に示すように、Busy 状態から Ready 状態に戻る前に、データキャッシュ DC __ A D ~ C __ C 中の鍵情報等の秘匿情報を全て消去する。そのため、安全性を確保することが可能である。

【0351】

[第 7 の実施形態 (コマンドマッピングの一例)]

第 7 の実施形態は、コマンドマッピングの一例に関するものである。この説明において、上記実施形態と重複する部分の説明については、省略する。

【0352】

<Read, Write コマンドと親和性の良いコマンドマッピング例>

ここで、NAND型フラッシュメモリ 10 は、読み出し用のコマンドとして、例えば、00h - Address - 30h により読み出し対象のブロック及びページアドレスを指定する。Address 部分はブロックアドレス、ページアドレス、更にページ内のバイト位置を示すカラムアドレスから構成されることが多い。カラムアドレス部分の入力データは無視されることもあれば、ページ読み出し後のバイトポインタの設定に用いられて当該バイト位置からの読み出しに用いられることもある。コマンド 30h の入力後に NAND型フラッシュメモリ 10 は読み出しのための Busy 状態となり、読み出し完了後に Ready 状態へと遷移する。Ready 状態へ遷移後、データ出力 (Dout) が可能となり、RE や DQS 等を供給することでデータを読み出すことが可能となる。また、読み出したページ内で読み出すバイト位置を変更する場合は、05h - Address - E0h にて読み出したいバイト位置に相当するカラムアドレスを設定する。

30

40

【0353】

データ書き込み (記録) 用のコマンドとしては、80h - Address - Data input - 10h により、書き込み対象のブロック及びページアドレスを指定する。ここで、Address 部分はブロックアドレス、ページアドレス、更にページ内のバイト位置を示すカラムアドレスから構成されることが多い。カラムアドレス部分の入力データは無視されることもあれば、ページ書き込み用データ入力におけるバイトポインタの設定に用いられて当該バイト位置からの書き込みデータ入力に用いられることもある。コマンド 10h 入力後、NAND型フラッシュメモリ 10 は、書き込みのための Busy 状態となり

50

、書き込み完了後Readyへと遷移する。

【0354】

上記が、NAND型フラッシュメモリ10で広く用いられているコマンド体系である。上記実施形態に係る認証機能を実装する場合に、コマンドシーケンスをできるだけ共通化させることが回路の実装面積を極小化する上で好ましい。しかしながら、認証機能はセキュリティを要する分野で利用されることから、機能利用者を限定した方が望ましいという視点もある。

【0355】

そこで、図36は、上記観点を考慮して、NAND型フラッシュメモリ10の上記Read、Writeコマンドと親和性の良いコマンドマッピング例を示している。

10

【0356】

上記一般的なコマンドシーケンスと異なる点は、Security Prefixの入力コマンドを当該コマンドの前に付与している点である。ここで、Security Prefixは、単バイトで構成する場合、複数バイトで構成する場合が考えられる。コマンドSecurity Prefixは、当該認証機能を必要とする利用者によりのみ開示される。利用者管理の観点では、コマンドSecurity Prefixは、複数バイトで構成されるほうが望ましい。

【0357】

(a)で示すように、データ読出しコマンドシーケンスと同様に、I/O端子に、順次、コマンド(Security Prefix) - コマンド(00h) - アドレス(ADD) - コマンド(30h)により読出し対象のブロック及びページアドレスが指定される。ここで、Addressに設定された値を更に利用者管理用に特別な値とすることも可能であり、若しくは内部にて無視される値とすることも可能である。

20

続いて、コマンド(30h)の入力後にNAND型フラッシュメモリ10は、読出しのためのBusy状態となり、読出し完了後にReady状態へと遷移する。Ready状態へ遷移後、データ出力(Dout)が可能となり、REやDQS等を供給することで、インデックス情報i、v、固有の暗号化秘密識別情報(E-SecretID)、共通に付される鍵管理情報(FKB)等のデータを読み出すことが可能となる。

(b)で示すように、データ書き込みコマンドシーケンスと同様に、I/O端子に、順次、コマンド(Security Prefix) - コマンド(80h) - アドレス(ADD) - データ(Din 32B) - コマンド(10h)を入力することにより、対象データの入力を行う。ここで、Addressに設定された値を更に利用者管理用に特別な値とすることも可能であり、若しくは内部にて無視される値とすることも可能である。ここで、本シーケンスは書き込みシーケンスと共通箇所が多いものの、実際にはセルアレイへのデータ書き込みは必要としなく、NAND型フラッシュメモリ10が認証処理の計算に必要とするデータ入力のために使用される。認証処理の計算に必要とするデータの例としては、ホスト装置20の固有情報Hciや乱数等がある。

30

続いて、認証処理の計算が終了するまでの期間Busy状態となり、計算が終了し、かつ上記のように、データキャッシュDC_A ~ DC_C中のセキュリティーデータが全てクリアされた後に、Ready状態へと遷移する。

【0358】

40

(b)で示すように、Ready状態へと遷移した後、ホスト装置20は、I/O端子に、順次、コマンド(05h) - アドレス(ADD) - コマンド(E0h)を入力し、認証処理の計算結果が保持されているカラムアドレスを指定することで結果の取得が可能となる。認証処理の計算結果の例としてはOneway-ID等がある。

【0359】

<Set / Get featureコマンドと親和性の良いコマンドマッピング例>

次に、図37に沿って、本認証機能を適用したNAND型フラッシュメモリ10のコマンド構成の別の例を示す。

NAND型フラッシュメモリ10には、当該メモリ10の機能を有効化するためのSet Featureと呼ばれるコマンド、及び、当該メモリ10の機能の有効化・無効化状況を読み

50

出すためのGet Featureと呼ばれるコマンドがある。これらのコマンドは、例えば、高速データ転送用の相補信号である / R E、 / W E、 / D Q S 等の入力を有効化するため等に用いられる。

【 0 3 6 0 】

Set Featureは、 E E h - A d d r e s s Data inputにて機能の設定を行う。ここで、 A d d r e s s には機能番号が設定され、Data inputには当該機能番号にて示される機能のパラメータが入力される。その後、機能有効化のためのBusy期間があり、有効化の後、Readyへと遷移する。

【 0 3 6 1 】

Get Featureは、 E F h - A d d r e s s Data outputにて、機能の有効化・無効化状況の読出しを行う。ここで、 A d d r e s s には機能番号が設定され、Data outputには当該機能番号にて示される機能のパラメータが出力される。 A d d r e s s とData outputとの間には、内部での設定パラメータ読出しのためのBusy期間が存在する。

10

【 0 3 6 2 】

本実施形態は、これらSet Feature、Get Featureを流用したコマンドシーケンスの例である。

【 0 3 6 3 】

(a) に示すように、コマンドシーケンスは、上記と同様であるが、指定する A d d r e s s が異なる。ここで、 A d d r e s s は単バイトで構成する場合、複数バイトで構成する場合が考えられる。 A d d r e s s は当該認証機能を必要とする利用者によりのみ開示される。利用者管理の観点では、 A d d r e s s は複数バイトで構成されるほうが望ましい。Data output及びData inputの例としては、上記図 3 7 にて示したものと同様のインデックス情報 i、 v である。

20

【 0 3 6 4 】

(b) に示すように、Data input用のコマンド (E E h) - アドレス (A D D) - データ (D i n) のコマンドシーケンスは、同時に認証処理の実行を誘発し、Busy期間中に N A N D 型フラッシュメモリ 1 0 は認証処理の計算を行う。

【 0 3 6 5 】

続いて、計算が終了し、かつセキュリティーデータがデータキャッシュよりクリアされた後に、Ready状態へと遷移する。Ready状態へと遷移した後、ホスト装置 2 0 は、 O n e w a y - I D を読み出すことが可能である。

30

【 0 3 6 6 】

< 作用効果 >

第 7 の実施形態に係る認証装置、被認証装置及び認証方法によれば、少なくとも上記と同様の作用効果 (1) 乃至 (5) を得ることができる。

【 0 3 6 7 】

更に、本実施形態では、図 3 6 に示したように、 N A N D 型フラッシュメモリ 1 0 のコマンドシーケンスとできるだけ共通化させることができる。そのため、セキュリティを考慮しつつ、回路の実装面積を極小化できるため、上記実施形態に係る認証機能を実装する場合により有効である。

40

【 0 3 6 8 】

また、図 3 7 に示したように、当該メモリ 1 0 の機能を有効化するためのSet Featureと呼ばれるコマンド、及び、当該メモリ 1 0 の機能の有効化・無効化状況を読み出すためのGet Featureと呼ばれるコマンドに対しても、必要に応じて共通化させて適用が可能である。

【 0 3 6 9 】

ここで、Busy状態からReady状態へ戻る前のタイミングで、データキャッシュ D C _ A ~ D C _ C のデータを全てクリアする点は、上記と同様である。

【 0 3 7 0 】

[第 8 の実施形態 (メモリカード、コンテンツ保護、 H D D への一応用例)]

50

第8の実施形態は、メモリカード、コンテンツ保護、HDDへの一応用例に関するものである。この説明において、上記実施形態と重複する部分の説明については、省略する。

【0371】

メモリカードへの応用例

図38を用い、本認証機能を適用したNAND型フラッシュメモリ10を搭載したメモリカードの構成例を示す。

【0372】

図示するように、メモリカード55は、NANDフラッシュメモリ10の動作を制御する機能、ホスト装置20側とのインターフェースを制御する機能等を有するコントローラ19を搭載する。

【0373】

NANDパッケージ内に積層された複数のNAND型フラッシュメモリチップ10(MCP1)、(MCP2)を少なくとも1つ以上有する。ここで、NANDパッケージ内の少なくとも1つ以上のNANDフラッシュメモリチップ10が、上記実施形態に係る認証機能・被認証機能を有すれば良い。換言すると、NANDパッケージ内のNANDフラッシュメモリチップ10の全てが、上記実施形態における認証機能・被認証機能を有していなくてもよい。更に、メモリカード55内に搭載されたNANDパッケージの全てが実施形態における認証機能・被認証機能を有していなくてもよい。明確化のために、本実施形態のNAND型フラッシュメモリ10は、NANDパッケージを指すこともあれば、NANDフラッシュメモリチップを指すこともある。

【0374】

メモリカード55内のコントローラ19は、NANDパッケージ内のNAND I/Fを経由して、上記実施形態に係る認証機能・被認証機能を制御する機能を有する。ここで、複数のNANDパッケージのいずれか一つのみの認証機能・被認証機能を制御する機能であってもよいし、複数のNANDパッケージの各々の認証機能・被認証機能を制御する機能であってもよい。更に、NANDパッケージ内のいずれか一つのNANDフラッシュメモリチップ10の認証機能・被認証機能を制御する機能であってもよいし、NANDパッケージ内の各々のNANDフラッシュメモリチップ10の認証機能・被認証機能を制御する機能であってもよい。

【0375】

コンテンツ保護への応用例1

図39を用い、上記認証機能を適用したNAND型フラッシュメモリ10を搭載したメモリカード55のコンテンツ保護への応用例1を示す。簡略化のため、本発明明細書内で既に説明した内容については説明を割愛する。

【0376】

メモリカード55内には、コントローラ19、NANDパッケージ(MCP1)、(MCP2)が搭載されている。ここで、NANDパッケージ(MCP1)、(MCP2)は、上記実施形態に係る認証機能・被認証機能を有する。

【0377】

ホスト装置20は、上記実施形態にて示した認証処理により、NAND型フラッシュメモリ10のNANDパッケージ(MCP1)、(MCP2)は、秘密識別情報Secret IDの正当性を確認する。

【0378】

正当性確認後、ホスト装置20は、秘密識別情報Secret IDに基づいて、第2の実施形態において説明した方法を用い、EMIDの計算処理を行う。

【0379】

ここで、NANDパッケージ(MCP2)は、コンテンツ(Content)書き込み時に、EMIDとコンテンツを関連付けるためのBinding Dataを生成する。Binding Dataには、コンテンツを暗号化・復号化するための鍵に関わるデータを含んでおくことが望ましい。Binding Dataは、カード55内に搭載されたNANDパッケージ(MCP1)、(MCP

10

20

30

40

50

2) のいずれかに記録される。ここで、Binding Dataが記録されるNANDパッケージは、認証処理に用いた秘密識別情報Secret IDを有するNANDパッケージ(MCP1)であってもよいし、他のNANDパッケージ(MCP2)であってもよい。図39では後者の例を示しているがこれに限られない。また、コンテンツの記録位置も同様に、いずれのNANDパッケージであってもよい。

【0380】

コンテンツ(Content)再生時には、EMIDとコンテンツを関連付けるためのBinding Dataと秘密識別情報Secret IDとを認証処理して得られたEMIDと、コンテンツの関連性を計算・確認して、関連性が確認された場合にのみコンテンツを再生する。

【0381】

上記構成により、コンテンツ(Content)は、秘密識別情報Secret IDと関連付けられる。そのため、同一の秘密識別情報Secret IDを有さない他のメモリカードにコンテンツやBinding Dataを不正に複製しても、コンテンツの再生ができなくなる効果が得られる点で、有利である。

【0382】

HDDへの応用例1

図40を用い、本認証機能を適用したNAND型フラッシュメモリ10を利用したハードディスクドライブ(HDD)の構成例1を示す。

【0383】

図示するように、HDDパッケージ200には、少なくとも一つ以上のNANDパッケージ(MCP1)を搭載し、内少なくとも一つのNANDパッケージは上記実施形態に係る認証機能・被認証機能を有する。

【0384】

また、HDDパッケージ200には、少なくとも一つのHDD210を搭載する。

【0385】

更に、NANDパッケージ(MCP1)の制御、HDD210の制御、ホスト装置とのインターフェースの制御等を実行するブリッジコントローラ190を搭載する。ブリッジコントローラ190は、単独の集積回路から構成されていてもよいし、複数の集積回路から構成されていてもよい。また、集積回路とファームウェアの組み合わせにより機能を実現してもよい。

【0386】

NANDパッケージ(MCP1)内の認証機能・被認証機能は、ブリッジコントローラ190を経由してホスト装置であるHDD210へと提供される。

【0387】

HDDへの応用例2

図41を用い、本認証機能を適用したNAND型フラッシュメモリ10を利用したハードディスクドライブ(HDD)の別の構成例を示す。

【0388】

図示するように、HDDパッケージ200には、上記図38にて説明したメモリカード55を接続するためのメモリカードソケット550を有する。

【0389】

また、HDDパッケージ200には、少なくとも一つの以上のHDD210を搭載する。更に、メモリカード55の制御、HDD210の制御、ホスト装置とのインターフェースの制御等を実行するブリッジコントローラ190を搭載する。ブリッジコントローラ190は、単独の集積回路から構成されていてもよいし、複数の集積回路から構成されていてもよい。また、集積回路とファームウェアの組み合わせにより機能を実現してもよい。

【0390】

メモリカード55内の認証機能・被認証機能は、ブリッジコントローラ190を経由してホスト装置であるHDD210へと提供される。

【0391】

10

20

30

40

50

コンテンツ保護への応用例 2

図 4 2 にて、本認証機能を適用した NAND 型フラッシュメモリ 1 0 を利用したハードディスクドライブ (HDD) のコンテンツ保護への応用例を示す。本実施形態は、図 4 1 にて示した HDD 構成を例に取っているが、図 4 0 にて示した HDD 構成にも適用可能である。

【 0 3 9 2 】

図示するように、HDD パッケージ 2 0 0 A、2 0 0 B 内には、ブリッジコントローラ 1 9 0 A、1 9 0 B、メモリカードソケット 5 5 0 A、5 5 0 B、HDD 2 1 0 A、2 1 0 B がそれぞれ搭載されている。

【 0 3 9 3 】

ここで、メモリカード 5 5 は、上記実施形態のいずれかの認証機能・被認証機能を有する。ホスト装置 2 0 は、上記実施形態にて示した認証処理により NAND 型フラッシュメモリ 1 0 の秘密識別情報 Secret ID の正当性を確認する。正当性確認後、ホスト装置 2 0 は、秘密識別情報 Secret ID に基づいて第 2 の実施形態にて示した方法にて、EMID の計算処理を行う。

【 0 3 9 4 】

コンテンツ (Content) 書き込み時には、EMID とコンテンツを関連付けるための Binding Data を生成する。Binding Data にはコンテンツを暗号化・復号化するための鍵に関するデータを含んでおくことが望ましい。Binding Data は、メモリカード 5 5、若しくは、HDD 2 1 0 A、2 1 0 B のいずれかに記録される。ここでは、HDD 2 1 0 A、2 1 0 B に記録される例を示しているがこれに限られない。また、コンテンツの記録位置も同様に、カード 5 5 若しくは HDD 2 1 0 A、2 1 0 B のいずれであってもよい。

【 0 3 9 5 】

コンテンツ (Content) 再生時には、EMID とコンテンツを関連付けるための Binding Data と、秘密識別情報 Secret ID を認証処理して得られた EMID と、コンテンツの関連性を計算・確認し関連性が確認された場合にのみコンテンツを再生する。

【 0 3 9 6 】

本実施形態は、カードソケット 5 5 0 A を経由してメモリカード 5 5 内の NAND フラッシュメモリ 1 0 が有する認証機能・被認証機能を利用する例であるが、図 4 0 に示した HDD が直接 NAND パッケージを搭載し、制御する構成においても適用可能である。この場合、メモリカードを NAND パッケージに置き換えればよい。

【 0 3 9 7 】

更に、カードソケット 5 5 0 A、5 5 0 B を有する HDD について適用可能な応用例として、同様の HDD パッケージが複数あった場合、両 HDD パッケージにコンテンツや Binding Data を複製することで、カードを移動するのみでいずれの HDD に記録されたコンテンツを再生することも可能となる。ここで、Binding Data は、HDD でなく、カードに記録されていてもよいし、または両方に記録されていてもよい。

【 0 3 9 8 】

本構成により、コンテンツ (Content) は、メモリカード 5 5 若しくは NAND パッケージ内の秘密識別情報 Secret ID と関連付けられるため、同一の秘密識別情報 Secret ID を有さないメモリカード 5 5 にコンテンツや Binding Data を不正複製しても、コンテンツの再生ができなくなる効果が得られる。

【 0 3 9 9 】

更に、図 4 1 にて示した HDD パッケージがメモリソケットを有する例においては、メモリカードのみを移動することで複数の HDD に記録されたコンテンツを再生することが可能となる。これは一般にメモリカードに比較し、HDD は筐体が大きく、据え置き用途等で用いられることから、可搬性上有利である。

【 0 4 0 0 】

コンテンツ保護への応用例 3

図 4 3 を用い、本認証機能を適用した NAND 型フラッシュメモリ 1 0 を利用したハー

10

20

30

40

50

ドディスクドライブ（HDD）のコンテンツ保護への応用例3を説明する。本実施形態は、ホスト装置20が、メモリカードソケット550を有し、外付けHDD210を利用する例である。

【0401】

図示するように、HDDパッケージ200内には、ブリッジコントローラ190、HDD210が搭載されている。

【0402】

ホスト装置20には、メモリカードソケット550に挿入されるメモリカード55内に備える認証機能、カード制御機能が搭載されている。メモリカード55には、上記実施形態いずれかに係る認証機能・被認証機能を有するNANDパッケージが搭載されている。

10

【0403】

上記構成において、ホスト装置20は、上記実施形態にて示した認証処理によりNAND型フラッシュメモリ10の秘密識別情報Secret IDの正当性を確認する。

【0404】

正当性確認後、ホスト装置20は、秘密識別情報Secret IDに基づいて、上記第2の実施形態に係る方法を用い、EMIDの計算処理を行う。

【0405】

コンテンツ（Content）書き込み時には、EMIDとコンテンツを関連付けるためのBinding Dataを生成する。Binding Dataには、コンテンツを暗号化・復号化するための鍵に関わるデータを含んでおくことが望ましい。Binding Dataは、メモリカード55、若しくは、HDD210のいずれかに記録される。ここでは、後者の例を示しているがこれにと限られない。また、コンテンツの記録位置も同ように、カード55若しくはHDD210のいずれであってもよい。

20

【0406】

コンテンツ（Content）再生時には、EMIDとコンテンツを関連付けるためのBinding Dataと、秘密識別情報Secret IDを認証処理して得られたEMIDと、コンテンツの関連性を計算・確認し関連性が確認された場合にのみコンテンツを再生する。

【0407】

本実施形態は、カードソケット550を経由してメモリカード55内のNANDフラッシュメモリ10が有する認証機能・被認証機能を利用する例であるが、ホスト装置20は、直接NANDパッケージを搭載し、制御する構成においても適用可能である。この場合、前記のメモリカード55をNANDパッケージに置き換えればよい。

30

【0408】

更に、カードソケット550を有するホスト装置20について適用可能な応用例として、同様のホスト装置20が複数あった場合、メモリカード55とHDDパッケージ200を別のホスト装置20と接続することで、いずれのホスト装置20でもコンテンツを再生することも可能となる。ここで、コンテンツやBinding Dataは、HDD210でなく、カード55に記録されていてもよいし、または両方に記録されていてもよい。

【0409】

本構成により、コンテンツはメモリカード55若しくはNANDパッケージ内の秘密識別情報Secret IDと関連付けられるため、同一の秘密識別情報Secret IDを有さないメモリカードにコンテンツやBinding Dataを不正複製しても、コンテンツの再生ができなくなる効果が得られる。更に、メモリカード55とHDD210を移動することで複数のホスト装置でコンテンツを再生することが可能となる。

40

【0410】

コンテンツ保護への応用例4

図44を用い、本認証機能を適用したNAND型フラッシュメモリ10を利用したハードディスクドライブ（HDD）のコンテンツ保護への応用例4を説明する。本実施形態は、ホスト装置20がメモリカードソケット550を有し、更に内蔵HDD210を利用した例である。

50

【 0 4 1 1 】

図示するように、HDDパッケージ200内には、ブリッジコントローラ190、HDD210が搭載されている。

【 0 4 1 2 】

ホスト装置20には、メモリカードソケット550に挿入されるメモリカード55内に備える認証機能、カード制御機能が搭載されている。メモリカード55には、上記実施形態いずれかに係る認証機能・被認証機能を有するNANDパッケージが搭載されている。

【 0 4 1 3 】

上記構成において、ホスト装置20は、上記実施形態にて示した認証処理によりNAND型フラッシュメモリ10の秘密識別情報Secret IDの正当性を確認する。

10

【 0 4 1 4 】

正当性確認後、ホスト装置20は、秘密識別情報Secret IDに基づいて、上記第2の実施形態に係る方法を用い、EMIDの計算処理を行う。

【 0 4 1 5 】

コンテンツ(Content)書き込み時には、EMIDとコンテンツを関連付けるためのBinding Dataを生成する。Binding Dataには、コンテンツを暗号化・復号化するための鍵に関わるデータを含んでおくことが望ましい。Binding Dataは、メモリカード55、若しくは、HDD210のいずれかに記録される。ここでは、後者の例を示しているがこれに限られない。また、コンテンツの記録位置も同様に、カード55若しくはHDD210のいずれであってもよい。

20

【 0 4 1 6 】

コンテンツ(Content)再生時には、EMIDとコンテンツを関連付けるためのBinding Dataと、秘密識別情報Secret IDを認証処理して得られたEMIDと、コンテンツの関連性を計算・確認し関連性が確認された場合にのみコンテンツを再生する。

【 0 4 1 7 】

本実施形態は、カードソケット550を経由してメモリカード55内のNANDフラッシュメモリ10が有する認証機能・被認証機能を利用する例であるが、ホスト装置20は、直接NANDパッケージを搭載し、制御する構成においても適用可能である。この場合、前記のメモリカード55をNANDパッケージに置き換えればよい。

【 0 4 1 8 】

更に、カードソケット550を有するホスト装置20について適用可能な応用例として、同様のホスト装置20が複数あった場合、メモリカード55とHDDパッケージ200を別のホスト装置20と接続することで、いずれのホスト装置20でもコンテンツを再生することも可能となる。ここで、コンテンツやBinding Dataは、HDD210でなく、カード55に記録されていてもよいし、または両方に記録されていてもよい。

30

【 0 4 1 9 】

本構成により、コンテンツはメモリカード55若しくはNANDパッケージ内の秘密識別情報Secret IDと関連付けられるため、同一の秘密識別情報Secret IDを有さないメモリカードにコンテンツやBinding Dataを不正複製しても、コンテンツの再生ができなくなる効果が得られる。更に、メモリカード55とHDD210を移動することで複数のホスト装置でコンテンツを再生することが可能となる。

40

【 0 4 2 0 】

[変形例2 (データキャッシュ利用のその他の一例)]

変形例2は、上記第6の実施形態で説明したデータキャッシュの認証処理への利用のその他の構成例に関するものである。この説明において、上記実施形態と重複する部分の説明については、省略する。

【 0 4 2 1 】

< センスアンプおよびその周辺回路の構成例 >

上記センスアンプおよび周辺回路の構成例については、図45のように示される。

図示するように、変形例2では、DC__A、DC__B、DC__C、DC__Sがデータキ

50

キャッシュ12であり、DC_Aのみが、カラム制御回路を介してデータ線と接続されており、チップ外部とのデータの授受に使用される。またDC_Sは、データに応じてセンスアンプの動作を制御する用途で使われるラッチである。DC_B、DC_C、DC_SはDC_Aとセンスアンプの間のバス(LBUS)に並列に接続されてデータキャッシュとして使用され、外部とデータの授受を行う場合にはDC_Aを介する必要がある。カラム制御回路は、カラムアドレスに応じたアドレスのDC_Aをデータ線と接続する。NANDフラッシュメモリが通常の動作で使用される場合には、アドレス制御回路から供給されたカラムアドレスを用いるが、本提案の認証シーケンスを行う場合には演算器が指定するアドレスを用いる。通常のアドレスを使用するか、演算器のアドレスを使用するかはモード切替信号によって切り替えられるようになっている。

10

【0422】

<センスアンプ、データキャッシュの等価回路例>

図46は、図45中のセンスアンプ77、およびデータキャッシュ12の等価回路例について示すものである。

【0423】

以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

20

【符号の説明】

【0424】

10...NAND型フラッシュメモリ、19...コントローラ、20...ホスト装置、11...セルアレイ、23...メモリ、E-SecretID...固有の暗号化秘密識別情報、SecretID...固有の秘密識別情報、FKB...共通に付される鍵管理情報、NKey...第1鍵情報、HKey...第2鍵情報、SKey...セッション鍵情報。

【要約】


【課題】秘密情報の不正利用の防止に有利な半導体記憶装置を提供する。

【解決手段】実施形態によれば、半導体記憶装置は、外部からアクセスが可能な通常領域と、外部からのアクセスが制限され認証に利用される秘匿情報が記録される秘匿領域と、を少なくとも有するセルアレイ11と、外部との認証を行う認証回路17と、外部からのアクセスが可能な第1データキャッシュ回路と、外部からのアクセスが制限される第2データキャッシュ回路とを備えるデータキャッシュ12とを具備し、外部から認証パラメータを含む認証要求を受信した場合、前記認証パラメータを前記第1データキャッシュ回路に格納し、前記秘匿領域から前記秘匿情報を読み出して前記第2データキャッシュ回路に格納して、外部への出力を禁止し、前記秘匿情報により前記認証パラメータを暗号処理して認証情報を取得し、前記認証情報を前記第1データキャッシュ回路に格納する。


30

【選択図】図31


【 図 1 】




【 図 2 】




【 図 3 】




【 図 4 】




【図5】




【図6】



【図7】




【図8】




【 図 9 】

図 9 変形例1 (Storage/Card)販売時にFKBが未記録の場合



【 図 10 】


図 10



変形例1 (FKBを後からダウンロードする場合)

【 図 11 】


図 11



FKB書き込みプロセス(変形例1)


【 図 12 】

図 12




第2の実施形態


【 図 1 3 】




【 図 1 4 】



【 図 1 5 】




【 図 1 6 】




【 図 17 】

図 17




【 図 19 】

図 19




【 図 18 】

図 18




【 図 20 】

図 20




【図 2 1】

図 21




【図 2 2】

図 22




【図 2 3】

図 23




【図 2 4】

図 24




【 図 25 】

図 25




【 図 26 】

図 26




【 図 27 】

図 27 アクセス制御パターンの例




【 図 28 】


図 28




【図 29】




【図 30】




【図 32】



【図 31】




【図 33】




【 図 3 4 】

図 34



【 図 3 5 】


図 35



【 図 3 6 】

図 36


第7の実施形態(コマンドマッピング例)




【 図 3 7 】

図 37


Set/Get featureコマンド例




【 図 38 】




【 図 39 】




【 図 40 】




【 図 41 】




【 図 4 2 】




【 図 4 3 】



【 図 4 4 】



【 図 4 5 】



フロントページの続き

(51)Int.Cl. F I
G 1 1 C 16/02 (2006.01) G 1 1 C 17/00 6 0 1 T

- (74)代理人 100095441
 弁理士 白根 俊郎
- (74)代理人 100084618
 弁理士 村松 貞男
- (74)代理人 100103034
 弁理士 野河 信久
- (74)代理人 100119976
 弁理士 幸長 保次郎
- (74)代理人 100153051
 弁理士 河野 直樹
- (74)代理人 100140176
 弁理士 砂川 克
- (74)代理人 100158805
 弁理士 井関 守三
- (74)代理人 100124394
 弁理士 佐藤 立志
- (74)代理人 100112807
 弁理士 岡田 貴志
- (74)代理人 100111073
 弁理士 堀内 美保子
- (74)代理人 100134290
 弁理士 竹内 将訓
- (72)発明者 長井 裕士
 東京都港区芝浦一丁目1番1号 株式会社東芝内
- (72)発明者 鈴木 俊宏
 東京都港区芝浦一丁目1番1号 株式会社東芝内
- (72)発明者 柴田 昇
 東京都港区芝浦一丁目1番1号 株式会社東芝内
- (72)発明者 加藤 拓
 東京都港区芝浦一丁目1番1号 株式会社東芝内
- (72)発明者 松下 達之
 東京都港区芝浦一丁目1番1号 株式会社東芝内

審査官 岸野 徹

- (56)参考文献 特許第4991971(JP, B1)
 特開2009-027557(JP, A)
 特開2010-268417(JP, A)
 特開2004-252707(JP, A)
 特開2008-269088(JP, A)
 特開2012-014416(JP, A)

- (58)調査した分野(Int.Cl., DB名)
 G 0 6 F 1 2 / 1 4
 G 0 6 F 2 1 / 2 2

G 0 6 F 2 1 / 2 4
H 0 4 L 9 / 0 8
H 0 4 L 9 / 3 2