



(19) 中華民國智慧財產局

(12) 發明說明書公告本

(11) 證書號數：TW I607595 B

(45) 公告日：中華民國 106 (2017) 年 12 月 01 日

(21) 申請案號：105123160 (22) 申請日：中華民國 105 (2016) 年 07 月 22 日

(51) Int. Cl. : H01L51/50 (2006.01) H01L51/52 (2006.01)

(71) 申請人：元太科技工業股份有限公司 (中華民國) E INK HOLDINGS INC. (TW)

新竹市科學工業園區力行一路 3 號

(72) 發明人：張國彥 CHANG, KUO-YEN (TW)；葉佳俊 YEH, CHIA-CHUN (TW)；鄭國興 CHENG, KUO-HSING (TW)；吳幸怡 WU, HSING-YI (TW)

(74) 代理人：葉璟宗；詹東穎；劉亞君

(56) 參考文獻：

TW 200507032A

TW 200917490A

TW 201405804A

TW 201407846A

CN 1812119A

審查人員：蕭盛澤

申請專利範圍項數：22 項 圖式數：9 共 37 頁

(54) 名稱

電子元件封裝體


ELECTRONIC DEVICE PACKAGE

(57) 摘要

一種電子元件封裝體包括一承載板、一電子元件、一第一絕緣層以及一阻隔層。承載板包括一中心區、一內邊緣區以及一外邊緣區，其中內邊緣區位於中心區與外邊緣區之間。電子元件配置於承載板上且位於中心區。第一絕緣層配置於承載板上並重疊於電子元件，且第一絕緣層由中心區延伸至內邊緣區。阻隔層設置於承載板上，且阻隔層露出中央區，其中阻隔層包括一側壁接觸部以及一延伸部。側壁接觸部圍繞第一絕緣層的側表面，且延伸部由側壁接觸部以遠離第一絕緣層的方向延伸至外邊緣區。

An electronic device package includes a carrying board, an electronic device, a first insulating layer and a barrier layer. The carrying board includes a central area, an inner edge area and an outer edge area. The inner edge area is located between the center area and the outer edge area. The first insulating layer is deposited on the carrying board and is overlapped with the electronic device. The first insulating layer extends from the inner edge area to the outer area. The barrier layer is deposited on the carrying board, and reveals the center area. The barrier layer includes a sidewall contact portion and an extending portion. The sidewall contact portion surrounds a side surface of the first insulating layer, and the extending portion extends from the sidewall contact portion to the outer edge area in a direction away from the first insulating layer.

指定代表圖：



【圖3】

符號簡單說明：

- 10c . . . 電子元件封裝體
- 100 . . . 承載板
- 102A . . . 軟性基板
- 102B . . . 支撐基板
- 104 . . . 底阻隔層
- 106 . . . 有機緩衝層
- 110 . . . 電子元件
- 112 . . . 有機薄膜電晶體
- 122 . . . 第一絕緣層
- 124 . . . 第二絕緣層
- 126 . . . 側壁部分
- 130 . . . 阻隔層
- 132 . . . 側壁接觸部
- 134 . . . 延伸部
- 136 . . . 覆蓋部
- 142、144 . . . 介面
- 150a . . . 側壁阻擋結構
- 152a、152b . . . 子阻擋結構
- AA . . . 中心區
- CH . . . 有機半導體通道層
- D . . . 汲極
- EPL . . . 顯示介質層
- G . . . 閘極
- IB . . . 內邊緣區
- M1 . . . 走線
- M2 . . . 導電層
- OB . . . 外邊緣區
- PV . . . 保護層
- S . . . 源極
- S1、S2、S3 . . . 側表面

【發明說明書】

【中文發明名稱】 電子元件封裝體

【英文發明名稱】 ELECTRONIC DEVICE PACKAGE

【技術領域】

【0001】 本發明是有關於一種封裝體，且特別是有關於一種電子元件封裝體。

【先前技術】

【0002】 隨著電子產品中電子元件的設計日趨精密，一些電子元件對於水氣較為敏感。以有機薄膜電晶體陣列為例，水氣的滲入容易造成有機薄膜電晶體的老化而無法正常運作。一般來說，有機薄膜電晶體陣列是由依序堆疊的多個膜層構成。這些膜層有一部份可以由陣列的中央連續地延伸至邊緣。水氣及氧氣可能透過延伸到邊緣的膜層的側邊滲入至內部，從而加速有機薄膜電晶體的老化，這將造成電子產品壽命的減短，以致無法符合市場的需求。

【發明內容】

【0003】 本發明提供一種電子元件封裝體，可降低電子元件受到從側面來的水氣而破壞的機率。

【0004】 本發明提供的一種電子元件封裝體包括一承載板、一電

子元件、一第一絕緣層以及一阻隔層。承載板包括一中心區、一內邊緣區以及一外邊緣區，其中內邊緣區位於中心區與外邊緣區之間。電子元件配置於承載板上且位於中心區。第一絕緣層配置於承載板上並重疊於電子元件，且第一絕緣層由中心區延伸至內邊緣區。阻隔層設置於承載板上，且阻隔層露出中央區，其中阻隔層包括一側壁接觸部以及一延伸部。側壁接觸部圍繞第一絕緣層的側表面，且延伸部由側壁接觸部以遠離第一絕緣層的方向延伸至外邊緣區。

【0005】 在本發明的一實施例中，上述的阻隔層更包括一覆蓋部，其由側壁接觸部以遠離延伸部的方向延伸而覆蓋於第一絕緣層上方，且覆蓋部暴露出中心區。

【0006】 在本發明的一實施例中，上述的電子元件包括一有機薄膜電晶體，其中有機薄膜電晶體包括一閘極、一源極、一汲極以及一有機半導體通道層。閘極的面積重疊於有機半導體通道層的面積。第一絕緣層位於閘極與有機半導體通道層之間。源極與汲極連接有機半導體通道層。

【0007】 在本發明的一實施例中，上述的側壁接觸部覆蓋第一絕緣層的側表面。

【0008】 在本發明的一實施例中，上述的電子元件封裝體更包括一第二絕緣層，第一絕緣層配置於第二絕緣層與承載板之間。

【0009】 在本發明的一實施例中，上述的第二絕緣層的面積超出第一絕緣層的側表面而具有一側壁部分，側壁部分位於第一絕緣

層的側表面與側壁接觸部之間。

【0010】 在本發明的一實施例中，上述的電子元件封裝體更包括一側壁阻擋結構，設置在內邊緣區中，且貫穿第一絕緣層並構成擋牆狀。

【0011】 在本發明的一實施例中，上述的側壁阻擋結構包括在垂直該承載板的方向上堆疊的多個子阻擋結構。子阻擋結構的材質包括金屬。

【0012】 在本發明的一實施例中，上述的阻隔層的延伸部在遠離承載板的一上側具有凹凸表面。其中凹凸表面為鋸齒狀、微杯狀、階梯狀或以上任選一種以上的組合。

【0013】 在本發明的一實施例中，上述的阻隔層的材料為氮化矽(SiN_x)、氧化矽(SiO_x)或多層氮化矽/氧化矽($\text{SiN}_x/\text{SiO}_x$)薄膜。

【0014】 在本發明的一實施例中，上述的電子元件封裝體更包括一有機緩衝層、一底阻隔層、一顯示介質層以及一保護層。有機緩衝層配置於電子元件與承載板之間。底阻隔層配置於有機緩衝層與承載板之間。顯示介質層配置於電子元件上，其中顯示介質層與電子元件電性相連接並用以顯示影像。保護層配置於顯示介質層上。

【0015】 在本發明的一實施例中，上述的阻隔層的延伸部接觸底阻隔層。

【0016】 在本發明的一實施例中，上述的阻隔層的側壁接觸部覆蓋有機緩衝層的側表面。

【0017】 本發明提供的另一種電子元件封裝體包括一承載板、一電子元件、多個絕緣層以及一側壁阻擋結構。承載板包括一中心區以及一邊緣區。電子元件配置於承載板上並位於中心區。多個絕緣層配置於承載板上並重疊於電子元件，其中多個絕緣層分別由中心區延伸至邊緣區中。側壁阻擋結構設置在邊緣區中，其中側壁阻擋結構貫穿多個絕緣層並構成擋牆狀。

【0018】 在本發明的一實施例中，上述的側壁阻擋結構包括在垂直承載板的方向上堆疊的多個子阻擋結構。

【0019】 在本發明的一實施例中，上述多個子阻擋結構的其中一者電性連接電子元件。各子阻擋結構的材質包括金屬。

【0020】 在本發明的一實施例中，上述的側壁阻擋結構電性浮置。

【0021】 在本發明的一實施例中，上述的電子元件包括一有機薄膜電晶體。多個絕緣層包括一第一絕緣層與一第二絕緣層。有機薄膜電晶體包括一閘極、一源極、一汲極以及一有機半導體通道層。閘極的面積重疊於有機半導體通道層的面積。第一絕緣層位於閘極與有機半導體通道層之間。源極與汲極連接有機半導體通道層，且第一絕緣層配置於第二絕緣層與承載板之間。

【0022】 在本發明的一實施例中，上述的電子元件封裝體更包括一有機緩衝層、一底阻隔層、一顯示介質層以及一保護層。有機緩衝層設置於電子元件與承載板之間。底阻隔層設置於有機緩衝層與承載板之間。顯示介質層設置於電子元件上，其中顯示介質層與電子元件電性相連接並用以顯示影像。保護層設置於顯示介

質層上。

【0023】 基於上述，本發明電子元件封裝體中，阻擋結構在垂直於承載板所在平面上具有一定高度，而可在電子元件封裝體的周圍形成擋牆一般的結構。如此一來，可降低電子元件封裝體中電子元件受到從側面來的水氣而破壞的機率。

【0024】 為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

【圖式簡單說明】

【0025】

圖 1 為本發明第一實施例的電子元件封裝體的剖面示意圖。

圖 2 為本發明第二實施例的電子元件封裝體的剖面示意圖。

圖 3 為本發明第三實施例的電子元件封裝體的剖面示意圖。

圖 4 為第三實施例的電子元件封裝體 10c 的上視示意圖。

圖 5 為本發明第四實施例的電子元件封裝體的剖面示意圖。

圖 6 為本發明第五實施例電子元件封裝體的局部構件放大圖。

圖 7 為本發明第六實施例電子元件封裝體的局部構件放大圖。

圖 8 為本發明第七實施例電子元件封裝體的局部構件放大圖。

圖 9 為本發明第八實施例電子元件封裝體的局部構件放大

電子元件封裝體 10a 可更包括一底阻隔層 104，配置於電子元件 110 與軟性基板 102A 之間，且位於第一絕緣層 122 與軟性基板 102A 之間。底阻隔層 104 可為單層薄膜或是由多層薄膜所構成之疊層，本實施例不限定底阻隔層 104 之層數與構成材質。承上述，當底阻隔層 104 是由多層薄膜所構成之疊層時，底阻隔層 104 例如有機薄膜與無機薄膜交替堆疊所構成之疊層，或者，底阻隔層 104 亦可以是由多層無機薄膜堆疊所構成之疊層。當底阻隔層 104 是由多層無機薄膜堆疊所構成之疊層時，底阻隔層 104 可為氮化矽與氧化矽交替堆疊的疊層。底阻隔層 104 的水氣穿透率 (vapor water transmission rate, VWTR) 不高於 10^{-2} g/m² · 天，較佳係不高於 10^{-6} g/m² · 天。

【0032】 為了釋放電子元件 110 與底阻隔層 104 之間的應力且提升電子元件 110 的附著力，本實施例可以選擇性地於電子元件 110 與底阻隔層 104 之間設置有機緩衝層 106，以增進電子元件 110 的信賴性。在本實施例中，有機緩衝層 106 配置於電子元件 110 與承載板 100 之間且底阻隔層 104 位於有機緩衝層 106 與承載板 100 之間。

【0033】 電子元件 110 可包括薄膜電晶體 (Thin Film Transistor, TFT)。詳細來說，薄膜電晶體可包括非晶矽薄膜電晶體 (a-Si TFT)、微晶矽薄膜電晶體 (micro-Si TFT)、多晶矽薄膜電晶體 (p-Si TFT) 或有機薄膜電晶體 (OTFT) 等等電晶體。在本實施例中，電子元件 110 包括一有機薄膜電晶體 112 但不以此為限，在其他

實施例中電子元件 110 可更包括有電容結構、二極體或是其他構件等。有機薄膜電晶體 112 由多個圖案化的薄膜所構成且這些薄膜可藉由噴墨(ink-jet)、旋塗(spin coat)、柔版印刷、沉積等方法而成膜並藉由微影蝕刻法圖案化成所要的圖案。具體來說，有機薄膜電晶體 112 包括一閘極 G、一源極 S、一汲極 D 以及一有機半導體通道層 CH。閘極 G 的面積重疊於有機半導體通道層 CH 的面積。第一絕緣層 122 位於閘極 G 與有機半導體通道層 CH 之間。源極 S 與汲極 D 連接該有機半導體通道層 CH。在操作上，閘極 G 可以控制有機薄膜電晶體 112 的開啟(導通)與關閉(斷路)。當有機薄膜電晶體 112 為開啟(導通)的情形下，有機薄膜電晶體 112 可以允許源極 S 藉由有機半導體通道層 CH 電性導通至汲極 D。

【0034】 在本實施例中，電子元件封裝體 10a 更包括一第二絕緣層 124。第一絕緣層 122 配置於第二絕緣層 124 與承載板 100 之間。此外，在本實施例中，電子元件封裝體 10a 可更包括配置於第二絕緣層 124 上的導電層 M2，且導電層 M2 可以電性連接到汲極 D。以在電子元件 110 開啟時，讓電子元件 110 藉由導電層 M2 電性導通至其他構件。在本實施例中，電子元件封裝體 10a 實際上是由堆疊在承載板 100 上的多個膜層所構成。首先，在承載板 100 上依序設置底阻隔層 104 以及有機緩衝層 106。此時，做為有機薄膜電晶體 112 的源極 S 以及汲極 D 可與走線 M1 同為第一導電層，可同時形成在有機緩衝層 106 上。換言之，源極 S、汲極 D 以及走線 M1 可併入同樣的製程當中。接下來，可依序形成有機半

導體通道層 CH、第一絕緣層 122、閘極 G、第二絕緣層 124 以及走線 M2。在閘極 G 與走線 M2 形成前，可分別對第一絕緣層 122 與第二絕緣層 124 做適當的圖案化以在汲極 D 上形成一開口。如此一來，走線 M2 可藉由上述開口與汲極 D 電性相連接。

【0035】 在其他實施例中，電子元件封裝體 10a 可更包括其他絕緣層，本發明不限制絕緣層的數目。舉例來說，電子元件封裝體 10a 可更包括第三絕緣層、第四絕緣層等等。另外，第一絕緣層 122 與第二絕緣層 124 可為有機絕緣材料，其例如為聚對二甲苯基 (Parylene)、六甲基矽氧烷(HMDSO)或其他具有絕緣性質的有機材料。上述有機絕緣材料的水氣穿透率約可達到 10^{-2} g/m² · Day。不過，在製程中，無論第一絕緣層 122 與第二絕緣層 124 是利用化學氣相層積、物理氣相層積或是經由濕膜加熱固化成膜，第一絕緣層 122 或第二絕緣層 124 中的缺陷無法避免地會聚集而產生針孔(pin-hloe)。以圖 1 來說明，第一絕緣層 122 的側表面 S1 與第二絕緣層 124 的側表面 S2 若外露出來，水氣便可能由第一絕緣層 122 的側表面 S1 與第二絕緣層 124 的側表面 S2 進入，進一步藉由第一絕緣層 122 或第二絕緣層 124 中的針孔快速擴散而接觸電子元件 110，這可能造成電子元件 110 的損壞。

【0036】 在本實施例中，有機緩衝層 106 的一側表面 S3 外露也可能導致水氣由側表面 S3 進入而損壞電子元件 110。因此，阻隔層 130 的側壁接觸部 132 圍繞且覆蓋上述的側表面 S1、側表面 S2 以及側表面 S3，且阻隔層 130 的延伸部 134 由側壁接觸部 132 以遠

離第一絕緣層 122 的方向延伸至外邊緣層 OB，並接觸底阻隔層 104。此時，側壁接觸部 132 與延伸部 134 為一 L 型結構並設置承載板 100 的外邊緣區 OB。阻隔層 130 的材料可選用無機材料，例如氮化矽(SiNx)、氧化矽(SiOx)等。此外，阻隔層 130 可選擇由多層氮化矽/氧化矽(SiNx/SiOx)薄膜堆疊而成。上述材料的水氣穿透率為小於 10^{-4} g/m² · Day。阻隔層 130 的水氣穿透率越小越可阻隔水氣從電子元件封裝體 10a 的外側進入阻隔層 130 中，因此可確保電子元件 110 不受水氣的影響。不過，本發明中阻隔層 130 的材料不以此為限，材料可依據所要求的水氣穿透率來調整。

【0037】 此外，在本實施例中，阻隔層 130 的側壁接觸部 132 覆蓋有機緩衝層 106 的側表面 S3 以及第一絕緣層 122 的側表面 S1，側壁接觸部 132 接觸於側表面 S1、側表面 S2 以及側表面 S3 處形成一介面 140。此介面 140 有助於阻隔水氣從側壁接觸部 132 擴散至內側的第一絕緣層 122、第二絕緣層 124 以及有機緩衝層 106 中而接觸電子元件 110，因此可確保電子元件 110 的品質。詳細來說，介面 140 可以使得第一絕緣層 122、第二絕緣層 124 以及有機緩衝層 106 中的針孔(pin-hole)不與側壁接觸部 132 中的針孔連續。如此一來，水氣無法藉由針孔從電子元件封裝體 10a 的外側快速擴散進入內側而影響電子元件 110，因此可以確保電子元件 110 不受水氣的影響。

【0038】 在本實施例中，阻隔層 130 更包括一覆蓋部 136，覆蓋部 136 由側壁接觸部 132 以遠離延伸部 134 的方向延伸而覆蓋於第一

絕緣層 122 上方，且覆蓋部 136 露出中心區 AA。換言之，在本實施例中，中心區 AA 上並沒有設置阻隔層 130 的覆蓋部 136，或是阻隔層 130 沒有延伸到中心區 AA 或是沒有完全覆蓋住中心區 AA。一般來說，無機材料相較於有機材料有較易碎的特性。所以，阻隔層 130 相較地比第一絕緣層 122 與第二絕緣層 124 硬脆。以電子元件封裝體 10a 來說明，當電子元件封裝體 10a 進行落球測試時，若阻隔層 130 佈滿中心區 AA，則相對容易碎裂，而影響其他元件，甚至造成電子元件封裝體 10a 無法正常運作。因此，本實施例的阻隔層 130 露出中心區 AA，可降低阻隔層 130 碎裂的機率，因此可確保電子元件封裝體 10a 承受外力的能力。

【0039】 在本實施例中，電子元件封裝體 10a 可更包括一顯示介質層 EPL 以及一保護層 PV。顯示介質層 EPL 包覆於保護層 PV 與承載板 100 之間。顯示介質層 EPL 配置於電子元件 110 上，其中顯示介質層 EPL 與電子元件 110 可藉由導電層 M2 電性相連接並用以顯示影像。顯示介質層 EPL 中的顯示介質可為液晶、介電溶劑(dielectric solvent)與多個摻雜於介電溶劑中的帶電荷粒子所組成的顯示介質或是其他合適的顯示介質，本發明並不限定顯示介質的類型與材料。換言之，電子元件封裝體 10a 可以用於顯示畫面而作為顯示器，但在另一實施例中，電子元件 110 上可不設置有顯示介質層 EPL 而是設置有感應材料(例如可以將光能轉換為電能的光電轉換材料)，而使得電子元件封裝體 10a 用以作為感測器。

【0040】 圖 2 為本發明第二實施例的電子元件封裝體的剖面示意圖。請參照圖 2，電子元件封裝體 10b 包括圖 1 中的承載板 100、底阻隔層 104、有機緩衝層 106、電子元件 110、第一絕緣層 122、第二絕緣層 124、阻隔層 130、顯示介質層 EPL、一保護層 PV、導電層 M2 以及走線 M1。電子元件封裝體 10b 類似於圖 1 的實施例，上述組成構件的特性以及組成構件彼此的連接關係可以參照電子元件封裝體 10a 的相關描述，此處不再贅述。在本實施例中，電子元件封裝體 10b 與電子元件封裝體 10a 不同的是，第二絕緣層 124 的面積超出第一絕緣層 122 的側表面 S1 而具有一側壁部分 126。側壁部分 126 位於第一絕緣層 122 的側表面 S1 與側壁接觸部 132 之間，且第二絕緣層 124 可將第一絕緣層 122 包覆在內。此外，側壁接觸部 132 圍繞側表面 S1、側壁部分 126 遠離側表面 S1 的側表面 S2 以及有機緩衝層 106 的側表面 S3，且覆蓋上述的側表面 S2 以及側表面 S3。

【0041】 在本實施例中，側壁部分 126 可增加電子元件封裝體 10b 由內側朝向外側堆疊的膜層數量，且相互堆疊的兩膜層間會形成一介面。具體來說，電子元件封裝體 10b 的側壁由內側至外側堆疊的膜層依序為第一絕緣層 122、第二絕緣層 124 的側壁部分 126 以及側壁接觸部 132。側壁部分 126 的側表面 S2 以及有機緩衝層 106 的側表面 S3 與側壁接觸部 132 會形成一介面 142。另外，側壁部分 126 與第一絕緣層 122 的側表面 S1 會形成另一介面 144。如此一來，類似於圖 1 中的介面 140，上述的兩個介面 142 與 144

有助於阻隔水氣從電子元件封裝體 10b 的外側快速擴散進入內側而避免電子元件 110 受到水氣影響，因此可確保電子元件 110 的品質。

【0042】 值得注意的是，本發明並不限定絕緣層堆疊的數量，其數量可依需要進行調整。在另一實施例中，電子元件封裝體 10b 的有機緩衝層 106 的面積可以小於第二絕緣層 124，使側壁部分 126 包覆有機緩衝層 106 的側表面 S3。另外，電子元件封裝體 10b 可更包括一第三絕緣層(未繪示)，第三絕緣層的面積超出第二絕緣層 124 的側表面 S2 而具有另一側壁部份。在電子元件封裝體 10b 的側壁由內側至外側堆疊的膜層依序為第一絕緣層 122、第二絕緣層 124、第三絕緣層與側壁接觸部 132，且形成總共三個不同的介面。如此一來，三個不同的介面可有效的阻隔水氣從電子元件封裝體 10b 的外側擴散至內側，因此可確保電子元件 110 的品質。

【0043】 圖 3 為本發明第三實施例的電子元件封裝體的剖面示意圖。圖 4 為圖 3 實施例的電子元件封裝體 10c 的上視示意圖。首先請參照圖 3，電子元件封裝體 10c 包括圖 2 中的承載板 100、底阻隔層 104、有機緩衝層 106、電子元件 110、第一絕緣層 122、第二絕緣層 124、阻隔層 130、顯示介質層 EPL、一保護層 PV、導電層 M2 以及走線 M1。在電子元件封裝體 10c 中，類似於圖 2，上述組成構件的特性以及組成構件彼此的連接關係可以參照電子元件封裝體 10a 以及電子元件封裝體 10b 的相關描述，此處不再贅述。

【0044】 在本實施例中，電子元件封裝體 10c 與電子元件封裝體 10b 不同的是，電子元件封裝體 10c 更包括一或多個側壁阻擋結構 150a，設置在內邊緣區 IB 中，且貫穿第一絕緣層 122 與第二絕緣層 124 並構成檔牆狀。側壁阻擋結構 150a 配置於有機緩衝層 106 上且被阻隔層 130 的覆蓋部 136 覆蓋。具體來說，側壁阻擋結構 150a 可包括多條走線 M1、多個子阻擋結構 152a 以及多個子阻擋結構 152b，其中一個子阻擋結構 152a 以及其中一個子阻擋結構 152b 依序在垂直承載板 100 的方向上堆疊在其中一條走線 M1 上而構成其中一個側壁阻擋結構 150a。也就是說，走線 M1 實質上也可以作為構成側壁阻擋結構 150a 的其中一個子阻擋結構。

【0045】 在本實施例中，多個側壁阻擋結構 150a 的至少其中一者的走線 M1 可以電性連接電子元件 110。換言之，側壁阻擋結構 150a 可以用以傳遞電子元件 110 的訊號。另一實施例中，多個側壁阻擋結構 150a 的走線 M1 可全部都不電性連接電子元件 110。如此，側壁阻擋結構 150a 可以為電性浮置的狀態，也可以是作為靜電防護用的結構。

【0046】 接下來請同時參照圖 3 以及圖 4，由圖 3 及圖 4 可知多層堆疊的側壁阻擋結構 150a 實質上為一薄片狀，且在電子元件封裝體 10c 的周邊圍繞電子元件 110。換言之，側壁阻擋結構 150a 可使電子元件封裝體 10c 具有多個垂直於承載板 100 平面的檔牆狀結構，此結構可阻隔水氣從電子元件封裝體 10c 的外側擴散至中心區 AA 而影響電子元件 110 的運作。更詳細來說，多個擋牆狀

的側壁阻擋結構 150a 可使電子元件封裝體 10c 從內側到外側具有多個垂直於承載板 100 平面的介面。如此一來，類似於圖 1 中的介面 140，上述多個介面會防止水氣從外側藉由膜層中的針孔擴散進入內側。此外，雖然圖 3 中繪示有 3 個側壁阻擋結構 150a，但側壁阻擋結構 150a 的數量不以此為限。舉例來說，電子元件封裝體 10c 可包括 1 個、2 個、4 個等等的側壁阻擋結構 150a。進一步來說，在部分實施例中，由於側壁阻擋結構 150a 具備阻隔水氣的作用，設置有側壁阻擋結構 150a 的電子元件封裝體可選擇性的不需設置阻隔層 130，或是阻隔層 130 可選擇性地不具有側壁接觸部 132 與延伸部 134。

【0047】 圖 5 為本發明第四實施例的電子元件封裝體的剖面示意圖。請參照圖 5，類似於圖 4，在本實施例中電子元件封裝體 10d 包括電子元件封裝體 10c 的承載板 100、底阻隔層 104、有機緩衝層 106、電子元件 110、第一絕緣層 122、第二絕緣層 124、阻隔層 130、顯示介質層 EPL、一保護層 PV、導電層 M2 以及走線 M1。在電子元件封裝體 10d 中，類似於圖 3，上述組成構件的特性以及組成構件彼此的連接關係可以參照電子元件封裝體 10c 的相關描述，此處不再贅述。

【0048】 在本實施例中，類似於圖 3，電子元件封裝體 10d 更包括一側壁阻擋結構 150b，設置於內邊緣區 IB 中，且貫穿第一絕緣層 122 與第二絕緣層 124 並構成檔牆狀。側壁阻擋結構 150 配置於有機緩衝層 106 上且被阻隔層 130 的覆蓋部 136 覆蓋。在圖 5 的實

施例中，側壁阻擋結構 150b 包括子阻擋結構 152a、子阻擋結構 152b 以及子阻擋結構 152c，其中子阻擋結構 152a 以及子阻擋結構 152b 依序在垂直承載板 100 的方向上堆疊在子阻擋結構 152c 上。子阻擋結構 152a 可與走線 M1 由相同膜層構成。

【0049】 但與圖 3 的實施例不同的是，在本實施例中，多層結構的側壁阻擋結構 150b 與單層結構的走線 M1 獨立設置，使得多層結構的側壁阻擋結構 150b 位於單層的走線 M1 外側。不過，類似於圖 3 的側壁阻擋結構 150a，側壁阻擋結構 150b 可使電子元件封裝體 10d 從外側到內側具有多個垂直於承載板 100 平面的介面，因此側壁阻擋結構 150b 可阻隔水氣從電子元件封裝體 10d 的擴散，進而影響電子元件 110 的運作。另外，在本實施例中，側壁阻擋結構 150b 也類似側壁阻擋結構 150a 可選擇電性連接至電子元件 110 或電性浮置或作為靜電保護的構件。除此之外，雖然在本實施例中，側壁阻擋結構 150b 設置於走線 M1 的外側，但本發明不以此為限。舉例來說，側壁阻擋結構 150b 也可設置在相較走線 M1 更接近電子元件 110 的一側。進一步來說，在部分實施例中，由於側壁阻擋結構 150b 具備阻隔水氣的作用，設置有側壁阻擋結構 150b 的電子元件封裝體可選擇性的不需設置阻隔層 130，或是阻隔層 130 可選擇性地不具有側壁接觸部 132 與延伸部 134。

【0050】 在圖 3 以及圖 5 的實施例中，電子元件封裝體 10c 以及電子元件封裝體 10d 實質上是由堆疊於承載板 100 上的多個膜層所構成。首先，源極 S、汲極 D、走線 M1 以及子阻擋結構 152c

可為同一第一導電層，可同時形成在有機緩衝層 106 上。接下來，依序形成有機半導體通道層 CH 以及第一絕緣層 122。此時，閘極 G 以及子阻擋結構 152a 可為同一第二導電層，可同時形成第一絕緣層 122 上且子阻擋結構 152a 貫穿第一絕緣層 122 而接觸走線 M1/子阻擋結構 152c。接著，在第一絕緣層 122 上形成第二絕緣層 124。導電層 M2 與子阻擋結構 152b 可為同一第三導電層，可同時形成於第二絕緣層 124 上且子阻擋結構 152b 貫穿第二絕緣層 124 而接觸子阻擋結構 152a。換言之，在圖 3 以及圖 5 的實施例中，側壁阻擋結構 150a 以及側壁阻擋結構 150b 的製作可整合至原有的製程當中，因此並不會增加額外的製程造成成本的提高。

【0051】 在本實施例中，第一導電層、第二導電層、第三導電層的材料可以是金屬、金屬合金、導電氧化物、有機導電材料或是上述材料的組合，且第一導電層、第二導電層與第三導電層各自可以是多層導電材料層構成的疊層。一般來說，金屬材料的水氣穿透率會低於有機材料。若側壁阻擋結構 150a 與側壁阻擋結構 150b 的材質包括金屬，可進一步阻擋水氣從外側進入，提升防止水氣破壞電子元件 110 的封裝效果。不過，上述材質僅是舉例說明之用，並非用以限定本發明。

【0052】 圖 6 為本發明第五實施例電子元件封裝體的局部構件放大圖，其中圖 6 僅繪示了電子元件封裝體的承載板、底阻隔層、第一絕緣層、顯示介質層、保護層以及阻隔層。請參照圖 6，電子元件封裝體 10e 包括承載板 100、底阻隔層 104、絕緣層 1N、顯示

介質層 EPL、阻隔層 130a、封裝板 CG 以及框膠 SE，其中阻隔層 130a 包括側壁接觸部 132a 以及延伸部 134a。電子元件封裝體 10e 中各個構件的特性及配置關係可以參照上述實施例的任一者，此處不再贅述。絕緣層 IN 可以包括前述實施例中記載的第一絕緣層 122、第二絕緣層 124 或其組合。另外，圖 6 中雖未繪示電子元件，但可以參照前述實施例而理解，電子元件、絕緣層 IN 與阻隔層 130a 之間的配置關係。

【0053】 在本實施例中，阻隔層 130a 與前述阻隔層 130 的不同處在於，阻隔層 130a 並無覆蓋絕緣層 IN，且延伸部 134a 由多個凸塊 PT 構成而在阻隔層 130a 遠離承載板 100 的一側構成凹凸表面 138a，其中凸塊 PT 彼此分隔設置且凹凸表面 138a 為鋸齒狀。具體來說，在阻隔層 130a 形成後，可進一步對阻隔層 130a 的延伸部 134a 進行圖案化，使延伸部 134a 圖案化出凸塊 PT 而形成鋸齒狀的凹凸表面 138a。接下來，會將顯示介質層 EPL 封裝於承載板 100 與封裝板 CG 之間。在一實施例中，可利用框膠 SE 圍繞顯示介質層 EPL 而將承載板 100 與封裝板 CG 組立在一起。由凹凸表面 138a 與框膠 SE 彼此形成的介面可有效的阻隔水氣從框膠 SE 的外側擴散至絕緣層 IN 中的第一絕緣層 122 中並接觸電子元件 110(未繪示，可參照圖 1~3 與圖 5)，進而能維持電子元件 110(未繪示，可參照圖 1~3 與圖 5)的正常運作。

【0054】 圖 7 為本發明第六實施例電子元件封裝體的局部構件放大圖，其中圖 7 僅繪示了電子元件封裝體的承載板、底阻隔層、

第一絕緣層、顯示介質層、保護層以及阻隔層。請參照圖 7，電子元件封裝體 10f 包括承載板 100、底阻隔層 104、絕緣層 IN、顯示介質層 EPL、阻隔層 130b、封裝板 CG 以及框膠 SE，其中阻隔層 130b 包括側壁接觸部 132b 以及延伸部 134b。電子元件封裝體 10f 中各個構件的特性及配置關係可以參照圖 6 實施例的相關敘述，此處不再贅述。在本實施例中，類似於圖 6 的電子元件封裝體 10e，阻隔層 130b 的延伸部 134b 在阻隔層 130b 遠離承載板 100 的一上側形成一凹凸表面 138b。本實施例中的延伸部 134b 連續地向外延伸，且所形成的凹凸表面 138b 為微杯狀。亦即，凹凸表面 138b 是由延伸部 134b 中設置有多個較厚的區段與多個較薄的區段且較厚區段與較薄區段交替分布而構成的。此外，顯示介質層 EPL 封裝於承載板 100 與封裝板 CG 之間。在一實施例中，可利用框膠 SE 圍繞顯示介質層 EPL 而將承載板 100 與封裝板 CG 組立在一起。由凹凸表面 138b 與框膠 SE 彼此形成的介面可有效的阻隔水氣從框膠 SE 的外側擴散至絕緣層 IN 中的第一絕緣層 122 中並接觸電子元件 110(未繪示，可參照圖 1~3 與圖 5)，進而能維持電子元件 110(未繪示，可參照圖 1~3 與圖 5)的正常運作。

【0055】圖 8 為本發明第七實施例電子元件封裝體的局部構件放大圖，其中圖 8 僅繪示了電子元件封裝體的承載板、底阻隔層、第一絕緣層、顯示介質層、保護層以及阻隔層。請參照圖 8，電子元件封裝體 10g 包括承載板 100、底阻隔層 104、絕緣層 IN、顯示介質層 EPL、阻隔層 130c、封裝板 CG 以及框膠 SE，其中阻隔層

130c 包括側壁接觸部 132 以及延伸部 134c。顯示介質層 EPL 封裝於承載板 100 與封裝板 CG 之間。框膠 SE 圍繞顯示介質層 EPL 而將承載板 100 與封裝板 CG 組立在一起。電子元件封裝體 10g 中各個構件的特性及配置關係可以參照上述實施例，此處不再贅述。在本實施例中，類似於圖 6 的電子元件封裝體 10e，阻隔層 130 的延伸部 134c 在遠離承載板 100 的一上側具有一凹凸表面 138c。凹凸表面 138c 具體的形成方式可參照圖 6 實施例的相關敘述，此處不再贅述。與電子元件封裝體 10e 的凹凸表面 138a 不同的是，凹凸表面 138c 為階梯狀。凹凸表面 138c 也可阻隔水氣從框膠 SE 的外側擴散至絕緣層 IN 中的第一絕緣層 122 中並接觸電子元件 110，進而能維持電子元件 110 的正常運作。

【0056】 值得注意的是，圖 6、圖 7 以及圖 8 中延伸部 134a~134c 的凹凸表面 138a、凹凸表面 138b 以及凹凸表面 138c 皆可應用於圖 1、圖 2、圖 3 以及圖 5 的電子元件封裝體中，以更降低電子元件封裝體中電子元件受水氣破壞的機率。此外，本發明並不限定凹凸表面具體的凹凸形狀，上述凹凸表面 138a、凹凸表面 138b 以及凹凸表面 138c 的形狀僅為示範例但不受此限制。舉例來說，凹凸表面的形狀除為鋸齒狀、微杯狀或階梯狀外，也可具有愛心狀、三角狀或同時結合上述任一種以上的形狀。

【0057】 圖 9 為本發明第八實施例電子元件封裝體的局部構件放大圖。請參照圖 9，電子元件封裝體 10h 包括承載板 100、底阻隔層 104、絕緣層 IN、顯示介質層 EPL 以及阻隔層 130d。電子元件

封裝體 10g 中承載板 100、底阻隔層 104、絕緣層 IN 以及顯示介質層 EPL 的特性及配置關係可以參照上述實施例，此處不再贅述。另外，阻隔層 130d 可採用前述實施例中阻隔層 130 來實施。另外，電子元件封裝體 10h 可以包括有前述實施例記載的電子元件 110 以及/或側壁阻擋結構 150a 或 150b，但不以此為限。具體而言，在本實施例中，顯示介質層 EPL 封裝於承載板 100 與封裝板 CG 之間，且框膠 SE 圍繞顯示介質層 EPL 而用來將承載板 100 與封裝板 CG 組立在一起。本實施例的封裝板 CG 與框膠 SE 的設置方式可以用來取代前述實施例任一者中的保護層 PV。換言之，本發明實施例並不限定以薄膜狀的保護層 PV 來封裝顯示介質層 EPL，而可以採用封裝板 CG 搭配框膠 SE 的方式來封裝顯示介質層 EPL。

【0058】 綜上所述，本發明的電子元件封裝體中，阻隔層以及側壁阻擋結構的設置可增加電子元件封裝體中垂直於承載板平面的介面數量，其中上述的介面位於電子元件封裝體的周圍並圍繞電子元件。如此一來，可有效的阻隔水氣從外側擴散進入內側，降低電子元件封裝體中電子元件受到從側面來的水氣而破壞的機率。此外，側壁阻擋結構可以整合至原有的製程當中，並不會增加額外的成本。

【0059】 雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍

當視後附的申請專利範圍所界定者為準。

【符號說明】

【0060】

10a、10b、10c、10d、10e、10f、10g、10h：電子元件封裝體

100：承載板

102A：軟性基板

102B：支撐基板

104：底阻隔層

106：有機緩衝層

110：電子元件

112：有機薄膜電晶體

122：第一絕緣層

124：第二絕緣層

126：側壁部分

130、130a~130d：阻隔層

132、132a~132c：側壁接觸部

134、134a~134c：延伸部

136：覆蓋部

138、138a、138b、138c：凹凸表面

140、142、144：介面

150a、150b：側壁阻擋結構



公告本

申請日: 105/07/22

【發明摘要】

IPC分類: H01L 51/50 (2006.01)
H01L 51/52 (2006.01)

【中文發明名稱】電子元件封裝體

【英文發明名稱】ELECTRONIC DEVICE PACKAGE

【中文】一種電子元件封裝體包括一承載板、一電子元件、一第一絕緣層以及一阻隔層。承載板包括一中心區、一內邊緣區以及一外邊緣區，其中內邊緣區位於中心區與外邊緣區之間。電子元件配置於承載板上且位於中心區。第一絕緣層配置於承載板上並重疊於電子元件，且第一絕緣層由中心區延伸至內邊緣區。阻隔層設置於承載板上，且阻隔層露出中央區，其中阻隔層包括一側壁接觸部以及一延伸部。側壁接觸部圍繞第一絕緣層的側表面，且延伸部由側壁接觸部以遠離第一絕緣層的方向延伸至外邊緣區。

【英文】An electronic device package includes a carrying board, an electronic device, a first insulating layer and a barrier layer. The carrying board includes a central area, an inner edge area and an outer edge area. The inner edge area is located between the center area and the outer edge area. The first insulating layer is deposited on the carrying board and is overlapped with the electronic device. The first insulating layer extends from the inner edge area to the outer area. The barrier layer is deposited on the carrying board, and

reveals the center area. The barrier layer includes a sidewall contact portion and an extending portion. The sidewall contact portion surrounds a side surface of the first insulating layer, and the extending portion extends from the sidewall contact portion to the outer edge area in a direction away from the first insulating layer.

【指定代表圖】圖3。

【代表圖之符號簡單說明】

10c：電子元件封裝體

100：承載板

102A：軟性基板

102B：支撐基板

104：底阻隔層

106：有機緩衝層

110：電子元件

112：有機薄膜電晶體

122：第一絕緣層

124：第二絕緣層


126：側壁部分

130：阻隔層


132：側壁接觸部

134：延伸部


【發明圖式】




【圖1】




【圖2】




【圖3】




【圖4】




【圖5】




【圖6】



【圖7】



【圖8】



【圖9】

reveals the center area. The barrier layer includes a sidewall contact portion and an extending portion. The sidewall contact portion surrounds a side surface of the first insulating layer, and the extending portion extends from the sidewall contact portion to the outer edge area in a direction away from the first insulating layer.

【指定代表圖】圖3。

【代表圖之符號簡單說明】

10c：電子元件封裝體

100：承載板

102A：軟性基板

102B：支撐基板

104：底阻隔層

106：有機緩衝層

110：電子元件

112：有機薄膜電晶體

122：第一絕緣層

124：第二絕緣層

126：側壁部分

130：阻隔層

132：側壁接觸部

134：延伸部

- 136：覆蓋部
- 142、144：介面
- 150a：側壁阻擋結構
- 152a、152b：子阻擋結構
- AA：中心區
- CH：有機半導體通道層
- D：汲極
- EPL：顯示介質層
- G：閘極
- IB：內邊緣區
- M1：走線
- M2：導電層
- OB：外邊緣區
- PV：保護層
- S：源極
- S1、S2、S3：側表面

圖。

【實施方式】

【0026】 圖 1 為本發第一實施例的電子元件封裝體的剖面示意圖。請參照圖 1，電子元件封裝體 10a 包括承載板 100、電子元件 110、第一絕緣層 122 以及阻隔層 130。承載板 100 包括一中心區 AA 以及在中心區 AA 周邊的邊緣區。邊緣區可以劃分成一內邊緣區 IB 以及一外邊緣區 OB。內邊緣區 IB 位於中心區 AA 與外邊緣區 OB 之間。在本實施例中，承載板 100 可為硬質基板，例如為玻璃基板或是其他具備良好機械強度的基板，但不以此為限。承載板 100 用以提供電子元件封裝體 10a 合適的支撐。

【0027】 電子元件 110 設置於承載板 100 上且位於承載板 100 的中心區 AA。第一絕緣層 122 配置於承載板 100 上並重疊於電子元件 110，且第一絕緣層 122 由承載板 100 的中心區 AA 延伸至內邊緣區 IB。阻隔層 130 設置於承載板 100 上，且阻隔層 130 包括一側壁接觸部 132 及一延伸部 134。側壁接觸部 132 圍繞第一絕緣層 122 的一側表面 S1，且延伸部 134 由側壁接觸部 132 以遠離第一絕緣層 122 的方向延伸至外邊緣區 OB。

【0028】 此外，電子元件封裝體 10a 可依需求更包括一或多條走線 M1，設置於承載板 100 上，其中走線 M1 可設置於內邊緣區 IB 中並電性連接於電子元件 110 以做為提供電子元件 110 與驅動電路的電傳輸路徑，但本發明不以此為限。具體來說，在走線 M1

電性連接於電子元件 110 的狀況下，走線 M1 可用以傳遞訊號。不過，在走線 M1 不電性連接於電子元件 110 的狀況下，走線 M1 可以做為靜電防護線路或是提供電性屏蔽的功能。此外，在其他實施例中，電子元件封裝體 10a 的內邊緣區 IB 中可選擇性地省略走線 M1，本發明不以此為限。

【0029】 為了清楚說明，本說明書中的「外側」是指在承載板 100 中中心區 AA 朝向外邊緣區 OB 的一側。反之，「內側」是指在承載板 100 中外邊緣區 OB 朝向中心區 AA 的一側。

【0030】 參照圖 1，為了方便電子元件封裝體 10a 在製作過程中可受到穩定的支撐且在製作完成後可具備可撓性。在本實施例中，電子元件封裝體 10a 的承載板 100 可包括一軟性基板 102A 與一支撐基板 102B，軟性基板 102A 設置於電子元件 110 與支撐基板 102B 之間。具體來說，軟性基板 102A 的材質可例如為聚亞醯胺 (polyimide, PI)、聚碳酸酯 (polycarbonate, PC)、聚醚砜 (polyethersulfone, PES)、聚丙烯酸酯 (polyacrylate, PA)、聚原冰烯 (polynorbornene, PNB)、聚乙烯對苯二甲酸酯 (polyethylene terephthalate, PET)、聚醚醚酮 (polyetheretherketone, PEEK)、聚萘二甲酸乙二醇酯 (polyethylene naphthalate, PEN) 或聚醚亞醯胺 (polyetherimide, PEI) 等可撓性材料。在電子元件封裝體 10a 製作完成後，可選擇性地將軟性基板 102A 與支撐基板 102B 分離。此時，承載板 100 可僅由軟性基板 102A 構成。

【0031】 為了增進軟性基板 102A 的阻水氣特性。在本實施例中，

152a、152b、152c：子阻擋結構

AA：中心區

CG：封裝板

CH：有機半導體通道層

D：汲極

EPL：顯示介質層

G：閘極

IB：內邊緣區

IN：絕緣層

M1：走線

M2：導電層

OB：外邊緣區

PT：凸塊

PV：保護層

S：源極

S1、S2、S3：側表面

SE：框膠

【發明申請專利範圍】

【第1項】 一種電子元件封裝體，包括：

一承載板，包括一中心區、一內邊緣區以及一外邊緣區，該內邊緣區位於該中心區與該外邊緣區之間；

一電子元件，配置於該承載板上且位於該中心區；

一第一絕緣層，配置於該承載板上，重疊於該電子元件且該第一絕緣層由該中心區延伸至該內邊緣區；

一阻隔層，設置於該承載板上，且該阻隔層露出該中心區，其中該阻隔層包括一覆蓋部、一側壁接觸部以及一延伸部，該覆蓋部位於該內邊緣區上覆蓋於該第一絕緣層之上，該側壁接觸部圍繞該第一絕緣層的側表面，且該延伸部由該側壁接觸部以遠離該第一絕緣層的方向延伸至該外邊緣區；以及

一顯示介質層，配置於該電子元件和該阻隔層的覆蓋部之上，其中該顯示介質層與該電子元件電性相連接並用以顯示影像。

【第2項】 如申請專利範圍第1項所述的電子元件封裝體，其中該覆蓋部暴露出該中心區。

【第3項】 如申請專利範圍第1項所述的電子元件封裝體，其中該電子元件包括一有機薄膜電晶體，其中該有機薄膜電晶體包括一閘極、一源極、一汲極以及一有機半導體通道層，該閘極的面積重疊於該有機半導體通道層的面積，該第一絕緣層位於該閘極與該有機半導體通道層之間，該源極與該汲極連接該有機半導體通道層。

【第4項】如申請專利範圍第1項所述的電子元件封裝體，其中該側壁接觸部覆蓋該第一絕緣層的該側表面。

【第5項】如申請專利範圍第1項所述的電子元件封裝體，更包括一第二絕緣層，該第一絕緣層配置於該第二絕緣層與該承載板之間。

【第6項】如申請專利範圍第5項所述的電子元件封裝體，其中該第二絕緣層的面積超出該第一絕緣層的該側表面而具有一側壁部分，該側壁部分位於該第一絕緣層的該側表面與該側壁接觸部之間。

【第7項】如申請專利範圍第1項所述的電子元件封裝體，更包括一側壁阻擋結構，設置在該內邊緣區中，且貫穿該第一絕緣層並構成擋牆狀。

【第8項】如申請專利範圍第7項所述的電子元件封裝體，其中該側壁阻擋結構包括在垂直該承載板的方向上堆疊的多個子阻擋結構。

【第9項】如申請專利範圍第8項所述的電子元件封裝體，其中各該子阻擋結構的材質包括金屬。

【第10項】如申請專利範圍第1項所述的電子元件封裝體，其中該阻隔層的該延伸部在遠離該承載板的一上側形成凹凸表面。

【第11項】如申請專利範圍第10項所述的電子元件封裝體，其中該凹凸表面為鋸齒狀、微杯狀、階梯狀或以上任選一種以上的組合。

【第12項】 如申請專利範圍第1項所述的電子元件封裝體，其中該阻隔層的材料為SiNx、SiOx或多層SiNx/SiOx薄膜。

【第13項】 如申請專利範圍第1項所述的電子元件封裝體，更包括：

- 一有機緩衝層，配置於該電子元件與該承載板之間；
- 一底阻隔層，配置於該有機緩衝層與該承載板之間；以及
- 一保護層，配置於該顯示介質層上。

【第14項】 如申請專利範圍第13項所述的電子元件封裝體，其中該阻隔層的該延伸部接觸該底阻隔層。

【第15項】 如申請專利範圍第13項所述的電子元件封裝體，其中該阻隔層的該側壁接觸部覆蓋該有機緩衝層的側表面。

【第16項】 一種電子元件封裝體，包括：

- 一承載板，該承載板包括一中心區以及一邊緣區；
- 一電子元件，配置於該承載板上並位於該中心區；
- 多個絕緣層，配置於該承載板上並重疊於該電子元件，該些絕緣層分別由該中心區延伸至該邊緣區中；
- 一側壁阻擋結構，設置在該邊緣區中，其中該側壁阻擋結構貫穿該些絕緣層並構成擋牆狀；以及
- 一顯示介質層，配置於該電子元件和該側壁阻擋結構之上，其中該顯示介質層與該電子元件電性相連接並用以顯示影像。

【第17項】如申請專利範圍第16項所述的電子元件封裝體，其中該側壁阻擋結構包括在垂直該承載板的方向上堆疊的多個子阻擋結構。

【第18項】如申請專利範圍第17項所述的電子元件封裝體，其中該些子阻擋結構其中一者電性連接該電子元件。

【第19項】如申請專利範圍第17項所述的電子元件封裝體，其中各該子阻擋結構的材質包括金屬。

【第20項】如申請專利範圍第19項所述的電子元件封裝體，其中該側壁阻擋結構電性浮置。

【第21項】如申請專利範圍第16項所述的電子元件封裝體，其中該電子元件包括一有機薄膜電晶體，該些絕緣層包括一第一絕緣層與一第二絕緣層，其中該有機薄膜電晶體包括一閘極、一源極、一汲極以及一有機半導體通道層，該閘極的面積重疊於該有機半導體通道層的面積，該第一絕緣層位於該閘極與該有機半導體通道層之間，該源極與該汲極連接該有機半導體通道層，且該第一絕緣層配置於該第二絕緣層與該承載板之間。

【第22項】如申請專利範圍第16項所述的電子元件封裝體，更包括：

- 一有機緩衝層，設置於該電子元件與該承載板之間；
- 一底阻隔層，設置於該有機緩衝層與該承載板之間；以及
- 一保護層，設置於該顯示介質層上。