

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第6102121号
(P6102121)

(45) 発行日 平成29年3月29日 (2017. 3. 29)

(24) 登録日 平成29年3月10日 (2017. 3. 10)

(51) Int. Cl.	F I	
HO 1 L 49/00 (2006. 01)	HO 1 L 49/00	Z
HO 1 L 45/00 (2006. 01)	HO 1 L 45/00	Z
HO 1 L 27/105 (2006. 01)	HO 1 L 27/10	4 4 8
HO 1 L 27/10 (2006. 01)	HO 1 L 27/10	4 6 1
HO 1 L 21/8246 (2006. 01)	HO 1 L 27/10	4 4 7
請求項の数 10 (全 47 頁) 最終頁に続く		

(21) 出願番号 特願2012-181723 (P2012-181723)
 (22) 出願日 平成24年8月20日 (2012. 8. 20)
 (65) 公開番号 特開2014-38984 (P2014-38984A)
 (43) 公開日 平成26年2月27日 (2014. 2. 27)
 審査請求日 平成27年7月6日 (2015. 7. 6)

(出願人による申告) 平成23年度、独立行政法人新エネルギー・産業技術総合開発機構委託研究「低炭素社会を実現する超低電圧デバイスプロジェクト」、産業技術力強化法第19条の適用を受ける特許出願

(73) 特許権者 000004237
 日本電気株式会社
 東京都港区芝五丁目7番1号
 (74) 代理人 100123788
 弁理士 官崎 昭夫
 (74) 代理人 100127454
 弁理士 緒方 雅昭
 (72) 発明者 多田 宗弘
 東京都港区芝五丁目7番1号 日本電気株式会社内
 (72) 発明者 井口 憲幸
 東京都港区芝五丁目7番1号 日本電気株式会社内

最終頁に続く

(54) 【発明の名称】 抵抗変化素子、および抵抗変化素子の形成方法

(57) 【特許請求の範囲】

【請求項1】

半導体基板上の配線層内に設けられる抵抗変化素子であって、
 前記配線層は、第一の層間絶縁膜を有し、
 前記抵抗変化素子は、
 抵抗変化膜と、
 該抵抗変化膜の上面に接して形成されている第一の電極を具備しており、
 前記抵抗変化膜と第一の電極を具備する、該抵抗変化素子の側面を被覆する保護絶縁膜が形成されており、
 少なくとも、前記抵抗変化素子の第一の電極の上部と、保護絶縁膜の上部を覆うように、
 第一の層間絶縁膜が形成されており、
 前記第一の層間絶縁膜に形成されているビアホール内に、第一のコンタクトプラグが形成されており、
 前記抵抗変化素子の側面を被覆する保護絶縁膜の側面に、第一のコンタクトプラグの側壁部が接しており、
 前記抵抗変化素子の側面を被覆する保護絶縁膜は、前記抵抗変化素子の第一の電極の上部を覆ってなく、
 前記抵抗変化素子の第一の電極は、その側面でのみ、前記抵抗変化素子の側面を被覆する保護絶縁膜と接しており、
 前記保護絶縁膜に接している前記第一の電極と、第一のコンタクトプラグとは、電氣的

10

20

に接続されていない

ことを特徴とする抵抗変化素子。

【請求項 2】

前記保護絶縁膜は、SiN膜で形成されていることを特徴とする請求項 1 に記載の抵抗変化素子。

【請求項 3】

前記ビアホール内に形成されている、第一のコンタクトプラグは、銅を主成分とする金属で形成されるプラグ部と、該プラグ部の周囲を覆うバリアメタル層とで構成されていることを特徴とする請求項 1 に記載の抵抗変化素子。

10

【請求項 4】

前記抵抗変化素子の抵抗変化膜は、下層の銅配線の上面を被覆する、絶縁性バリア膜上に形成されており、前記下層の銅配線の上面を被覆する、絶縁性バリア膜は、開口部を有し、該開口部を介して、抵抗変化素子の抵抗変化膜の下面に、前記下層の銅配線の上面が接触していることを特徴とする請求項 1 に記載の抵抗変化素子。

【請求項 5】

前記下層の銅配線の上面を被覆する、絶縁性バリア膜は、SiN膜、あるいはSiCN膜であることを特徴とする請求項 4 に記載の抵抗変化素子。

20

【請求項 6】

前記抵抗変化素子の抵抗変化膜は、下層の銅配線の上面を被覆する、絶縁性バリア膜上に形成されており、前記第一のコンタクトプラグは、前記絶縁性バリア膜を貫通して、該貫通部の下に位置する下層の銅配線の上面に接触していることを特徴とする請求項 1 ~ 5 のいずれか一項に記載の抵抗変化素子。

【請求項 7】

前記第一の電極は、Ruを主成分とする金属で形成されており、前記抵抗変化膜は、固体電解質からなる膜であることを特徴とする請求項 6 に記載の抵抗変化素子。

30

【請求項 8】

前記抵抗変化膜は、酸化物を含むことを特徴とする請求項 1 または 2 に記載の抵抗変化素子。

【請求項 9】

前記配線層は、前記第一の層間絶縁膜上に形成される、第二の層間絶縁膜を有し、前記第二の層間絶縁膜内に、上層の銅配線が形成されており、前記第一の層間絶縁膜内に形成される前記第一のコンタクトプラグは、前記第二の層間絶縁膜内に形成される前記上層の銅配線と一体化して、形成されていることを特徴とする請求項 1 ~ 6 のいずれか一項に記載の抵抗変化素子。

40

【請求項 10】

前記第一の電極の上面に、上面保護膜が形成されており、前記保護絶縁膜は、抵抗変化膜、第一の電極、上面保護膜の側面を被覆していることを特徴とする請求項 1 または 2 に記載の抵抗変化素子。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、抵抗変化型不揮発性スイッチング素子（以下では、「抵抗変化素子」と称する）およびその製造方法に関する。特に、多層配線層の内部に形成される抵抗変化素子、該多層配線層の内部に形成される抵抗変化素子により構成されるメモリ、ならびに、多

50

層配線層の内部に形成される抵抗変化素子を利用して構成される、フィールドプログラマブルゲートアレイ (Field Programmable Gate Array; FPGA) を搭載した半導体装置と、抵抗変化素子を多層配線層の内部に形成する方法と関する。

【背景技術】

【0002】

シリコンデバイスを含む半導体デバイスは、「Mooreの法則」として知られる、スケーリング則に基づく微細化によって、デバイスの集積化・低電力化が進められてきた。これまで、「3年で4倍の集積化を図る」というペースで、高集積デバイスの開発が進められてきた。近年、MOSFET (Metal Oxide Semiconductor Field Effect Transistor) のゲート長 L_g は20nm以下となり、リソグラフィプロセスの高騰、およびデバイス寸法の物理的限界により、さらなるデバイスの集積化・低電力化には、スケーリング則に基づく微細化とは異なるアプローチが必要となっている。すなわち、スケーリング則に基づく微細化とは異なる手法を利用して、高集積デバイスにおける、デバイス性能の改善を図ることが求められている。

10

【0003】

リソグラフィプロセスの高騰の要因には、製造装置価格およびマスクセット価格の高騰が挙げられる。また、デバイス寸法の物理的限界を決定する要因として、デバイス寸法の微細化に起因する動作限界、ならびに、寸法ばらつき限界が挙げられる。

【0004】

近年、「スケーリング則に基づく微細化」に依らず、デバイス性能の改善を図る手法として、「バックエンド・デバイス」を用いることが期待されている。「バックエンド・デバイス」とは、ULSIの多層配線層内に搭載される能動素子であり、特に、低消費電力で不揮発性の抵抗変化型スイッチング素子を利用する記憶装置として、MRAM (マグネティック・ランダム・アクセス・メモリ)、PRAM (フェイズチェンジ・ランダム・アクセス・メモリ)、ReRAM (レジスティブ・ランダム・アクセス・メモリ) などがある。従来のCMOS半導体装置上に搭載することで、抵抗変化型スイッチング素子で構成される「バックエンド・デバイス」を不揮発性メモリとして用いたり、不揮発性スイッチとして用いたりすることで、メモリやスイッチの状態維持に要する電力を省き、半導体装置の低消費電力化を実現する手段として、期待されている。

20

30

【0005】

「バックエンド・デバイス」、例えば、MRAM、PRAM、ReRAMのような抵抗変化素子で構成される不揮発性メモリは、半導体装置の小型化および大記憶容量化の傾向に伴って、搭載容量を増大させることが期待されている。

【0006】

一方、「ゲートアレイ」と「スタンダードセル」の中間的な位置付けの「ロジックデバイス」として、「FPGA」と呼ばれる、再書き換え可能なプログラマブルロジックデバイスがある。FPGAは、「ロジックデバイス」チップの製造後、「スイッチング素子の切り替え」を行い、顧客自身が任意の回路構成を選択することを可能としている。このようなFPGAにおける「論理回路の切り替え」を、多層配線層内に搭載した抵抗変化素子を、抵抗変化型不揮発性スイッチング素子として利用して、行うことが期待されている。多層配線層内に搭載することが可能な抵抗変化素子を用いてFPGAを構成すると、回路の自由度を向上させつつ、低消費電力化を行うことができるようになる。

40

【0007】

FPGAにおける「論理回路の切り替え」スイッチの用途に適する、抵抗変化型不揮発性スイッチング素子 (抵抗変化素子) としては、ReRAMを構成している、イオン伝導体を用いた抵抗変化素子、すなわち、NanoBridge (NEC社の登録商標) などがある。前記抵抗変化素子で利用される、イオン伝導体は、印加された電界によって、イオンが自由に動くことのできる固体電解質である。

【0008】

50

不揮発性の抵抗変化型スイッチング素子を利用する記憶装置である、MRAM、PRAM、ReRAMにおいて、それぞれ利用される抵抗変化型スイッチング素子の動作原理を以下に説明する。図9、図10、図12に、MRAM、PRAM、ReRAMの構成の一例を示す。加えて、図11に、FRAM(Ferroelectric RAM)の構成の一例を示す。

【0009】

MRAMは、外部から印加される磁場によって強磁性体内に発生した磁化が、外部磁場を取り除いた後も強磁性体内に残留する特性を利用する。MRAMセルでは、絶縁体を間に挟んで2つの磁性体層を積層する構造が用いられる。2つの強磁性体層のうち、一方の磁性体層(固定層)の磁化方向を参照磁化方向とし、他方の磁性体層(自由層)の磁化方向を、記憶データに応じて変更する。2つの強磁性体層間における、磁化方向の一致/不一致に応じて、磁気抵抗が異なる。磁気抵抗の相違に応じて、この記憶素子部を介して流れる電流値が異なることを利用して、データを記憶する。

10

【0010】

従って、データ書き込み時には、記憶したいデータに従って、データ記憶用の磁性体層(自由層)の磁化方向を設定し、該データ記憶用の磁性体層(自由層)に外部から印加される磁場の方向を決定する。

【0011】

MRAMセルに対するデータ書き込み方法として、メモリセルとは別途に設けられた「書き込み配線」に電流を流し、該「書き込み配線」を流れる電流によって発生する磁場を、該データ記憶用の磁性体層(自由層)に印加する方法がある。該「書き込み配線」を流れる電流の方向を反転させると、発生する磁場の方向も反転し、その結果、該データ記憶用の磁性体層(自由層)の磁化方向を反転させることができる。この「書き込み配線」を流れる電流により発生する磁場を利用する方式は、電流磁場書き込み方式と呼ばれる。

20

【0012】

絶縁膜を間に挟んで2つの磁性体層を積層する構造に、直接電流を流すことで、磁化不変層(固定層)から注入されたスピントルクにより、磁化自由層(自由層)の磁化方向を反転させる方式、「スピン注入磁化反転方式」も利用されている。

【0013】

PRAMは、外部から印加された電流によって、相変化材料が、結晶状態(低抵抗化)、あるいは非晶質状態(高抵抗化)に変化する結果、抵抗値が変化する特性を利用する。PRAMセルでは、2つの電極の間に挟まれた相変化層を有する構造が用いられる。相変化材料からなる「抵抗変化素子膜」の結晶/非晶質の二つの相の違いに応じて、抵抗率が大きく異なる。該結晶/非晶質の二つの相間の抵抗率の差異に伴って、この記憶素子を介して流れる電流が異なることを利用してデータを記憶する。データ書き込みは、記憶したいデータに従って、「低抵抗な結晶状態」から「高抵抗な非晶質状態」への相変化、あるいは、「高抵抗な非晶質状態」から「低抵抗な結晶状態」への相変化を引き起こす、電流値とパルス幅を決定し、「低抵抗な結晶状態」、「高抵抗な非晶質状態」のいずれかに設定する。

30

【0014】

代表的な相変化物質は、カルコゲナイド合金をあげることができるが、ゲルマニウム、アンチモン、テルルからなるカルコゲナイド合金($\text{Ge}_2\text{Sb}_2\text{Te}_5$)が代表的であり、一般に、該相変化物質($\text{Ge}_2\text{Sb}_2\text{Te}_5$)は、「GST」と記述される。

40

【0015】

「低抵抗な結晶状態」のGSTを、600を超える高温に加熱すると、その結晶性を喪失し、その後、冷却すると、「高抵抗な非晶質状態」へと相変化する。一方、「高抵抗な非晶質状態」のGSTを、結晶化温度以上、但し、融点未満の温度に加熱し、その加熱状態に保持すると、再「結晶化」が進行し、「低抵抗な結晶状態」に復する。

【0016】

PRAMでは、相変化物質(GST)が「低抵抗な結晶状態」である時、「1」を表し

50

、「セット状態」と呼び、相変化物質 (GST) が「高抵抗な非晶質状態」である時、「0」を表し、「リセット状態」と呼ぶ。

【0017】

「リセット状態」から「セット状態」への書き換え、すなわち、「高抵抗な非晶質状態」から「低抵抗な結晶状態」への相変化を引き起こす際には、セットプログラミング電流パルスとして、相対的に小さな電流を長い時間流す。「高抵抗な非晶質状態」では、大きな抵抗値を示すため、「小さな電流」でも、結晶化温度以上への加熱に必要なジュール熱を発生することができ、その状態に保持することで、再「結晶化」が進行し、「低抵抗な結晶状態」に復する。

【0018】

「セット状態」から「リセット状態」への書き換え、すなわち、「低抵抗な結晶状態」から「高抵抗な非晶質状態」への相変化を引き起こす際には、リセットプログラミング電流パルスとして、相対的に大きな電流を短時間流す。「低抵抗な結晶状態」では、小さな抵抗値を示すため、「大きな電流」を流すことで、600 を超える高温への加熱に要するジュール熱を発生させる。600 を超える高温に達すると、「高抵抗な非晶質状態」への相変化が進行するため、抵抗値が急激に上昇し、発生するジュール熱が急激に増加する状態を回避するため、電流パルスの幅は、短時間に設定される。

【0019】

PRAMでは、データ書き込み時、記憶素子に、前記セットプログラミング電流パルスまたはリセットプログラミング電流パルスを印加することで、「リセット状態」から「セット状態」への書き換えと、「セット状態」から「リセット状態」への書き換えを可逆的に行う。

【0020】

ReRAMは、外部から印加する電圧と電流に因って、抵抗変化素子膜内部に導電性パスを形成して、「ON」状態とする、逆に、抵抗変化素子膜内部に形成されている導電性パスを消失させ、「OFF」状態とするかに依って、抵抗値が変化する特性を利用する。ReRAMセルでは、2つの電極の間に挟まれた抵抗変化素子膜を有する構造が用いられる。電界誘起巨大抵抗変化効果 (Colossal Electro-Resistance) を利用して、例えば、電界を印加して、金属酸化物からなる抵抗変化素子膜内部において、フィラメントを生成し、あるいは、二つの電極間に導電性パスを形成して、「ON」状態とする。一方、その後、逆方向に電界を印加することで、フィラメントを消失させ、あるいは、二つの電極間に形成されている導電性パスを消失させ、「OFF」状態とする。印加する電界の方向を反転させることで、二つの電極間の抵抗値が大きく異なる、「ON」状態と「OFF」状態との間のスイッチングがなされる。前記「ON」状態と「OFF」状態との間における抵抗値の相違に応じて、この記憶素子を介して流れる電流が異なることを利用して、データを記憶する。データ書き込み時は、記憶したいデータに従って、「OFF」状態から「ON」状態への遷移、「ON」状態から「OFF」状態への遷移を引き起こす、電圧値と電流値とパルス幅を選択し、データ記憶用のフィラメントの生成、または消失、あるいは、導電性パスの形成、または、消失を行う。

【0021】

ReRAMの構成に利用される、抵抗変化型不揮発性スイッチング素子の一種として、ReRAMの「メモリセル」の構成に利用する「回路」の自由度を向上させる可能性の高い、抵抗変化素子として、イオン伝導体中における金属イオン移動と、電気化学反応による「金属イオンの還元による金属の析出」と「金属の酸化による金属イオンの生成」を利用して、抵抗変化素子膜を挟む電極間の抵抗値を可逆的に変化させ、スイッチングを行う、不揮発性スイッチング素子が、非特許文献1に開示されている。非特許文献1に開示される不揮発性スイッチング素子は、イオン伝導体からなる「イオン伝導層」と、「イオン伝導層」の2つの面のそれぞれに接して設けられた「第1電極」および「第2電極」とで構成される。該不揮発性スイッチング素子を構成する、「第1電極」を構成する「第1の金属」と、「第2電極」を構成する「第2の金属」は、金属を酸化し、金属イオンを生成

10

20

30

40

50

する過程の標準生成ギブズエネルギー G が相違している。

【0022】

非特許文献1に開示される不揮発性スイッチング素子では、「第1電極」を構成する「第1の金属」と、「第2電極」を構成する「第2の金属」は、それぞれ、下記の選択がなされている。

【0023】

「OFF」状態から「ON」状態への遷移を引き起こす「バイアス電圧」を「第1電極」と「第2電極」の間に印加する際、「第1電極」と「イオン伝導層」との界面において、「第1電極」を構成する「第1の金属」には、印加される「バイアス電圧」で誘起される電気化学反応によって、金属が酸化され、金属イオンを生成し、「イオン伝導層」に金属イオンを供給可能な、金属が採用される。

10

【0024】

「ON」状態から「OFF」状態への遷移を引き起こす「バイアス電圧」を「第1電極」と「第2電極」の間に印加する際、該「第2電極」の表面に「第1の金属」が析出している場合、「第2電極」の表面に析出している「第1の金属」は、印加される「バイアス電圧」で誘起される電気化学反応によって、金属が酸化され、金属イオンを生成し、「イオン伝導層」に金属イオンとして、溶解するが、「第2電極」を構成する「第2の金属」には、印加される「バイアス電圧」によっては、金属が酸化され、金属イオンを生成する過程は誘起されない、金属が採用される。

【0025】

「金属架橋構造の形成」と「金属架橋構造の溶解」によって、「ON」状態と「OFF」状態を達成する、金属架橋型抵抗変化素子における、スイッチング動作を簡単に説明する。

20

【0026】

「OFF」状態から「ON」状態への遷移過程(セット過程)では、第1電極を接地して、第2電極に負電圧を印加すると、第1電極とイオン伝導層の界面では、第1電極の金属が金属イオンになってイオン伝導層に溶解する。一方、第2電極側では、第2電極から供給される電子を利用して、イオン伝導層中の金属イオンがイオン伝導層中に金属になって析出する。イオン伝導層中に析出した金属により、金属架橋構造が形成され、最終的に、第1電極と第2電極を接続する金属架橋が形成される。金属架橋で、第1電極と第2電極を電氣的に接続することで、スイッチが「ON」状態になる。

30

【0027】

一方、「ON」状態から「OFF」状態への遷移過程(リセット過程)では、「ON」状態のスイッチに対して、第1電極を接地して第2電極に正電圧を印加すると、金属架橋を構成している、金属が金属イオンになってイオン伝導層に溶解する。溶解が進行すると、金属架橋を構成している「金属架橋構造」の一部が切れる。最終的に、第1電極と第2電極を接続する金属架橋が切断されると、電氣的接続が切れ、スイッチが「OFF」状態になる。

【0028】

なお、金属の溶解が進行すると、導通経路を構成している「金属架橋構造」は細くなり、第1電極および第2電極間の抵抗が大きくなったり、また、第1電極とイオン伝導層の界面では、溶解している金属イオンが還元され、金属として析出するため、「イオン伝導層」中に含まれる金属イオン濃度が減少し、比誘電率が変化することに伴い、電極間容量が変化したりするなど、電氣的接続が完全に切れる前の段階から電気特性が変化し、最終的に電氣的接続が切れる。

40

【0029】

また、「OFF」状態へと遷移させた(リセットした)金属架橋型抵抗変化素子に、再び、第1電極を接地して第2電極に負電圧を印加すると、「OFF」状態から「ON」状態への遷移過程(セット過程)が進行する。すなわち、該金属架橋型抵抗変化素子では、「OFF」状態から「ON」状態への遷移過程(セット過程)と、「ON」状態から「O

50

「OFF」状態への遷移過程（リセット過程）を、可逆的に行うことが可能である。

【0030】

加えて、「OFF」状態から「ON」状態への遷移過程（セット過程）は、第2電極を接地して、第1電極に正電圧を印加し、一方、「ON」状態から「OFF」状態への遷移過程（リセット過程）は、「ON」状態のスイッチに対して、第2電極を接地して第1電極に負電圧を印加する手順を採用して、図8に示すように、可逆的なスイッチング動作を行うこともできる。

【0031】

また、非特許文献1では、イオン伝導体を介して2個の電極が配置され、2個の電極間の導通状態を制御する、2端子型スイッチング素子の構成、およびそのスイッチング動作が開示されている。

10

【0032】

以上に説明する抵抗変化素子を応用する、2端子型スイッチング素子は、MOSFETなどの半導体スイッチよりもサイズが小さく、「ON」状態の抵抗が小さいという特徴を具備している。この特徴から、プログラマブルロジックデバイスへの適用に、有望であると考えられている。また、抵抗変化型スイッチング素子においては、セット操作、リセット操作後、セット操作、リセット操作に用いた電圧を印加しなくても、導通状態（「ON」状態または「OFF」状態）がそのまま維持される。従って、抵抗変化型スイッチング素子は、不揮発性メモリ素子を構成するスイッチング素子としての応用も考えられる。

【0033】

20

不揮発性メモリ素子を構成する際には、例えば、基本単位として、トランジスタなどの選択素子1個とスイッチング素子1個とでメモリセルを構成する。このメモリセルを、縦方向と横方向にそれぞれ複数配列し、「セル・マトリックス」とする。メモリセルをマトリックス状に配列することで、ワード線およびビット線で、マトリックス状に配列されている、複数のメモリセルの中から任意のメモリセルを選択することが可能となる。そして、選択したメモリセルのスイッチング素子の導通状態（「ON」状態または「OFF」状態）をセンスし、スイッチング素子の「ON」状態または「OFF」状態に基づき、情報「1」または「0」のいずれが格納されているかを読み取ることが可能である。不揮発性メモリを実現できる。

【0034】

30

非特許文献1には、イオン伝導体（印加された電界に従って、イオンが移動できる固体電解質）中における金属イオン移動と、電気化学反応、すなわち、金属の酸化による金属イオンの生成（酸化反応）と金属イオンの還元による金属の析出（還元反応）に因る、「金属架橋の形成」と、「金属架橋の溶解」を利用したスイッチング素子（固体電解質スイッチ）が開示されている。非特許文献1に開示されたスイッチング素子は、イオン伝導層と、イオン伝導層を挟んで対向して設けられた第1電極（活性電極）および第2電極（不活性電極）で構成されている。「金属架橋の形成」過程において、第1電極は、イオン伝導層に金属イオンを供給する役割を果たしている。一方、「金属架橋の溶解」過程において、第2電極を構成する金属の酸化による金属イオンの生成（酸化反応）は生じず、金属架橋を構成する金属の酸化による金属イオンの生成が進行する。

40

【先行技術文献】

【非特許文献】

【0035】

【非特許文献1】M. Tada, K. Okamoto, T. Sakamoto, M. Miyamura, N. Banno, and H. Hada, "Polymer Solid-Electrolyte (PSE) Switch Embedded on CMOS for Nonvolatile Crossbar Switch", IEEE TRANSACTION ON ELECTRON DEVICES, Vol. 58, No. 12, pp.4398-4405, (2011).

【発明の概要】

【発明が解決しようとする課題】

【0036】

50

上述する抵抗変化素子は、不揮発性メモリ素子を構成する際、基本単位である、1T1R(1 transistor-1 resistor)構成の「メモリセル」で採用する「スイッチング素子」として機能する。1T1R(1 transistor-1 resistor)構成の「メモリセル」をマトリックス状に配置して、高密度な「セル・マトリックス」を構築する場合、選択素子として使用するトランジスタが作製されている半導体基板上の多層配線層内に設けられる「抵抗変化素子」を高密度で配置する必要がある。2端子型スイッチング素子として機能する「抵抗変化素子」をスイッチングする際、各「抵抗変化素子」の二つの電極間に「セット電圧」、または「リセット電圧」を印加する。多層配線層内に設けられる「抵抗変化素子」においては、「上層の配線層」から「コンタクトプラグ」を介して、下層に設ける、「抵抗変化素子」の下部電極に、前記「セット電圧」、または「リセット電圧」を印加する。

10

【0037】

各「抵抗変化素子」において、その下部電極と「上層の配線層」を電氣的に接続する、「コンタクトプラグ」を近接して配置することで、多層配線層内に設けられる「抵抗変化素子」をより高い密度で配置することが可能となることに、本発明者らは想到した。「抵抗変化素子」の下部電極と「上層の配線層」を電氣的に接続する、「コンタクトプラグ」は、層間絶縁膜を上下に貫通するビアホール内に形成される。そのため、エッチング・マスク形成時の位置合わせ精度は高くとも、層間絶縁膜の異方性エッチング加工により、ビアホールを作製する工程、例えば、「サイド・エッチング量の制御」等のエッチング・ステップにおける「プロセス条件のバラツキ」は、「抵抗変化素子」の上部電極と「コンタクトプラグ」との間でショート（短絡）を生じさせる要因となることを、本発明者らは見出した。

20

【0038】

多層配線層内に設ける「抵抗変化素子」自体を微細化し、「抵抗変化素子」ならびに「コンタクトプラグ」のレイアウトに要する「面積」をできるだけ小さくし、「抵抗変化素子」の配置密度の、より高密度化が望まれている。しかしながら、より微細な「抵抗変化素子」を形成する場合には、「抵抗変化素子」の上部電極と「コンタクトプラグ」間のショート（短絡）が発生し易く、高密度な素子レイアウトを進める上で、障害となっているという課題を、本発明者らは見出した。

【0039】

本発明は、上述する、更なる高密度化を進める上での課題を解決するものである。本発明の目的は、「抵抗変化素子」の上部電極と「コンタクトプラグ」間のショート（短絡）の発生を効果的に防止可能な、新規な構成を採用し、多層配線層内に高密度で素子を配置することを可能とする「抵抗変化素子」、該「抵抗変化素子」を利用する半導体装置、および該「抵抗変化素子」の形成方法を提供することにある。

30

【課題を解決するための手段】

【0040】

本発明者らは、まず、多層配線層内に設ける「抵抗変化素子」の信頼性を高めるため、耐酸化性、耐湿性の向上を図るパッシベーション膜（保護絶縁膜）によって、「抵抗変化素子」の側面を被覆する構成を採用することが有効であることを見出した。この「抵抗変化素子」の側面を被覆するパッシベーション膜（保護絶縁膜）を形成した後、「抵抗変化素子」の上部電極（第一の電極）と、パッシベーション膜（保護絶縁膜）の上部を覆うように、第一の層間絶縁膜を形成する。前記第一の層間絶縁膜に形成されているビアホール内に、第一のコンタクトプラグを形成する。その際、前記パッシベーション膜（保護絶縁膜）の側面に、第一のコンタクトプラグの側壁部が接するように、第一のコンタクトプラグの配置を選択すると、「抵抗変化素子」の上部電極（第一の電極）の側面と、第一のコンタクトプラグの側壁部との間に、パッシベーション膜（保護絶縁膜）が挿入され、両者を電氣的に分離された状態に保てることを見出した。

40

【0041】

前記の第一のコンタクトプラグの配置を選択すると、「抵抗変化素子」の上部電極と「コンタクトプラグ」間のショート（短絡）の発生を効果的に防止でき、同時に、「抵抗変

50

化素子」ならびに「コンタクトプラグ」のレイアウトに要する「面積」を低減することができ、多層配線層内に高密度で素子を配置することが可能となることも見出した。

【0042】

本願発明者らは、自らが見出した課題に対して、以上に述べた知見に基づき、本発明を完成させ、課題の解決を図った。

【0043】

すなわち、本発明にかかる抵抗変化素子は、
半導体基板上の配線層内に設けられる抵抗変化素子であって、
前記配線層は、第一の層間絶縁膜を有し、
前記抵抗変化素子は、
抵抗変化膜と、
該抵抗変化膜の上面に接して形成されている第一の電極を具えており、
前記抵抗変化膜と第一の電極を具える、該抵抗変化素子の側面を被覆する保護絶縁膜が形成されており、

10

少なくとも、前記抵抗変化素子の第一の電極の上部と、保護絶縁膜の上部を覆うように、第一の層間絶縁膜が形成されており、

前記第一の層間絶縁膜に形成されているビアホール内に、第一のコンタクトプラグが形成されており、

前記保護絶縁膜の側面に、第一のコンタクトプラグの側壁部が接していることを特徴とする抵抗変化素子である。

20

【0044】

前記保護絶縁膜は、SiN膜で形成されている場合、本発明の効果が顕著となる。

【0045】

また、前記ビアホール内に形成されている、第一のコンタクトプラグは、銅を主成分とする金属で形成されるプラグ部と、該プラグ部の周囲を覆うバリアメタル層とで構成されていることが好ましい。

【0046】

加えて、

前記抵抗変化素子の抵抗変化膜は、下層の銅配線の上面を被覆する、絶縁性バリア膜上に形成されており、

30

前記下層の銅配線の上面を被覆する、絶縁性バリア膜は、開口部を有し、該開口部を介して、抵抗変化素子の抵抗変化膜の下面に、前記下層の銅配線の上面が接触していることが好ましい。

【0047】

その際、

前記下層の銅配線の上面を被覆する、絶縁性バリア膜は、SiN膜、あるいはSiCN膜であることが好ましい。

【0048】

前記抵抗変化素子の抵抗変化膜は、下層の銅配線の上面を被覆する、絶縁性バリア膜上に形成されており、

40

前記第一のコンタクトプラグは、前記絶縁性バリア膜を貫通して、該貫通部の下に位置する下層の銅配線の上面に接触している構成を採用することができる。

【0049】

前記第一の電極は、Ruを主成分とする金属で形成されており、

前記抵抗変化膜は、固体電解質からなる膜である構成を採用することができる。

【0050】

あるいは、本発明にかかる抵抗変化素子では、

前記抵抗変化膜は、酸化物を含む構成を採用することもできる。

【0051】

前記配線層は、前記第一の層間絶縁膜上に形成される、第二の層間絶縁膜を有し、

50

前記第二の層間絶縁膜内に、上層の銅配線が形成されており、

前記第一の層間絶縁膜内に形成される前記第一のコンタクトプラグは、前記第二の層間絶縁膜内に形成される前記上層の銅配線と一体化して、形成されている形態を選択することができる。

【0052】

特に、前記第一の電極の上面に、上面保護膜が形成されており、

前記保護絶縁膜は、抵抗変化膜、第一の電極、上面保護膜の側面を被覆している構成を選択することが望ましい。

【0053】

前記の構成を選択すると、抵抗変化膜、第一の電極は、その側面は、保護絶縁膜により保護され、さらに、上面は、上面保護膜により保護されており、耐酸化性、耐湿性の向上の効果が増す。

【発明の効果】

【0054】

本発明にかかる抵抗変化素子の構成を採用することで、半導体基板上の配線層内に設けられる、該抵抗変化素子の信頼性を高く維持したまま、多層配線層を構成する、上下の配線層間を電氣的に連結するコンタクトプラグを、抵抗変化素子に対して、最近接する配置に作製することが可能となり、その結果、抵抗変化素子の配置密度の高密度化が容易となり、該抵抗変化素子を利用するメモリセルにより構成される「セル・マトリックス」の大容量化を容易とし、また、製造歩留りの低下を回避することができる。

【図面の簡単な説明】

【0055】

【図1】図1は、半導体装置の多層配線層中に設ける不揮発性スイッチング素子として利用される、本発明の第1の実施形態に係る抵抗変化素子の一構成例を模式的に示す断面図である。

【図2】図2は、半導体装置の多層配線層中に設ける不揮発性スイッチング素子として利用される、本発明の第2の実施形態に係る抵抗変化素子の一構成例を模式的に示す断面図である。

【図3】図3は、半導体装置の多層配線層中に設ける不揮発性スイッチング素子として利用される、本発明の第3の実施形態に係る抵抗変化素子の一構成例を模式的に示す断面図である。

【図4】図4は、半導体装置の多層配線層中に設ける不揮発性スイッチング素子として利用される、本発明の第4の実施形態に係る抵抗変化素子の一構成例を模式的に示す断面図である。

【図5】図5は、半導体装置の多層配線層中に設ける不揮発性スイッチング素子として利用される、本発明の第5の実施形態に係る抵抗変化素子の一構成例を模式的に示す断面図である。

【図6】図6は、半導体装置の多層配線層中に設ける不揮発性スイッチング素子として利用される、本発明の第6の実施形態に係る抵抗変化素子の一構成例を模式的に示す断面図である。

【図7A】図7Aは、半導体装置の多層配線層中に設ける不揮発性スイッチング素子として利用される、本発明の第7の実施形態に係る抵抗変化素子を製造するプロセスの一例を示し、第7の実施形態の抵抗変化素子の製造プロセスの一連の工程中、ステップA1を模式的に示す断面図である。

【図7B】図7Bは、半導体装置の多層配線層中に設ける不揮発性スイッチング素子として利用される、本発明の第7の実施形態に係る抵抗変化素子を製造するプロセスの一例を示し、第7の実施形態の抵抗変化素子の製造プロセスの一連の工程中、ステップA2を模式的に示す断面図である。

【図7C】図7Cは、半導体装置の多層配線層中に設ける不揮発性スイッチング素子として利用される、本発明の第3の実施形態に係る抵抗変化素子を製造するプロセスの一例を

10

20

30

40

50

示し、第5の実施態様の抵抗変化素子の製造プロセスの一連の工程中、ステップA3を模式的に示す断面図である。

【図7D】図12Dは、半導体装置の多層配線層中に設ける不揮発性スイッチング素子として利用される、本発明の第3の実施形態に係る抵抗変化素子を製造するプロセスの一例を示し、第5の実施態様の抵抗変化素子の製造プロセスの一連の工程中、ステップA4を模式的に示す断面図である。

【図7E】図12Eは、半導体装置の多層配線層中に設ける不揮発性スイッチング素子として利用される、本発明の第3の実施形態に係る抵抗変化素子を製造するプロセスの一例を示し、第5の実施態様の抵抗変化素子の製造プロセスの一連の工程中、ステップA5を模式的に示す断面図である。

【図7F】図12Fは、半導体装置の多層配線層中に設ける不揮発性スイッチング素子として利用される、本発明の第3の実施形態に係る抵抗変化素子を製造するプロセスの一例を示し、第5の実施態様の抵抗変化素子の製造プロセスの一連の工程中、ステップA6を模式的に示す断面図である。

【図7G】図7Gは、半導体装置の多層配線層中に設ける不揮発性スイッチング素子として利用される、本発明の第7の実施形態に係る抵抗変化素子を製造するプロセスの一例を示し、第7の実施形態の抵抗変化素子の製造プロセスの一連の工程中、ステップA7を模式的に示す断面図である。

【図7H】図7Hは、半導体装置の多層配線層中に設ける不揮発性スイッチング素子として利用される、本発明の第7の実施形態に係る抵抗変化素子を製造するプロセスの一例を示し、第7の実施形態の抵抗変化素子の製造プロセスの一連の工程中、ステップA8を模式的に示す断面図である。

【図8】図13は、銅フィラメント型抵抗変化素子におけるスイッチング過程を説明する図であり、上段は、「OFF」状態から「ON」状態への遷移過程（セット過程）を、下段は、「ON」状態から「OFF」状態への遷移過程（リセット過程）を、それぞれ説明する図である。

【図9】図9は、MRAM（Magnitic RAM）の構成の一例を模式的に示す図である。

【図10】図10は、PRAM（Phase-change RAM）の構成の一例を模式的に示す図である。

【図11】図11は、FRAM（Ferroelectric RAM）の構成の一例を模式的に示す図である。

【図12】図12は、ReRAM（Resistive RAM）の構成の一例を模式的に示す図である。

【図13】図13は、「3端子スイッチ」の構成を採用するスイッチング素子の一例を示し、2つの「2端子スイッチ」の「第2電極」を一体化した構造を模式的に示す図である。

【発明を実施するための形態】

【0056】

以下に、本発明をより詳しく説明する。

【0057】

（第1の実施形態）

本発明の第1の実施形態に係る抵抗変化素子を、多層配線層中に設ける不揮発性スイッチング素子として利用する半導体装置について、図面を参照して、説明する。図1は、半導体装置の多層配線層中に設ける不揮発性スイッチング素子として利用される、本発明の第1の実施形態に係る抵抗変化素子の一構成例を模式的に示す断面図である。

【0058】

図1に示すように、第1の実施形態に係る抵抗変化素子99は、半導体基板上の配線層内に形成される（図示せず）。該抵抗変化素子99が設けられる配線層は、第一の層間絶縁膜98を有する。抵抗変化素子99は、第一の電極102と抵抗変化膜101を具えて

10

20

30

40

50

いる。抵抗変化素子 99 のうち、第一の電極 102 と抵抗変化膜 101 の側面は、保護絶縁膜 103 によって覆われている。

【0059】

第一の層間絶縁膜 98 は、抵抗変化素子 99 のうち、第一の電極 102 の上面、ならびに、第一の電極 102 と抵抗変化膜 101 の側面を被覆する保護絶縁膜 103 を覆うように形成されている。加えて、第一の層間絶縁膜 98 中に、第一のコンタクトプラグ 104 が形成されている。第一のコンタクトプラグ 104 の側壁面と、保護絶縁膜 103 の側面とは接している。但し、第一の電極 102 の側面と、第一のコンタクトプラグ 104 の側壁面とは、保護絶縁膜 103 によって、電氣的に分離されている。

【0060】

第 1 の実施形態に係る抵抗変化素子 99 は、抵抗変化膜 101 と、該抵抗変化膜 101 を挟む二つの電極；「第 1 電極」と「第 2 電極」とで構成される。

【0061】

例えば、第 1 の実施形態に係る抵抗変化素子 99 を、固体電解質からなる膜を利用して、抵抗変化膜 101 を形成し、「イオン伝導層」として使用し；

「下層の銅配線」（図示せず）を、電気化学反応によって、銅イオンを生成し、「イオン伝導層」中に供給する「イオン供給層」として機能する「第 1 電極」として使用し；

抵抗変化膜 101 の上面に接する、第一の電極 102 を、「第 2 電極」として使用すると、固体電解質膜を利用する、銅フィラメント析出型の抵抗変化素子に構成することができる。

【0062】

その際、「第 2 電極」として使用する、第一の電極 102 は、銅よりも、酸化（金属から金属イオンが生成する過程）の標準生成ギブズエネルギー G の絶対値が小さい金属を含む電極である。銅よりも、酸化（金属から金属イオンが生成する過程）の標準生成ギブズエネルギー G の絶対値が小さい金属として、Ru や Pt などを用いることができる。例えば、第一の電極 102 として、Ru（下層）/Ta（上層）の積層構造を用いてもよい。一方、「イオン伝導層」として機能する、抵抗変化膜 101 を構成する固体電解質として、 TaO 、 $TaSiO$ 、 SiO_2 、 ZrO_2 、 HfO_2 、 TiO_2 、 Al_2O_3 、有機ポリマー膜、 SiO を含む有機ポリマー膜などを用いることができる。

【0063】

固体電解質膜を利用して形成される、抵抗変化膜 101 と、第一の電極 102 の側面を被覆する、保護絶縁膜 103 は、 SiN 膜を用いて形成することができる。

【0064】

第 1 の実施形態に係る抵抗変化素子 99 が、前記の構成を有する「銅フィラメント析出型の抵抗変化素子」である場合、第一の層間絶縁膜 98 は、「第 2 電極」として使用される、第一の電極 102 の上面と保護絶縁膜 103 には、直接接するが、抵抗変化膜 101 とは、直接接しない形態となる。その場合、第一の層間絶縁膜 98 を、 SiO_2 膜、 $SiOC$ 膜、あるいはそれらの積層膜で構成することができる。

【0065】

SiN 膜を用いて、該保護絶縁膜 103 を形成することにより、第一の層間絶縁膜 98 を形成する際、第一の電極 102 の側面から酸化が進行し、抵抗変化膜 101 と接する第一の電極 102 の下面に金属酸化物が生成する事態を防ぐことができる。

【0066】

また、抵抗変化膜 101 の側面から、固体電解質内に水分が侵入すると、抵抗変化素子 99 が「高抵抗状態」にある際、侵入した水分が、「リーク電流」の発生要因となる。

【0067】

加えて、抵抗変化膜 101 の側面から、固体電解質内に水分が侵入すると、侵入した水分 (H_2O) は、抵抗変化膜 101 内部に形成されている銅フィラメントの酸化、抵抗変化膜 101 と接する下層の配線層（銅配線層）の上面の酸化、あるいは、抵抗変化膜 10

10

20

30

40

50

1 と接する第一の電極 102 の下面の酸化を引き起こす。すなわち、侵入した水分 (H_2O) に起因する酸化は、抵抗変化素子 99 の抵抗状態を変動させてしまう不良の発生の要因の一つとなる。SiN 膜を用いて、保護絶縁膜 103 を形成することにより、抵抗変化膜 101 の側面から、固体電解質内への水分の侵入を抑制することができ、前記不良の発生を抑制することができる。

【0068】

保護絶縁膜 103 の形成に使用する SiN 膜の形成方法として、抵抗変化素子の抵抗変化特性を劣化させることのない成膜手法を選択することが好ましい。第一の電極 102 と抵抗変化膜 101 の側面を被覆するため、ステップ・カバレッジ特性に優れる等方的な堆積法、例えば、プラズマ CVD 法や、プラズマ ALD 法などを用いる。第一の電極 102 と抵抗変化膜 101 の側面上に堆積する SiN 膜の膜厚は、10 nm 以上 50 nm 以下の範囲に選択することが好ましい。

10

【0069】

等方的な堆積法を採用する結果、第一の電極 102 と抵抗変化膜 101 の側面に加えて、第一の電極 102 の上面にも、SiN 膜が堆積する。異方性ドライ・エッチング法を採用して、第一の電極 102 の上面に堆積した SiN 膜を選択的にエッチング除去すると、第一の電極 102 と抵抗変化膜 101 の側面上に堆積する SiN 膜が残る。結果的に、該 SiN 膜を用いて、保護絶縁膜 103 が形成される。

【0070】

第 1 の実施形態に係る抵抗変化素子 99 が、「下層の配線層」、抵抗変化膜 101、第一の電極 102 の積層構造で構成される、「銅フィラメント析出型の抵抗変化素子」である場合、「下層の配線層」と第一の電極 102 の間に所定のプログラミング電圧を印加することで、プログラミング (スイッチング) を行うことができる。

20

【0071】

第一の層間絶縁膜 98 の形成を終えた後、抵抗変化素子 99 の保護絶縁膜 103 に対して、最近接して配置される、第一のコンタクトプラグ 104 の作製のビアホールを形成する。その際、該ビアホールの最下端の穴形状に対応する、開口部を具えたレジスト・マスクを使用し、第一の層間絶縁膜 98 の上面から第一の層間絶縁膜 98 の下面に向かって、異方性エッチング法、例えば、ドライ・エッチング法を採用して、第一の層間絶縁膜 98 を構成する絶縁材料の異方性エッチングを行う。該第一の層間絶縁膜 98 を構成する絶縁材料 (例えば、 SiO_2 膜、 $SiOC$ 膜) の異方性エッチング条件には、保護絶縁膜 103 を構成する SiN 膜に対して、選択性を有する条件を選択する。

30

【0072】

第一の層間絶縁膜 98 の上面から第一の層間絶縁膜 98 の下面に向かって、異方性エッチングを進める過程において、僅かながらサイド・エッチングも進行する。その結果、形成されるビアホールの側壁の形状は、若干のテーパを示す。

【0073】

仮に、サイド・エッチングが全く進行しない場合には、形成されるビアホールの側壁は、レジスト・マスクの開口部の形状と全く同じ形状を維持し、第一の層間絶縁膜 98 の下面における、ビアホールの側壁の外縁は、保護絶縁膜 103 の底部に最近接しているが、「点接触」するように、抵抗変化素子 99 の保護絶縁膜 103 と、レジスト・マスクの開口部の位置合わせがなされている。

40

【0074】

実際には、僅かながらサイド・エッチングも進行する結果、形成されるビアホールの側壁の形状は、若干のテーパを示す。そのため、第一の層間絶縁膜 98 の下面近くでは、若干のテーパを示す、ビアホールの側壁面に、保護絶縁膜 103 の側面が部分的に露呈している状態となる。第一の層間絶縁膜 98 を構成する絶縁材料 (例えば、 SiO_2 膜、 $SiOC$ 膜) の異方性エッチング条件は、保護絶縁膜 103 を構成する SiN 膜に対して、選択性を有する条件が選択されており、ビアホールの側壁面に露呈する、保護絶縁膜 103 の側面への「サイド・エッチング」は実質的に進行しない。

50

【0075】

形成されるビアホールの側壁面に、保護絶縁膜103の側面が部分的に露呈している状態であるため、該ビアホール内部に第一のコンタクトプラグ104を作製すると、図1に示すように、保護絶縁膜103の側面に、形成された第一のコンタクトプラグ104の側壁面が接触した状態となる。

【0076】

第一のコンタクトプラグ104には、バリアメタルで覆われた銅プラグを用いることができる。バリアメタルには、Ta、Ta₂N、あるいはその積層構造を用いることができる。

【0077】

第1の実施形態に係る抵抗変化素子では、その側面をSiN膜からなる保護絶縁膜によって被覆する構成を採用するので、抵抗変化素子99に隣接する位置に第一のコンタクトプラグ104を形成した際、保護絶縁膜103が存在するため、抵抗変化素子99の第一の電極102と第一のコンタクトプラグ104が、電氣的に短絡することを防ぐことができる。

【0078】

(第2の実施形態)

本発明の第2の実施形態に係る抵抗変化素子を、多層配線層中に設ける不揮発性スイッチング素子として利用する半導体装置について、図面を参照して、説明する。図2は、半導体装置の多層配線層中に設ける不揮発性スイッチング素子として利用される、本発明の第2の実施形態に係る抵抗変化素子の一構成例を模式的に示す断面図である。

【0079】

図2に示すように、第2の実施形態に係る抵抗変化素子299は、半導体基板上の配線層内に形成される(図示せず)。該抵抗変化素子299が設けられる配線層は、第一の層間絶縁膜211を有する。抵抗変化素子299は、第一の電極202、抵抗変化膜201、第二の電極205を具えている。抵抗変化素子299のうち、第一の電極202と抵抗変化膜201の側面は、保護絶縁膜203によって覆われている。

【0080】

第一の層間絶縁膜211は、抵抗変化素子299のうち、第一の電極202、第二の電極205、ならびに、第一の電極202と抵抗変化膜201の側面を被覆する保護絶縁膜203を覆うように形成されている。加えて、第一の層間絶縁膜211中に、第一のコンタクトプラグ204が形成されている。第一のコンタクトプラグ204の側壁面と、保護絶縁膜203の側面とは接している。但し、第一の電極202の側面と、第一のコンタクトプラグ204の側壁面とは、保護絶縁膜203によって、電氣的に分離されている。

【0081】

第一のコンタクトプラグ204の底部は、第二の電極205の上面と接しており、第二の電極205は第一のコンタクトプラグ204と電氣的に接続されている。

【0082】

第2の実施形態に係る抵抗変化素子299は、抵抗変化膜201と、該抵抗変化膜201を挟む二つの電極；第一の電極202と第二の電極205とで構成される。

【0083】

第2の実施形態に係る抵抗変化素子299として、酸素欠損型の抵抗変化素子の構成を選択する際には、抵抗変化膜203は、酸化物で構成される。抵抗変化膜203は、TaO、TaSiO、ZrO₂、HfO₂、TiO₂、SiO₂、Al₂O₃や、それらの積層構造などを用いて、形成することができる。抵抗変化膜203の上面と接する第一の電極204と、抵抗変化膜203の下面と接する第二の電極205は、例えば、Pt、Ru、Ir、Ti、Ta、Hf、Zr、Al、Wや、それらの窒素化合物を用いて、形成することができる。

【0084】

第2の実施形態に係る抵抗変化素子299が、酸素欠損型の抵抗変化素子である場合、

10

20

30

40

50

保護絶縁膜 203 は、SiN 膜、SiCN 膜で形成する。一方、第一の層間絶縁膜 211 は、SiO₂ 膜、あるいは SiOC 膜で形成する。

【0085】

保護絶縁膜 203 を、SiN 膜、SiCN 膜を用いて形成することで、第一の層間絶縁膜 211 を形成する際、第一の電極 203 の側面から酸化が進行し、抵抗変化膜 201 の上面と接する第一の電極 203 の下面に、金属酸化物が生成する事態を防ぐことができる。

【0086】

また、抵抗変化膜 201 の側面から、酸化物内に水分が侵入すると、抵抗変化素子 299 が「高抵抗状態」にある際、侵入した水分が、「リーク電流」の発生要因となる。

10

【0087】

さらには、保護絶縁膜 203 による側面の被覆が無い場合、第一の層間絶縁膜 211 を形成する際、抵抗変化膜 201 を構成する、酸化物の膜の側面から、酸素が脱離すると、酸化物の膜の側面近傍の平均酸化数が、酸化物の膜の平均酸化数から変移する状態となる。その結果、抵抗変化素子 299 の抵抗状態を変動させてしまう不良の発生を引き起こす要因の一つとなる。保護絶縁膜 203 による側面の被覆を行うことで、前記不良の発生を抑制することができる。

【0088】

抵抗変化素子 299 が、第二の電極 205、抵抗変化膜 201、第一の電極 202 の積層構造で構成される、酸素欠損型の抵抗変化素子である場合、第二の電極 205 と第一の電極 202 の間に所定のプログラミング電圧を印加することで、プログラミング（スイッチング）を行うことができる。例えば、第二の電極 205 を接地した上で、第一の電極 202 に所定の電圧を印加することで、酸素欠損型の抵抗変化素子のスイッチング動作、「高抵抗状態」から「低抵抗状態」への「セット動作」、「低抵抗状態」から「高抵抗状態」への「リセット動作」を行うことができる。

20

【0089】

第一の層間絶縁膜 211 の形成を終えた後、抵抗変化素子 299 の保護絶縁膜 103 に対して、最近接して配置される、第一のコンタクトプラグ 204 の作製用のピアホールを形成する。その際、該ピアホールの最下端の穴形状に対応する、開口部を具えたレジスト・マスクを使用し、第一の層間絶縁膜 211 の上面から第一の層間絶縁膜 211 の下面に向かって、異方性エッチング法、例えば、ドライ・エッチング法を採用して、第一の層間絶縁膜 211 を構成する絶縁材料の異方性エッチングを行う。該第一の層間絶縁膜 211 を構成する絶縁材料（例えば、SiO₂ 膜、SiOC 膜）の異方性エッチング条件には、保護絶縁膜 103 を構成する SiN 膜に対して、選択性を有する条件を選択する。

30

【0090】

第一の層間絶縁膜 211 の上面から第一の層間絶縁膜 198 の下面に向かって、異方性エッチングを進める過程において、僅かながらサイド・エッチングも進行する。その結果、形成されるピアホールの側壁の形状は、若干のテーパを示す。

【0091】

仮に、サイド・エッチングが全く進行しない場合には、形成されるピアホールの側壁は、レジスト・マスクの開口部の形状と全く同じ形状を維持し、第一の層間絶縁膜 211 の下面における、ピアホールの側壁の外縁は、保護絶縁膜 203 の底部に最近接しているが、「点接触」するように、抵抗変化素子 299 の保護絶縁膜 203 と、レジスト・マスクの開口部の位置合わせがなされている。

40

【0092】

実際には、僅かながらサイド・エッチングも進行する結果、形成されるピアホールの側壁の形状は、若干のテーパを示す。そのため、第一の層間絶縁膜 211 の下面近くでは、若干のテーパを示す、ピアホールの側壁面に、保護絶縁膜 203 の側面が部分的に露呈している状態となる。第一の層間絶縁膜 211 を構成する絶縁材料（例えば、SiO₂ 膜、SiOC 膜）の異方性エッチング条件は、保護絶縁膜 203 を構成する SiN 膜に対して

50

、選択性を有する条件が選択されており、ビアホールの側壁面に露呈する、保護絶縁膜 203 の側面への「サイド・エッチング」は実質的に進行しない。

【0093】

形成されるビアホールの側壁面に、保護絶縁膜 203 の側面が部分的に露呈している状態であるため、該ビアホール内部に第一のコンタクトプラグ 204 を作製すると、図 2 に示すように、保護絶縁膜 203 の側面に、形成された第一のコンタクトプラグ 204 の側壁面が接触した状態となる。

【0094】

第一のコンタクトプラグ 204 には、バリアメタルで覆われた銅プラグを用いることができる。バリアメタルには、Ta、Ta₂N₅、あるいはその積層構造を用いることができる。

10

【0095】

第 2 の実施形態に係る抵抗変化素子でも、その側面を SiN 膜からなる保護絶縁膜によって被覆する構成を採用するので、抵抗変化素子 299 に隣接する位置に第一のコンタクトプラグ 204 を形成した際、保護絶縁膜 203 が存在するため、抵抗変化素子 299 の第一の電極 202 と第一のコンタクトプラグ 204 が、電氣的に短絡することを防ぐことができる。

【0096】

図 2 に示す構成を選択することで、第二の電極 205 を、第一のコンタクトプラグ 204 を介して、上層の銅配線と電氣的に接続し、接地することが可能である。

20

【0097】

(第 3 の実施形態)

本発明の第 3 の実施形態に係る抵抗変化素子を、多層配線層中に設ける不揮発性スイッチング素子として利用する半導体装置について、図面を参照して、説明する。図 3 は、半導体装置の多層配線層中に設ける不揮発性スイッチング素子として利用される、本発明の第 3 の実施形態に係る抵抗変化素子の一構成例を模式的に示す断面図である。

【0098】

図 3 に示すように、第 3 の実施形態に係る抵抗変化素子 399 は、半導体基板上の配線層内に形成される(図示せず)。該抵抗変化素子 399 が設けられる配線層は、第一の層間絶縁膜 311 を有する。抵抗変化素子 399 は、第一の電極 302、抵抗変化膜 301、第二の電極 315 を具えている。抵抗変化素子 399 が具える、第一の電極 302、抵抗変化膜 301、第二の電極 315 は積層構造を構成しており、その側面は、保護絶縁膜 303 によって覆われている。

30

【0099】

抵抗変化素子 399 は、下層の銅配線 307 と下層の層間絶縁膜 310 の上面の上に形成されている。第二の電極 315 の一部は、下層の銅配線 307 の上面に接触し、電氣的に接続されている。また、積層構造の一側面を被覆している、保護絶縁膜 303 も、その底面が下層の銅配線 307 の上面に接する位置に形成されている。

【0100】

第一の層間絶縁膜 311 は、抵抗変化素子 399 のうち、第一の電極 302、ならびに、第一の電極 302、抵抗変化膜 301、第二の電極 315 からなる積層構造の側面を被覆する保護絶縁膜 303 を覆うように形成されている。加えて、第一の層間絶縁膜 311 は、下層の銅配線 307 と下層の層間絶縁膜 310 の上面をも覆うように形成されている。

40

【0101】

第一の層間絶縁膜 311 中に、第一のコンタクトプラグ 304 が形成されている。第一のコンタクトプラグ 304 の側壁面と、保護絶縁膜 303 の側面とは接している。但し、第一の電極 302 の側面と、第一のコンタクトプラグ 304 の側壁面とは、保護絶縁膜 303 によって、電氣的に分離されている。

【0102】

50

第一のコンタクトプラグ304の底部は、下層の銅配線307の上面と接しており、従って、下層の銅配線307を介して、第二の電極315は第一のコンタクトプラグ304と電氣的に接続されている。

【0103】

第3の実施形態に係る抵抗変化素子399は、抵抗変化膜301と、該抵抗変化膜301を挟む二つの電極；第一の電極302と第二の電極315とで構成される。

【0104】

第3の実施形態に係る抵抗変化素子399として、酸素欠損型の抵抗変化素子の構成を選択する際には、抵抗変化膜301は、酸化物で構成される。抵抗変化膜301は、TaO、TaSiO、ZrO₂、HfO₂、TiO₂、SiO₂、Al₂O₃や、それらの積層構造などを用いて、形成することができる。抵抗変化膜301の上面と接する第一の電極302と、抵抗変化膜301の下面と接する第二の電極315は、例えば、Pt、Ru、Ir、Ti、Ta、Hf、Zr、Al、Wや、それらの窒素化合物を用いて、形成することができる。

10

【0105】

第3の実施形態に係る抵抗変化素子399が、酸素欠損型の抵抗変化素子である場合、保護絶縁膜303は、SiN膜、SiCN膜で形成する。一方、第一の層間絶縁膜311は、SiO₂膜、あるいはSiOC膜で形成する。また、下層の層間絶縁膜310も、SiO₂膜、あるいはSiOC膜で形成する。

【0106】

下層の層間絶縁膜310に形成される、下層の銅配線用の配線溝に、バリアメタル309を介して、下層の銅配線307の金属308が埋め込まれている。下層の銅配線307の金属308が、銅を主成分とする金属材料である場合、配線溝の側面と底面を被覆する、バリアメタル309は、銅の拡散に対して、バリア性を有する導電性膜である。バリアメタル309には、タンタル、窒化タンタル、窒化チタン、炭窒化タングステンのような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。

20

【0107】

抵抗変化膜301の下面と接する第二の電極315も、銅の拡散に対して、バリア性を有する導電性膜であるため、下層の銅配線307の金属308が、銅を主成分とする金属材料である場合、抵抗変化膜301を構成する酸化物中への銅イオンの拡散も防止されている。

30

【0108】

第一のコンタクトプラグ304には、バリアメタル306で覆われた銅プラグ305を用いることができる。バリアメタル306には、Ta、Ta₂N、あるいはその積層構造を用いることができる。

【0109】

保護絶縁膜303を、SiN膜、SiCN膜を用いて形成することで、第一の層間絶縁膜311を形成する際、第一の電極303の側面、第二の電極315の側面から酸化が進行し、抵抗変化膜301の上面と接する第一の電極303の下面、抵抗変化膜301の上面と接する第一の電極315の上面に、金属酸化物が生成する事態を防ぐことができる。

40

【0110】

また、抵抗変化膜301の側面から、酸化物内に水分が侵入すると、抵抗変化素子399が「高抵抗状態」にある際、侵入した水分が、「リーク電流」の発生要因となる。

【0111】

さらには、保護絶縁膜303による側面の被覆が無い場合、第一の層間絶縁膜311を形成する際、抵抗変化膜301を構成する、酸化物の膜の側面から、酸素が脱離すると、酸化物の膜の側面近傍の平均酸化数が、酸化物の膜の平均酸化数から変移する状態となる。その結果、抵抗変化素子399の抵抗状態を変動させてしまう不良の発生を引き起こす要因の一つとなる。保護絶縁膜303による側面の被覆を行うことで、前記不良の発生を抑制することができる。

50

【 0 1 1 2 】

抵抗変化素子 3 9 9 が、第二の電極 3 1 5、抵抗変化膜 3 0 1、第一の電極 3 0 2 の積層構造で構成される、酸素欠損型の抵抗変化素子である場合、第二の電極 3 1 5 と第一の電極 3 0 2 の間に所定のプログラミング電圧を印加することで、プログラミング（スイッチング）を行うことができる。例えば、第二の電極 3 1 5 を接地した上で、第一の電極 3 0 2 に所定の電圧を印加することで、酸素欠損型の抵抗変化素子のスイッチング動作、「高抵抗状態」から「低抵抗状態」への「セット動作」、「低抵抗状態」から「高抵抗状態」への「リセット動作」を行うことができる。

【 0 1 1 3 】

第一の層間絶縁膜 3 1 1 の形成を終えた後、抵抗変化素子 3 9 9 の保護絶縁膜 3 0 3 に対して、最近接して配置される、第一のコンタクトプラグ 3 0 4 の作製のビアホールを形成する。その際、該ビアホールの最下端の穴形状に対応する、開口部を具えたレジスト・マスクを使用し、第一の層間絶縁膜 3 1 1 の上面から第一の層間絶縁膜 3 1 1 の下面に向かって、異方性エッチング法、例えば、ドライ・エッチング法を採用して、第一の層間絶縁膜 3 1 1 を構成する絶縁材料の異方性エッチングを行う。該第一の層間絶縁膜 3 1 1 を構成する絶縁材料（例えば、 SiO_2 膜、 SiOC 膜）の異方性エッチング条件には、保護絶縁膜 3 0 3 を構成する SiN 膜に対して、選択性を有する条件を選択する。その際、第一の層間絶縁膜 3 1 1 を構成する絶縁材料（例えば、 SiO_2 膜、 SiOC 膜）の異方性エッチング条件は、下層の銅配線 3 0 7 の金属 3 0 8、銅を主成分とする金属材料に対して、選択性を有する条件ともなっている。

【 0 1 1 4 】

第一の層間絶縁膜 3 1 1 の上面から第一の層間絶縁膜 3 1 1 の下面に向かって、異方性エッチングを進める過程において、僅かながらサイド・エッチングも進行する。その結果、形成されるビアホールの側壁の形状は、若干のテーパを示す。

【 0 1 1 5 】

仮に、サイド・エッチングが全く進行しない場合には、形成されるビアホールの側壁は、レジスト・マスクの開口部の形状と全く同じ形状を維持し、第一の層間絶縁膜 3 1 1 の下面における、ビアホールの側壁の外縁は、保護絶縁膜 3 0 3 の底部に最近接しているが、「点接触」するように、抵抗変化素子 3 9 9 の保護絶縁膜 3 0 3 と、レジスト・マスクの開口部の位置合わせがなされている。

【 0 1 1 6 】

実際には、僅かながらサイド・エッチングも進行する結果、形成されるビアホールの側壁の形状は、若干のテーパを示す。そのため、第一の層間絶縁膜 3 1 1 の下面近くでは、若干のテーパを示す、ビアホールの側壁面に、保護絶縁膜 3 0 3 の側面が部分的に露呈している状態となる。第一の層間絶縁膜 3 1 1 を構成する絶縁材料（例えば、 SiO_2 膜、 SiOC 膜）の異方性エッチング条件は、保護絶縁膜 3 0 3 を構成する SiN 膜に対して、選択性を有する条件が選択されており、ビアホールの側壁面に露呈する、保護絶縁膜 3 0 3 の側面への「サイド・エッチング」は実質的に進行しない。

【 0 1 1 7 】

形成されるビアホールの側壁面に、保護絶縁膜 3 0 3 の側面が部分的に露呈している状態であるため、該ビアホール内部に第一のコンタクトプラグ 3 0 4 を作製すると、図 3 に示すように、保護絶縁膜 3 0 3 の側面に、形成された第一のコンタクトプラグ 3 0 4 の側壁面が接触した状態となる。

【 0 1 1 8 】

抵抗変化素子 3 9 9 の形成に使用される、第一の電極 3 0 2、抵抗変化膜 3 0 1、第二の電極 3 1 5 からなる積層構造をパターンニングする過程において、第二の電極 3 1 5 を選択的にエッチングする条件は、下層の銅配線 3 0 7 の金属 3 0 8、銅を主成分とする金属材料、ならびに、下層の銅配線 3 0 7 のバリアメタル 3 0 9 に利用する Ta 、 TaN に対して、選択性を有する条件であることが望ましい。同時に、第二の電極 3 1 5 を選択的にエッチングする条件は、下層の層間絶縁膜 3 1 0 を構成する絶縁材料（例えば、 SiO_2

10

20

30

40

50

膜、SiOC膜)に対して、選択性を有する条件であることが望ましい。

【0119】

前記条件を満たす、選択的なエッチング条件を採用することで、下層の銅配線307のバリアメタル309、下層の銅配線307の金属308、ならびに、下層の層間絶縁膜310を構成する絶縁材料(例えば、SiO₂膜、SiOC膜)をエッチング・ストッパに利用して、第二の電極315のパターニングを実施することができる。

【0120】

第一の層間絶縁膜311を構成する絶縁材料(例えば、SiO₂膜、SiOC膜)を堆積する工程時には、下層の銅配線307のバリアメタル309、下層の銅配線307の金属308の上面に、例えば、プラズマCVD法を使用して、SiO₂膜またはSiOC膜が堆積される。その際、下層の銅配線307の金属308、銅を主成分とする金属材料の表面が、若干酸化される可能性がある。第一の層間絶縁膜311中にビアホールを形成する過程において、第一の層間絶縁膜311を構成する絶縁材料(例えば、SiO₂膜、SiOC膜)をエッチングする条件は、下層の銅配線307の金属308の表面に存在する銅の酸化被膜のエッチング除去は可能であるが、銅を主成分とする金属材料に対しては、選択性を有する条件であることが望ましい。

【0121】

下層の銅配線307の金属308の表面に存在する銅の酸化被膜のエッチング除去がなされているため、第一のコンタクトプラグ304の底面と、下層の銅配線307の金属308の表面が接する部位は、銅/(Ta、Ta₂N₅、あるいはその積層構造)/銅で示される、バリアメタル306を介して、「金属間接合」が形成されている。該「金属間接合」は、「オーミック接続」として機能し、第一のコンタクトプラグ304の底面の径が、100nmである場合には、第一のコンタクトプラグ304と下層の銅配線307との間は、コンタクト抵抗：1～5程度で接続される。

【0122】

複数の抵抗変化素子を、その第一の電極302、抵抗変化膜301、第二の電極315からなる積層構造が、下層の銅配線307の金属308の表面に接するように配置すると、電極抵抗を低減しつつ、複数の抵抗変化素子の第二の電極315を共通する電位に接続する構成を達成することができる。

【0123】

(第4の実施形態)

本発明の第4の実施形態に係る抵抗変化素子を、多層配線層中に設ける不揮発性スイッチング素子として利用する半導体装置について、図面を参照して、説明する。図4は、半導体装置の多層配線層中に設ける不揮発性スイッチング素子として利用される、本発明の第4の実施形態に係る抵抗変化素子の一構成例を模式的に示す断面図である。

【0124】

図4に示すように、第4の実施形態に係る抵抗変化素子499は、半導体基板上に形成される銅配線層内に搭載されている。該抵抗変化素子499が設けられる多層配線層は、第一の層間絶縁膜498と、第一の層間絶縁膜498の上部に位置する第二の層間絶縁膜416とを有する。また、第4の実施形態に係る抵抗変化素子499は、第一の電極402、抵抗変化膜401を具えている。抵抗変化素子499が具える、第一の電極402、抵抗変化膜401は、積層構造を構成しており、下層の銅配線層407の表面を被覆する第一の絶縁性バリア膜411上に形成されている。第一の電極402、抵抗変化膜401の積層構造の側面は、保護絶縁膜403によって覆われている。

【0125】

抵抗変化膜401は、第一の絶縁性バリア膜411に開口されたホールを介して、下層の銅配線層407の金属408の表面に接している。従って、開口されたホール部分では、抵抗変化膜401の下面は、下層の銅配線層407の金属408の表面と接し、抵抗変化膜401の上面は、第一の電極402と接する構成となっている。

【0126】

10

20

30

40

50

下層の層間絶縁膜410に形成される、下層の銅配線用の配線溝に、バリアメタル409を介して、下層の銅配線407の金属408が埋め込まれている。下層の銅配線407の金属408は、銅を主成分とする金属材料であり、配線溝の側面と底面を被覆する、バリアメタル409は、銅の拡散に対して、バリア性を有する導電性膜である。バリアメタル409には、タンタル、窒化タンタル、窒化チタン、炭窒化タングステンのような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。

【0127】

下層の銅配線層407の表面を被覆する第一の絶縁性バリア膜411は、下層の銅配線層407の表面から銅の拡散を防止するため、SiN膜、SiCN膜、SiC膜など、あるいは、それらの積層構造で形成される。保護絶縁膜403は、SiN膜を利用して、形成されている。

10

【0128】

第4の実施形態に係る抵抗変化素子499は、銅フィラメント析出型の抵抗変化素子を構成している。銅を主成分とする金属材料で構成される、下層の銅配線407の金属408は、電気化学反応によって、銅イオンを生成し、抵抗変化膜401中に供給する「イオン供給層」として機能する。その際、下層の銅配線407の金属408を形成している「銅」中には、不純物として、Al、Ti、スズ(Sn)、Mgなどの金属が含有されていてもよい。

【0129】

抵抗変化膜401は、銅イオンの伝導が可能な固体電解質で形成し、「イオン伝導層」として利用される。銅イオンの伝導が可能な固体電解質として、TaO、TaSiO、SiO₂、ZrO₂、HfO₂、TiO₂、Al₂O₃、有機ポリマー膜、SiOを含む有機ポリマー膜などを用いることができる。

20

【0130】

第一の電極402は、銅よりも、酸化(金属から金属イオンが生成する過程)の標準生成ギブズエネルギーGの絶対値が小さい金属を含む電極である。銅よりも、酸化(金属から金属イオンが生成する過程)の標準生成ギブズエネルギーGの絶対値が小さい金属として、RuやPtなどを用いることができる。第一の電極402は、抵抗変化膜401と接する、下層部分と、該下層部分に積層される上層部分とからなる積層構造を構成してもよく、その際、下層部分は、銅よりも、酸化(金属から金属イオンが生成する過程)の標準生成ギブズエネルギーGの絶対値が小さい金属で形成する。例えば、第一の電極402として、Ru(下層)/Ta(上層)の積層構造を用いてもよい。

30

【0131】

すなわち、固体電解質からなる抵抗変化膜401を「イオン伝導層」とし、下層の銅配線層407の銅配線408を「イオン供給層」として機能する「第1電極」、第一の電極402を「第2電極」とする、銅フィラメント析出型の抵抗変化素子が構成されている。

【0132】

なお、図4に示す構成では、第一の絶縁性バリア膜411に開口されたホールの側壁面は、テーパがなく、該開口の形成は、異方性エッチング法を利用している。また、第一の絶縁性バリア膜411に開口されたホール内に形成されている、抵抗変化膜401の膜厚 t_2 は、その周囲の第一の絶縁性バリア膜411の上面に形成されている、抵抗変化膜401の膜厚 t_1 より、厚くなっている。結果的に、抵抗変化膜401の上面は、開口されたホール内と、その周囲の第一の絶縁性バリア膜411の上面の領域の間で、実質的な段差が無い状態となっている。換言すると、開口されたホールの深さは、第一の絶縁性バリア膜411の膜厚 t_3 に対応しており、 $t_2 = (t_1 + t_3)$ の関係を満たす、「埋め込み成長」が達成されている。

40

【0133】

第一の電極402は、実質的に「平坦化」がなされている、抵抗変化膜401の上面に、等方的な堆積法、例えば、スパッタ法を使用して、均一な膜厚に形成することが可能となっている。

50

【 0 1 3 4 】

第一の層間絶縁膜 4 9 8 は、抵抗変化素子 4 9 9 のうち、第一の電極 4 0 2、ならびに、第一の電極 4 0 2、抵抗変化膜 4 0 1 からなる積層構造の側面を被覆する保護絶縁膜 4 0 3 を覆うように形成されている。加えて、第一の層間絶縁膜 4 9 8 は、下層の銅配線 4 0 7 と下層の層間絶縁膜 4 1 0 の上面を覆っている、第 1 の絶縁性バリア膜 4 1 1 の上面をも被覆するように形成されている。形成された第一の層間絶縁膜 4 9 8 の上面を平坦化した後、平坦化された第一の層間絶縁膜 4 9 8 を覆う、第二の層間絶縁膜 4 1 6 が形成されている。

【 0 1 3 5 】

第一の層間絶縁膜 4 9 8 は、 SiO_2 膜を利用して形成し、第二の層間絶縁膜 4 1 6 は、 SiOC 膜を利用して形成する。

10

【 0 1 3 6 】

第二の層間絶縁膜 4 1 6 中に、上層の銅配線層の形成用の配線溝、第一の層間絶縁膜 4 9 8 中に、第一のコンタクトプラグ 4 0 4 の形成用のビアホールが、一体化されて形成されている。その際、第一のコンタクトプラグ 4 0 4 の形成用のビアホールの底は、第一の絶縁性バリア膜 4 1 1 を貫通して、下層の銅配線層 4 0 7 の金属 4 0 8 の表面に開通している。

【 0 1 3 7 】

第二の層間絶縁膜 4 1 6 中に、上層の銅配線層の形成用の配線溝を作製する際、第二の層間絶縁膜 4 1 6 を構成する SiOC 膜のエッチング条件を、第一の層間絶縁膜 4 9 8 を構成する SiO_2 膜に対して、選択性を有する条件とする。その結果、第一の層間絶縁膜 4 9 8 を構成する SiO_2 膜をエッチング・ストッパとして利用でき、形成される上層の銅配線層の形成用の配線溝の底面は、第二の層間絶縁膜 4 1 6 と第一の層間絶縁膜 4 9 8 との界面に位置する。一方、上層の銅配線層の形成用の配線溝の作製に先立ち、第二の層間絶縁膜 4 1 6、第一の層間絶縁膜 4 9 8、第一の絶縁性バリア膜 4 1 1 を順次、選択的に異方性エッチングすることで、ビアホールの形成がなされる。

20

【 0 1 3 8 】

第二の層間絶縁膜 4 1 6 の形成を終えた後、抵抗変化素子 4 9 9 の保護絶縁膜 4 0 3 に対して、最近接して配置される、第一のコンタクトプラグ 4 0 4 の作製用のビアホールを形成する。その際、該ビアホールの最下端の穴形状に対応する、開口部を具えたレジスト・マスクを使用し、第二の層間絶縁膜 4 1 6、第一の層間絶縁膜 4 9 8、第一の絶縁性バリア膜 4 1 1 を順次、選択的に異方性エッチングする。その際、第一の層間絶縁膜 4 9 8 の上面から第一の層間絶縁膜 4 9 8 の下面に向かって、異方性エッチング法、例えば、ドライ・エッチング法を採用して、第一の層間絶縁膜 4 9 8 を構成する絶縁材料、 SiO_2 膜を、選択的に異方性エッチングを行う。該第一の層間絶縁膜 4 9 8 を構成する絶縁材料、 SiO_2 膜の選択的な異方性エッチング条件は、保護絶縁膜 4 0 3 を構成する SiN 膜に対して、選択性を有する条件が選択されている。

30

【 0 1 3 9 】

第一の層間絶縁膜 4 9 8 の上面から第一の層間絶縁膜 4 9 8 の下面に向かって、異方性エッチングを進める過程において、僅かながらサイド・エッチングも進行する。その結果、形成されるビアホールの側壁の形状は、若干のテーパを示す。

40

【 0 1 4 0 】

仮に、サイド・エッチングが全く進行しない場合には、形成されるビアホールの側壁は、レジスト・マスクの開口部の形状と全く同じ形状を維持し、第一の層間絶縁膜 4 9 8 の下面における、ビアホールの側壁の外縁は、保護絶縁膜 4 0 3 の底部に最近接しているが、「点接触」するように、抵抗変化素子 4 9 9 の保護絶縁膜 4 0 3 と、レジスト・マスクの開口部の位置合わせがなされている。

【 0 1 4 1 】

実際には、僅かながらサイド・エッチングも進行する結果、形成されるビアホールの側壁の形状は、若干のテーパを示す。そのため、第一の層間絶縁膜 4 9 8 の下面近くでは、

50

若干のテーパを示す、ビアホール側の側壁面に、保護絶縁膜403の側面が部分的に露呈している状態となる。第一の層間絶縁膜498を構成する絶縁材料、SiO₂膜の選択的な異方性エッチング条件は、保護絶縁膜403を構成するSiN膜に対して、選択性を有する条件が選択されており、ビアホール側の側壁面に露呈する、保護絶縁膜403の側面への「サイド・エッチング」は実質的に進行しない。最終的に、SiCN膜で形成される第一の絶縁性バリア膜411を、選択的に異方性エッチングするが、ビアホール側の側壁面に露呈する、SiN膜で形成される保護絶縁膜403の側面への「サイド・エッチング」は極僅かに進行するのみである。

【0142】

形成されるビアホール側の側壁面に、保護絶縁膜403の側面が部分的に露呈している状態であるため、該ビアホール内部に第一のコンタクトプラグ404を作製すると、図4に示すように、保護絶縁膜403の側面に、形成された第一のコンタクトプラグ404の側壁面が接触した状態となる。但し、第一の電極402の側面と、第一のコンタクトプラグ404の側壁面とは、保護絶縁膜403によって、電気的に分離されている。

10

【0143】

一体に形成されている、上層の銅配線層の形成用の配線溝と、第一のコンタクトプラグ404の形成用のビアホールに、バリアメタル406を介して、第一のコンタクトプラグ404の金属405が埋め込まれ、上層の銅配線と一体化された第一のコンタクトプラグ404が形成されている。第一のコンタクトプラグ404の金属405は、銅を主成分とする金属材料であり、配線溝、ビアホール側の側面と底面を被覆する、バリアメタル406は、銅の拡散に対して、バリア性を有する導電性膜である。バリアメタル406には、タンタル、窒化タンタル、窒化チタン、炭窒化タングステンのような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。

20

【0144】

作製された上層の銅配線層と、第二の層間絶縁膜416の上表面を、平坦化した後、第二の絶縁性バリア膜413により被覆している。上層の銅配線層の表面を被覆する第二の絶縁性バリア膜413は、上層の銅配線層の表面から銅の拡散を防止するため、SiN膜、SiCN膜、SiC膜など、あるいは、それらの積層構造で形成される。

【0145】

図4に示す構成を選択すると、上層の銅配線層と一体化する第一のコンタクトプラグ404は、抵抗変化膜401の保護絶縁膜403に接するように、最近接する位置に形成される。その際、下層の銅配線層407の表面は、第一の絶縁性バリア膜411で被覆されており、銅の拡散を防止がなされている。また、銅フィラメント析出型の抵抗変化素子499の「第1電極」に利用される、下層の銅配線層407に対して、上層の銅配線層と一体化する第一のコンタクトプラグ404を介して、スイッチング時の電位する際、上層の銅配線層のレイアウト面積の縮小に効果を有する。

30

【0146】

(第5の実施形態)

本発明の第5の実施形態に係る抵抗変化素子を、多層配線層中に設ける不揮発性スイッチング素子として利用する半導体装置について、図面を参照して、説明する。図5は、半導体装置の多層配線層中に設ける不揮発性スイッチング素子として利用される、本発明の第5の実施形態に係る抵抗変化素子の一構成例を模式的に示す断面図である。

40

【0147】

図5に示すように、第5の実施形態に係る抵抗変化素子599は、半導体基板上に形成される銅配線層内に搭載されている。該抵抗変化素子599が設けられる多層配線層は、第一の層間絶縁膜512と、第一の層間絶縁膜512の上部に位置する第二の層間絶縁膜516とを有する。また、第5の実施形態に係る抵抗変化素子599は、第一の電極502、抵抗変化膜501を具えている。抵抗変化素子599が具える、第一の電極502、抵抗変化膜501は、積層構造を構成しており、下層の銅配線層507a、507bの表面を被覆する第一の絶縁性バリア膜511上に形成されている。第一の電極502、抵

50

抗変化膜501の積層構造の側面は、保護絶縁膜503によって覆われている。

【0148】

抵抗変化膜501は、第一の絶縁性バリア膜511に開口されたホールを介して、下層の銅配線層507bの金属508bの表面に接している。従って、開口されたホール部分では、抵抗変化膜501の下面は、下層の銅配線層507bの金属508bの表面と接し、抵抗変化膜501の上面は、第一の電極502と接する構成となっている。

【0149】

下層の層間絶縁膜510中には、下層の銅配線層507bと分離して、下層の銅配線層507aが形成されている。上層の銅配線層と一体に形成されている、第一のコンタクトプラグ504の底面は、第一の絶縁性バリア膜511に形成される開口を介して、下層の銅配線層507aの金属508aの表面に接している。

10

【0150】

下層の層間絶縁膜510に形成される、分離されている下層の銅配線用の配線溝に、それぞれ、バリアメタル509bを介して、下層の銅配線507bの金属508bが埋め込まれ、バリアメタル509aを介して、下層の銅配線507aの金属508aが埋め込まれている。下層の銅配線507bの金属508bは、銅を主成分とする金属材料であり、配線溝の側面と底面を被覆する、バリアメタル509bは、銅の拡散に対して、バリア性を有する導電性膜である。また、下層の銅配線507aの金属508aは、銅を主成分とする金属材料であり、配線溝の側面と底面を被覆する、バリアメタル509aは、銅の拡散に対して、バリア性を有する導電性膜である。バリアメタル509b、バリアメタル509aには、タンタル、窒化タンタル、窒化チタン、炭窒化タンゲステンのような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。

20

【0151】

下層の銅配線層507b、507aの表面を被覆する第一の絶縁性バリア膜511は、下層の銅配線層507b、507aの表面から銅の拡散を防止するため、SiN膜、SiCN膜、SiC膜など、あるいは、それらの積層構造で形成される。保護絶縁膜403は、SiN膜を利用して、形成されている。

【0152】

第5の実施形態に係る抵抗変化素子599は、銅フィラメント析出型の抵抗変化素子を構成している。銅を主成分とする金属材料で構成される、下層の銅配線507bの金属508bは、電気化学反応によって、銅イオンを生成し、抵抗変化膜501中に供給する「イオン供給層」として機能する。その際、下層の銅配線507bの金属508bを形成している「銅」中には、不純物として、Al、Ti、スズ(Sn)、Mgなどの金属が含有されていてもよい。

30

【0153】

抵抗変化膜501は、銅イオンの伝導が可能な固体電解質で形成し、「イオン伝導層」として利用される。銅イオンの伝導が可能な固体電解質として、TaO、TaSiO、SiO₂、ZrO₂、HfO₂、TiO₂、Al₂O₃、有機ポリマー膜、SiOを含む有機ポリマー膜などを用いることができる。

【0154】

第一の電極502は、銅よりも、酸化(金属から金属イオンが生成する過程)の標準生成ギブズエネルギーGの絶対値が小さい金属を含む電極である。銅よりも、酸化(金属から金属イオンが生成する過程)の標準生成ギブズエネルギーGの絶対値が小さい金属として、RuやPtなどを用いることができる。第一の電極502は、抵抗変化膜501と接する、下層部分と、該下層部分に積層される上層部分とからなる積層構造を構成してもよく、その際、下層部分は、銅よりも、酸化(金属から金属イオンが生成する過程)の標準生成ギブズエネルギーGの絶対値が小さい金属で形成する。例えば、第一の電極502として、Ru(下層)/Ta(上層)の積層構造を用いてもよい。

40

【0155】

すなわち、固体電解質からなる抵抗変化膜501を「イオン伝導層」とし、下層の銅配

50

線層 507b の銅配線 508b を「イオン供給層」として機能する「第 1 電極」、第一の電極 502 を「第 2 電極」とする、銅フィラメント析出型の抵抗変化素子が構成されている。

【0156】

なお、図 5 に示す構成では、下層の銅配線層 507b の上面を被覆する第一の絶縁性バリア膜 511 に開口されたホールの側壁面は、テーパが無く、該開口の形成は、異方性エッチング法を利用している。また、第一の絶縁性バリア膜 511 に開口されたホール内に形成されている、抵抗変化膜 501 の膜厚 t_2 は、その周囲の第一の絶縁性バリア膜 511 の上面に形成されている、抵抗変化膜 501 の膜厚 t_1 より、厚くなっている。結果的に、抵抗変化膜 501 の上面は、開口されたホール内と、その周囲の第一の絶縁性バリア膜 511 の上面の領域の間で、実質的な段差が無い状態となっている。換言すると、開口されたホールの深さは、第一の絶縁性バリア膜 511 の膜厚 t_3 に対応しており、 $t_2 = (t_1 + t_3)$ の関係を満たす、「埋め込み成長」が達成されている。

10

【0157】

第一の電極 502 は、実質的に「平坦化」がなされている、抵抗変化膜 501 の上面に、等方的な堆積法、例えば、スパッタ法を使用して、均一な膜厚に形成することが可能となっている。

【0158】

第一の層間絶縁膜 512 は、抵抗変化素子 599 のうち、第一の電極 502、ならびに、第一の電極 502、抵抗変化膜 501 からなる積層構造の側面を被覆する保護絶縁膜 503 を覆うように形成されている。加えて、第一の層間絶縁膜 512 は、下層の銅配線層 507a と下層の層間絶縁膜 510 の上面を覆っている、第一の絶縁性バリア膜 511 の上面をも被覆するように形成されている。形成された第一の層間絶縁膜 512 の上面を平坦化した後、平坦化された第一の層間絶縁膜 512 を覆う、第二の層間絶縁膜 516 が形成されている。

20

【0159】

第一の層間絶縁膜 512 は、 SiO_2 膜を利用して形成し、第二の層間絶縁膜 516 は、 $SiOC$ 膜を利用して形成する。

【0160】

第二の層間絶縁膜 516 中に、上層の銅配線層の形成用の配線溝、第一の層間絶縁膜 512 中に、第一のコンタクトプラグ 504 の形成用のビアホールが、一体化されて形成されている。その際、第一のコンタクトプラグ 504 の形成用のビアホールの底は、第一の絶縁性バリア膜 511 を貫通して、下層の銅配線層 507a の金属 508a の表面に開通している。

30

【0161】

第二の層間絶縁膜 516 中に、上層の銅配線層の形成用の配線溝を作製する際、第二の層間絶縁膜 516 を構成する $SiOC$ 膜のエッチング条件を、第一の層間絶縁膜 512 を構成する SiO_2 膜に対して、選択性を有する条件とする。その結果、第一の層間絶縁膜 512 を構成する SiO_2 膜をエッチング・ストッパとして利用でき、形成される上層の銅配線層の形成用の配線溝の底面は、第二の層間絶縁膜 516 と第一の層間絶縁膜 512 との界面に位置する。一方、上層の銅配線層の形成用の配線溝の作製に先立ち、第二の層間絶縁膜 516、第一の層間絶縁膜 512、第一の絶縁性バリア膜 511 を順次、選択的に異方性エッチングすることで、ビアホールの形成がなされる。

40

【0162】

第二の層間絶縁膜 516 の形成を終えた後、抵抗変化素子 599 の保護絶縁膜 503 に対して、近接して配置される、下層の銅配線層 507a の金属 508a の表面に達する、第一のコンタクトプラグ 404 の作製用のビアホールを形成する。その際、該ビアホールの最下端の穴形状に対応する、開口部を具えたレジスト・マスクを使用し、第二の層間絶縁膜 516、第一の層間絶縁膜 512、第一の絶縁性バリア膜 511 を順次、選択的に異方性エッチングする。その際、第一の層間絶縁膜 512 の上面から第一の層間絶縁膜 51

50

2の下面に向かって、異方性エッチング法、例えば、ドライ・エッチング法を採用して、第一の層間絶縁膜512を構成する絶縁材料、SiO₂膜を、選択的に異方性エッチングを行う。該第一の層間絶縁膜512を構成する絶縁材料、SiO₂膜の選択的な異方性エッチング条件は、保護絶縁膜503を構成するSiN膜に対して、選択性を有する条件が選択されている。

【0163】

第一の層間絶縁膜512の上面から第一の層間絶縁膜512の下面に向かって、異方性エッチングを進める過程において、僅かながらサイド・エッチングも進行する。その結果、形成されるビアホールの側壁の形状は、若干のテーパを示す。

【0164】

仮に、サイド・エッチングが全く進行しない場合には、形成されるビアホールの側壁は、レジスト・マスクの開口部の形状と全く同じ形状を維持し、第一の層間絶縁膜512の下面における、ビアホールの側壁の外縁は、保護絶縁膜503の底部に最近接しているが、「点接触」するように、抵抗変化素子599の保護絶縁膜503と、レジスト・マスクの開口部の位置合わせがなされている。

【0165】

実際には、僅かながらサイド・エッチングも進行する結果、形成されるビアホールの側壁の形状は、若干のテーパを示す。そのため、第一の層間絶縁膜512の下面近くでは、若干のテーパを示す、ビアホールの側壁面に、保護絶縁膜503の側面が部分的に露呈している状態となる。第一の層間絶縁膜512を構成する絶縁材料、SiO₂膜の選択的な異方性エッチング条件は、保護絶縁膜503を構成するSiN膜に対して、選択性を有する条件が選択されており、ビアホールの側壁面に露呈する、保護絶縁膜503の側面への「サイド・エッチング」は実質的に進行しない。最終的に、SiCN膜で形成される第一の絶縁性バリア膜511を、選択的に異方性エッチングするが、ビアホールの側壁面に露呈する、SiN膜で形成される保護絶縁膜503の側面への「サイド・エッチング」は極僅かに進行するのみである。

【0166】

形成されるビアホールの側壁面に、保護絶縁膜503の側面が部分的に露呈している状態であるため、該ビアホール内部に第一のコンタクトプラグ504を作製すると、図5に示すように、保護絶縁膜503の側面に、形成された第一のコンタクトプラグ504の側壁面が接触した状態となる。但し、第一の電極502の側面と、第一のコンタクトプラグ504の側壁面とは、保護絶縁膜503によって、電氣的に分離されている。

【0167】

一体に形成されている、上層の銅配線層の形成用の配線溝と、第一のコンタクトプラグ504の形成用のビアホールに、バリアメタル506を介して、第一のコンタクトプラグ504の金属505が埋め込まれ、上層の銅配線と一体化された第一のコンタクトプラグ504が形成されている。第一のコンタクトプラグ504の金属505は、銅を主成分とする金属材料であり、配線溝、ビアホールの側面と底面を被覆する、バリアメタル506は、銅の拡散に対して、バリア性を有する導電性膜である。バリアメタル506には、タンタル、窒化タンタル、窒化チタン、炭窒化タングステンのような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。

【0168】

作製された上層の銅配線層と、第二の層間絶縁膜516の上面を、平坦化した後、第二の絶縁性バリア膜513により被覆している。上層の銅配線層の表面を被覆する第二の絶縁性バリア膜513は、上層の銅配線層の表面から銅の拡散を防止するため、SiN膜、SiCN膜、SiC膜など、あるいは、それらの積層構造で形成される。

【0169】

図5に示す構成を選択すると、上層の銅配線層と一体化する第一のコンタクトプラグ504は、抵抗変化膜501の保護絶縁膜503に接するように、最近接する位置に形成される。その際、下層の銅配線層507bと、下層の銅配線層507aは、分離して形成さ

10

20

30

40

50

れており、第一のコンタクトプラグ504を介して、上層の銅配線層と下層の銅配線層507aが電氣的に接続されている。

【0170】

また、図5に示す構成では、上層の銅配線層を、銅フィラメント析出型の抵抗変化素子599の「第2電極」として利用される、第一の電極502の上部を覆う配置に作製されている。銅フィラメント析出型の抵抗変化素子599に対する、上層の銅配線層のレイアウト位置の自由度を増す効果を有する。

【0171】

(第6の実施形態)

本発明の第6の実施形態に係る抵抗変化素子を、多層配線層中に設ける不揮発性スイッチング素子として利用する半導体装置について、図面を参照して、説明する。図6は、半導体装置の多層配線層中に設ける不揮発性スイッチング素子として利用される、本発明の第6の実施形態に係る抵抗変化素子の一構成例を模式的に示す断面図である。

【0172】

図6に示す、第6の実施形態に係る抵抗変化素子は、3端子固体電解質スイッチの形態に構成されている。具体的には、固体電解質からなる抵抗変化膜を利用する、銅フィラメント析出型の抵抗変化素子二つを、共通の「第2電極」を介して、図13に模式的に示す形態で連結することで構成され、3端子固体電解質スイッチとして機能する。

【0173】

図6に示す、抵抗変化素子699は、下層の銅配線層610aの銅配線608a、下層の銅配線層610bの銅配線608bの二つの銅配線を、それぞれ、「イオン供給層」として機能する「第1電極」として利用し、3端子固体電解質スイッチを構成している。抵抗変化膜603は、固体電解質により形成され、「イオン伝導層」として機能する。該抵抗変化膜603の上面に接する「第1の電極」604は、第1上部電極604aと第2上部電極604bからなる積層構造となっている。「第1の電極」604のうち、第1上部電極604aが、抵抗変化膜603の上面に接している。「第1の電極」604の上面、すなわち、第2上部電極604bの上面には、上面保護膜607が設けられている。

【0174】

抵抗変化素子699の抵抗変化膜603と「第1の電極」604は、第一の絶縁性バリア膜601の上面に形成されている。

【0175】

抵抗変化膜603は、第一の絶縁性バリア膜601に開口されたホールを介して、下層の銅配線層610aの銅配線608aの表面、ならびに、下層の銅配線層610bの銅配線608bの表面に接している。従って、開口されたホール部分では、抵抗変化膜603の下面は、「イオン供給層」として機能する「第1電極」、すなわち、下層の銅配線層610aの銅配線608a、ならびに、下層の銅配線層610bの銅配線608bと接し、抵抗変化膜603の上面は、「第2電極」として機能する第一の電極604と接する構成となっている。従って、抵抗変化素子699は、二つの「銅フィラメント析出型抵抗変化素子」が「第2電極」を介して並列に連結されている構成の、3端子固体電解質スイッチとなっている。

【0176】

抵抗変化膜603、第1上部電極604aと第2上部電極604b、上面保護膜607の側面は、保護絶縁膜605で被覆されている。その結果、少なくとも、抵抗変化膜603、第1上部電極604aと第2上部電極604bの側面は保護絶縁膜605で被覆され、第2上部電極604bの上面は、上面保護膜607で被覆される形態となっている。

【0177】

例えば、抵抗変化膜603の形成に用いる固体電解質として、SiOを含む有機ポリマー膜を選択することが好ましい。また、第1上部電極604aは、Ruを用いて、第2上部電極604bは、Ta、あるいはTa₂Nを用いて、それぞれ形成することができる。

【0178】

10

20

30

40

50

上面保護膜 607 は、保護絶縁膜 605 と同一材料を用いて、形成することが好ましい。保護絶縁膜 605、上面保護膜 607 は、第一の層間絶縁膜 602 を形成する過程で、抵抗変化膜 603、第 1 上部電極 604a と第 2 上部電極 604b が、酸素による酸化を受けることを防止し、また、水分の侵入を防止する機能を有する、絶縁膜で形成する。さらには、抵抗変化膜 603 を形成する固体電解質として、イオン伝導性を示す酸化膜を採用する際には、保護絶縁膜 605 は、該固体電解質からの酸素の脱離を防ぐ機能を有する絶縁膜である。保護絶縁膜 605、上面保護膜 607 は、例えば、SiN 膜、SiCN 膜等を用いて、形成することが好ましい。

【0179】

下層の銅配線層 610a は、下層の層間絶縁膜 611 に形成された第 1 の配線溝に、バリアメタル 609a を介して埋め込まれた銅配線 608a からなる。下層の銅配線層 610b は、下層の層間絶縁膜 611 に形成された第 2 の配線溝に、バリアメタル 609b を介して埋め込まれた銅配線 608b からなる。下層の銅配線層 610a、下層の銅配線層 910b の上面には、第一の絶縁性バリア膜 601 が形成されている。該第一の絶縁性バリア膜 601 は、下層の銅配線層 610a、下層の銅配線層 610b 上面から銅の拡散を防止するバリア膜として機能する。第一の絶縁性バリア膜 601 の形成には、SiN 膜、SiCN 膜などを用いることが好ましい。

【0180】

第一の層間絶縁膜 602 は、第一の絶縁性バリア膜 601 の上面を被覆している。さらに、第一の層間絶縁膜 602 の上部に、第二の層間絶縁膜 616 が形成されている。その際、第三の層間絶縁膜 616 は、第一の層間絶縁膜 602 の平坦化された上面の上に形成されている。

【0181】

第二の層間絶縁膜 616 中には、上層の銅配線層 615a、上層の銅配線層 615b が形成されている。第二の層間絶縁膜 616 に形成される上層の銅配線層 615a、上層の銅配線層 615b は、それぞれ、第一の層間絶縁膜 602 と第一の絶縁性バリア膜 601 を貫通して形成される、第一のコンタクトプラグ 625a、625b と一体に形成されている。

【0182】

上層の銅配線層 615a と第一のコンタクトプラグ 625a は、第二の層間絶縁膜 616 に形成される配線溝と、第二の層間絶縁膜 602 と第一の絶縁性バリア膜 601 を貫通して形成されるビアホールに、バリアメタル 913a を介して埋め込まれた銅配線 614a からなる。上層の銅配線層 615a 用の配線溝と一体化されて形成される、第一のコンタクトプラグ 625a 用のビアホールは、第一の絶縁性バリア膜 601 に形成された開口を介して、下層の銅配線層 610a の銅配線 608a の表面に開通されている。

【0183】

上層の銅配線層 615b と第一のコンタクトプラグ 625b は、第二の層間絶縁膜 616 に形成される配線溝と、第二の層間絶縁膜 602 と第一の絶縁性バリア膜 601 を貫通して形成されるビアホールに、バリアメタル 613b を介して埋め込まれた銅配線 614b からなる。上層の銅配線層 615b 用の配線溝と一体化されて形成される、第一のコンタクトプラグ 625b 用のビアホールは、第一の絶縁性バリア膜 601 に形成された開口を介して、下層の銅配線層 610b の銅配線 608b の表面に開通されている。

【0184】

上層の銅配線層 615a、上層の銅配線層 615b の表面は、該上層の銅配線層 615a の銅配線 614a、上層の銅配線層 615b の銅配線 914b から銅の拡散を防止するため、第二の絶縁性バリア膜 612 で被覆されている。第二の絶縁性バリア膜 601 と同様に、該第二の絶縁性バリア膜 612 の形成には、SiN 膜、SiCN 膜などを用いることが好ましい。

【0185】

下層の銅配線層 610a のバリアメタル 609a は、下層の銅配線層 610a の銅配線

10

20

30

40

50

608aの主成分である銅が、下層の層間絶縁膜611中に拡散することを防止するために、銅配線608aの側面および底面を被覆する、バリア性を有する導電性膜である。下層の銅配線層610bのバリアメタル609bは、下層の銅配線層610bの銅配線608bの主成分である銅が、下層の層間絶縁膜611中に拡散することを防止するために、銅配線608bの側面および底面を被覆する、バリア性を有する導電性膜である。

【0186】

同様に、上層の銅配線層615aのバリアメタル613aは、上層の銅配線層615aの銅配線614aの主成分である銅が、第二の層間絶縁膜616中、第一の層間絶縁膜602中に拡散することを防止するために、銅配線614aの側面および底面を被覆する、バリア性を有する導電性膜である。上層の銅配線層615bのバリアメタル613bは、上層の銅配線層615bの銅配線614bの主成分である銅が、第二の層間絶縁膜616中、第一の層間絶縁膜602中に拡散することを防止するために、銅配線614bの側面および底面を被覆する、バリア性を有する導電性膜である。

10

【0187】

下層の銅配線層610aのバリアメタル609a、下層の銅配線層610bのバリアメタル609b、上層の銅配線層615aのバリアメタル613a、上層の銅配線層615bのバリアメタル613bには、銅の拡散に対するバリア性を有する導電性膜、例えば、タンタル(Ta)、窒化タンタル(TaN)、窒化チタン(TiN)、炭窒化タンゲステン(WCN)のような高融点金属やその窒化物等、あるいは、それらの積層膜が用いられる。

20

【0188】

図6に示す、第6の実施形態に係る抵抗変化素子では、第一の層間絶縁膜602と第二の層間絶縁膜616は、異なる絶縁材料で形成される。第一の層間絶縁膜602の形成には、SiO₂膜を用い、第二の層間絶縁膜616の形成には、SiOC膜またはSiOCH膜を用いる。

【0189】

また、下層の層間絶縁膜611の形成には、SiO₂膜、あるいは、SiOC膜、SiOCH膜を用いることができる。

【0190】

図6に示すように、第一の絶縁性バリア膜601に開口されたホール領域には、下層の銅配線層610a、下層の銅配線層610bに加えて、下層の層間絶縁膜611も露呈している。第一の絶縁性バリア膜601にホールを開口する工程において、SiCN膜のエッチング条件では、露呈している下層の層間絶縁膜611の一部もエッチング除去され、凹部が形成されている。該凹部を埋め込むように、抵抗変化膜603が形成されている。

30

【0191】

該凹部に形成される抵抗変化膜603は、下層の銅配線層610aのバリアメタル609a、あるいは、下層の銅配線層610bのバリアメタル609bと接する。その際、抵抗変化膜603が、「第2電極」として機能する第一の電極604と、下層の銅配線層610aのバリアメタル609a、あるいは、下層の銅配線層610bのバリアメタル609bにより挟まれる構成は、金属フィラメント析出型の抵抗変化素子として機能しない。

40

【0192】

従って、抵抗変化膜603が、「第2電極」として機能する第一の電極604と、下層の銅配線層610aの銅配線608aにより挟まれる構成と、抵抗変化膜603が、「第2電極」として機能する第一の電極604と、下層の銅配線層610bの銅配線608bにより挟まれる構成のみが、それぞれ、独立した「銅フィラメント析出型抵抗変化素子」として機能する。図6に例示するように、抵抗変化膜603が、「第2電極」として機能する第一の電極604と、下層の銅配線層610aの銅配線608aにより挟まれる部位の面積S_aと、抵抗変化膜603が、「第2電極」として機能する第一の電極604と、下層の銅配線層610bの銅配線608bにより挟まれる部位の面積S_bは、それぞれ、独立に設定することが可能である。換言すると、抵抗変化膜603が、「第2電極」とし

50

て機能する第一の電極 604 と、下層の銅配線層（第 1 の銅配線）610a の銅配線 608a により挟まれる部位からなる「銅フィラメント析出型抵抗変化素子」の「ON」状態の抵抗値と、抵抗変化膜 603 が、「第 2 電極」として機能する第一の電極 604 と、下層の銅配線層（第 1 の銅配線）610b の銅配線 608b により挟まれる部位からなる「銅フィラメント析出型抵抗変化素子」の「ON」状態の抵抗値は、それぞれ、独立に設定することが可能である。

【0193】

ホールの開口部において、第一の絶縁性バリア膜 601 の側壁面は、テーパを示している。該テーパ形状の側壁面を形成するため、第一の絶縁性バリア膜 601 のエッチングは、等方的なエッチング法、例えば、反応性ドライ・エッチング法を利用して実施される。第一の絶縁性バリア膜 601 の等方的なエッチングに利用される、反応性ドライ・エッチングの条件には、銅配線 608a とバリアメタル 609a、銅配線 608b とバリアメタル 609b に対して、選択性を有する条件が選択される。一方、選択される反応性ドライ・エッチングの条件では、下層の層間絶縁膜 611 を構成する、例えば、SiO₂膜も若干エッチングされる。結果的に、下層の層間絶縁膜 611 の一部もエッチング除去され、凹部が形成されている。

10

【0194】

形成される凹部の側壁面、ならびに、第一の絶縁性バリア膜 601 のテーパ形状の側壁面を含め、ホールの開口部と、その周囲の第一の絶縁性バリア膜 601 の上面に、抵抗変化膜 603 の形成に使用する、固体電解質膜を均一な膜厚で堆積する。従って、抵抗変化膜 603 の形成に使用する、固体電解質膜は、ステップ・カバレッジ性に優れる、等方的な堆積法、例えば、プラズマ CVD 法やスパッタ法を利用して堆積される。凹部の側壁面に露呈する、下層の銅配線層 610a のバリアメタル 609a、下層の銅配線層 610b のバリアメタル 609b は、逆テーパ形状であるが、該逆テーパ形状の側壁面も、固体電解質膜で被覆される。

20

【0195】

抵抗変化膜 603 の上面に、第 1 上部電極 604a の形成に使用する Ru を均一な膜厚で堆積する。従って、第 1 上部電極 604a の形成に使用する Ru は、ステップ・カバレッジ性に優れる、等方的な堆積法、例えば、スパッタ法を利用して堆積される。第 1 上部電極 604a の上面に、第 2 上部電極 604b の形成に使用する TaN を均一な膜厚で堆積する。従って、第 2 上部電極 604b の形成に使用する TaN は、ステップ・カバレッジ性に優れる、等方的な堆積法、例えば、スパッタ法、プラズマ CVD 法を利用して堆積される。

30

【0196】

ホールの開口部に形成されている凹部は、抵抗変化膜 603 の形成に使用する、固体電解質膜、第 1 上部電極 604a の形成に使用する Ru、第 2 上部電極 604b の形成に使用する TaN を順次、等方的な堆積法を使用して堆積する過程で、逆テーパ形状の「鋭角的な隅部」は、次第に「埋め込まれた」状態となる。

【0197】

図 6 に示す、第 6 の実施形態に係る抵抗変化素子では、第 2 上部電極 604b の形成に使用する TaN の堆積を終了した時点では、堆積された TaN 膜の上面には、凹部は残るものの、その側壁部の形状は滑かな曲面となっている。第 2 上部電極 604b の上面に、上面保護膜 607 の形成に使用する SiN 膜を均一な膜厚で堆積する。従って、上面保護膜 607 の形成に使用する SiN 膜は、ステップ・カバレッジ性に優れる、等方的な堆積法、例えば、プラズマ CVD 法、スパッタ法を利用して堆積される。

40

【0198】

第一の絶縁性バリア膜 601 の上面に堆積された、抵抗変化膜 603、第 1 上部電極 604a と第 2 上部電極 604b、上面保護膜 607 からなる積層構造は、パターンングされ、その後、該積層構造の側面を被覆する、絶縁保護膜 605 が形成される。絶縁保護膜 605 の形成には、SiN 膜が利用されている。

50

【0199】

SiN膜で形成される、上面保護膜607と絶縁保護膜605、ならびに、SiCN膜で形成される第一の絶縁性バリア膜601の上面を被覆する、第一の層間絶縁膜602の形成に利用する、SiO₂膜は、ステップ・カバレッジ性に優れる、等方的な堆積法、例えば、プラズマCVD法、スパッタ法を利用して堆積される。

【0200】

その際、第一の層間絶縁膜602の形成に利用する、SiO₂膜の上面中、上面保護膜607と絶縁保護膜605によって覆われている、積層構造の上部に対応する部分は、第一の絶縁性バリア膜601の上面の上部に相当する領域と比較すると、凸部を形成している。第二の層間絶縁膜616の作製に先立ち、第一の層間絶縁膜602の形成に利用する、SiO₂膜の平坦化を行う。具体的には、堆積されたSiO₂膜の上面に、例えば、CMP法を利用して、研磨処理を施し、平坦化する。

10

【0201】

平坦化がなされた、第一の層間絶縁膜602の上面に、第二の層間絶縁膜616の形成に利用する、SiOC膜を、等方的な堆積法、例えば、プラズマCVD法を利用して堆積する。堆積されるSiOC膜の膜厚は均一であり、その上面は平坦となっており、第二の層間絶縁膜616として使用される。

【0202】

第二の層間絶縁膜616中に、上層の銅配線層の形成用の配線溝を作製する際、第二の層間絶縁膜616を構成するSiOC膜のエッチング条件を、第一の層間絶縁膜602を構成するSiO₂膜に対して、選択性を有する条件とする。その結果、第一の層間絶縁膜612を構成するSiO₂膜をエッチング・ストッパとして利用でき、形成される上層の銅配線層の形成用の配線溝の底面は、第二の層間絶縁膜616と第一の層間絶縁膜602との界面に位置する。一方、上層の銅配線層の形成用の配線溝の作製に先立ち、第二の層間絶縁膜616、第一の層間絶縁膜602、第一の絶縁性バリア膜601を順次、選択的に異方性エッチングすることで、ビアホール形成がなされる。

20

【0203】

第二の層間絶縁膜616の形成を終えた後、抵抗変化素子699の保護絶縁膜605に対して、近接して配置される、下層の銅配線層610aの金属608aの表面、下層の銅配線層610bの金属608bの表面にそれぞれ達する、第一のコンタクトプラグ625a、第一のコンタクトプラグ625bの作製用のビアホールを形成する。その際、該ビアホールの最下端の穴形状に対応する、開口部を具えたレジスト・マスクを使用し、第二の層間絶縁膜616、第一の層間絶縁膜602、第一の絶縁性バリア膜601を順次、選択的に異方性エッチングする。その際、第一の層間絶縁膜602の上面から第一の層間絶縁膜602の下面に向かって、異方性エッチング法、例えば、ドライ・エッチング法を採用して、第一の層間絶縁膜602を構成する絶縁材料、SiO₂膜を、選択的に異方性エッチングを行う。該第一の層間絶縁膜602を構成する絶縁材料、SiO₂膜の選択的な異方性エッチング条件は、保護絶縁膜605を構成するSiN膜に対して、選択性を有する条件が選択されている。

30

【0204】

第一の層間絶縁膜602の上面から第一の層間絶縁膜602の下面に向かって、異方性エッチングを進める過程において、僅かながらサイド・エッチングも進行する。その結果、形成されるビアホールの側壁の形状は、若干のテーパを示す。

40

【0205】

仮に、サイド・エッチングが全く進行しない場合には、形成されるビアホールの側壁は、レジスト・マスクの開口部の形状と全く同じ形状を維持し、第一の層間絶縁膜602の下面における、ビアホールの側壁の外縁は、保護絶縁膜605の底部に最近接しているが、「点接触」するように、抵抗変化素子699の保護絶縁膜605と、レジスト・マスクの開口部の位置合わせがなされている。

【0206】

50

実際には、僅かながらサイド・エッチングも進行する結果、形成されるビアホール側の形状は、若干のテーパを示す。そのため、第一の層間絶縁膜602の下面近くでは、若干のテーパを示す、ビアホールの側壁面に、保護絶縁膜605の側面が部分的に露呈している状態となる。第一の層間絶縁膜602を構成する絶縁材料、SiO₂膜の選択的な異方性エッチング条件は、保護絶縁膜605を構成するSiN膜に対して、選択性を有する条件が選択されており、ビアホールの側壁面に露呈する、保護絶縁膜605の側面への「サイド・エッチング」は実質的に進行しない。最終的に、SiCN膜で形成される第一の絶縁性バリア膜601を、選択的に異方性エッチングするが、ビアホールの側壁面に露呈する、SiN膜で形成される保護絶縁膜605の側面への「サイド・エッチング」は極僅かに進行するのみである。

10

【0207】

形成されるビアホールの側壁面に、保護絶縁膜605の側面が部分的に露呈している状態であるため、該ビアホール内部に第一のコンタクトプラグ625a、第一のコンタクトプラグ625bを作製すると、図6に示すように、保護絶縁膜605の側面に、形成された第一のコンタクトプラグ625a、第一のコンタクトプラグ625bの側壁面が接触した状態となる。但し、第一の電極604を構成する、第1上部電極604aと第2上部電極604bの側面と、第一のコンタクトプラグ625a、第一のコンタクトプラグ625bの側壁面とは、保護絶縁膜605によって、電気的に分離されている。

【0208】

図6に示す、第6の実施形態に係る抵抗変化素子は、3端子固体電解質スイッチの形態に構成されている。具体的には、固体電解質からなる抵抗変化膜を利用する、銅フィラメント析出型の抵抗変化素子二つを、共通の「第2電極」を介して、図13に模式的に示す形態で連結することで構成され、3端子固体電解質スイッチとして機能する。

20

【0209】

図6に示す、第6の実施形態に係る抵抗変化素子699は、第1上部電極604aと第2上部電極604bで構成される、第一の電極604を、共通の「第2電極」として利用し、下層の銅配線層610aの銅配線608a、下層の銅配線層610bの銅配線608bの二つの銅配線を、それぞれ、「イオン供給層」として機能する「第1電極」として利用する、二つの「銅フィラメント析出型抵抗変化素子」を構成している。その際、二つの「銅フィラメント析出型抵抗変化素子」は、図13に模式的に示す形態で連結されており、3端子固体電解質スイッチを構成している。二つの「銅フィラメント析出型抵抗変化素子」の「第1電極」、すなわち、下層の銅配線層610aの銅配線608a、下層の銅配線層610bの銅配線608bの二つの銅配線は、それぞれ、第一のコンタクトプラグ625a、第一のコンタクトプラグ625bを介して、上層の銅配線層615a、上層銅配線層615bと電気的に接続されている。従って、上層の銅配線層615a、上層銅配線層615bの面積レイアウトを小さく維持した、3端子固体電解質スイッチが形成できている。

30

【0210】

(第7の実施形態)

本発明の第7の実施形態に係る抵抗変化素子を、多層配線層中に設ける不揮発性スイッチング素子として利用する半導体装置について、図面を参照して、説明する。図7A~図7Hは、半導体装置の多層配線層中に設ける不揮発性スイッチング素子として利用される、本発明の第7の実施形態に係る抵抗変化素子の一構成例と、その製造プロセスを模式的に示す断面図である。

40

【0211】

図7A~図7Hに、その製造プロセスを示す、第7の実施形態に係る抵抗変化素子は、2端子固体電解質スイッチの形態に構成されている。図7A~図7Hに例示される製造プロセスにおいては、半導体装置自体を構成する半導体素子(図示せず)は、多層配線層の作製に先立ち、半導体基板の表面に形成されている。

【0212】

50

図7A～図7Hを参照して、その表面に半導体素子が形成されている、半導体デバイス基板1上に、多層配線層と、該多層配線層中に設ける不揮発性スイッチング素子として利用する、第7の実施形態に係る抵抗変化素子の製造プロセスの工程、ステップA1～ステップA8を説明する。

【0213】

(ステップA1)

ステップA1は、図7Aに示す、下層の配線層に相当する「第1配線」の作製と、抵抗変化素子の作製に際し、「イオン供給層」として機能する「第1電極」として利用する「第1配線」の表面を被覆する絶縁性バリア膜7に、開口部を形成する工程である。

【0214】

まず、半導体デバイス基板1上に、層間絶縁膜2、バリア絶縁膜3および層間絶縁膜4を順に形成する。例えば、「層間絶縁膜2の形成に使用する絶縁材料」として、膜厚300nmのシリコン酸化膜を、「バリア絶縁膜3の形成に使用する絶縁材料」として、膜厚50nmのSiN膜を、「層間絶縁膜4の形成に使用する絶縁材料」として、膜厚200nmのSiO₂膜を、それぞれ選択する。

【0215】

続いて、層間絶縁膜4、バリア絶縁膜3、および層間絶縁膜2に、「第1配線」を作製する配線溝を形成する。配線溝の形成工程は、フォトリソグラフィ法を用いて、層間絶縁膜4の上に所定のパターンの開口を有する、レジスト・マスクを形成する、レジスト・マスク形成処理ステップ；レジスト・マスクをエッチング・マスク層として利用し、ドライエッチング法により、積層された膜に異方性エッチングを施す、エッチング処理ステップ；および、異方性エッチングにより配線溝を形成した後、レジスト・マスクを除去する、レジスト除去処理ステップを含む。

【0216】

その後、配線溝にバリアメタル6を介して金属5を埋め込んで、「第1配線」を形成する。「第1配線」の金属5は、「イオン供給層」として使用する。そのため、銅を主成分とする金属材料、例えば、銅を使用する。バリアメタル6は、金属5に使用する銅の拡散を防止する。従って、例えば、Ta₂N(膜厚5nm)/Ta(膜厚5nm)の積層構造を、バリアメタル6として使用する。

【0217】

Ta₂N(膜厚5nm)/Ta(膜厚5nm)の積層構造からなるバリアメタル6を、配線溝の底部と側壁部に均一な膜厚で被覆する。そのため、等方的な堆積法、例えば、RFスパッタ法を利用して、該積層構造からなる堆積膜を、層間絶縁膜4の上面と配線溝の底部と側壁部に形成する。金属5に使用する銅は、バリアメタル6を下地層として使用し、例えば、メッキ法を利用して、配線溝の内部を埋め込むように形成する。その後、例えば、CMP(Chemical-Mechanical Polishing)法を利用し、層間絶縁膜4の上面に形成されている、銅とTa₂N(膜厚5nm)/Ta(膜厚5nm)の積層構造を除去し、配線溝に形成される「第1配線」の上面の平坦化を行う。

【0218】

続いて、「第1配線」の上面、ならびに、層間絶縁膜4の上面を被覆する、絶縁性バリア膜7を形成する。絶縁性バリア膜7は、「第1配線」の金属5に使用する銅の拡散を防止する。そのため、「絶縁性バリア膜7の形成に使用する絶縁材料」として、例えば、膜厚30nmのSiCN膜を選択する。

【0219】

下層の配線層に相当する「第1配線」のうち、抵抗変化素子の作製に際し、「イオン供給層」として機能する「第1電極」として利用する「第1配線」に対して、該「第1配線」の金属5の表面を覆う、絶縁性バリア膜7に開口部を形成する。

【0220】

なお、抵抗変化素子の作製に使用しない、他の「第1配線」の表面を被覆する絶縁性バ

10

20

30

40

50

リア膜 7 には開口部は形成されない。従って、ステップ A 1 を終了した時点では、抵抗変化素子の作製に使用される、一部の「第 1 配線」を除き、下層の配線層に相当する「第 1 配線」は、絶縁性バリア膜 7 で被覆された状態に保持されている。

【 0 2 2 1 】

「第 1 配線」の金属 5 の表面を覆う、絶縁性バリア膜 7 に開口部を形成する工程では、開口を有するレジスト・マスクを利用して、該レジスト・マスクの開口に露呈している、絶縁性バリア膜 7 に、等方的ドライエッチング法、例えば、反応性ドライエッチング法を使用して、等方的エッチングを施す。

【 0 2 2 2 】

絶縁性バリア膜 7 として使用する、SiCN 膜の等方的エッチング工程では、反応性ドライエッチングの条件として、 CF_4/Ar のガス流量 = 25 : 50 sccm、圧力 0.53 [Pa]、ソースパワー 400W、基板バイアスパワー 90W の条件を採用することができる。

10

【 0 2 2 3 】

反応性ドライエッチング法を使用することで、SiCN 膜に形成される開口部の側壁面のエッチングが進行する。従って、レジスト・マスクの開口の周囲、レジスト・マスクにより被覆されている、SiCN 膜の上部のサイド・エッチングが進行し、形成される開口部の側壁面はテーパ形状となる。その際、ソースパワーを低下させ、または、基板バイアスパワーを大きくする条件を採用することで、エッチング時の「イオン性」を向上させ、「反応性イオン・エッチング」過程の寄与を増すと、「テーパ形状」の側壁面の「テーパ角度」を小さくすることができる。

20

【 0 2 2 4 】

形成される開口部の側壁面へのサイド・エッチングを利用して、「テーパ形状」側壁面の「テーパ角度」を小さくするため、膜厚 30nm の SiCN 膜をエッチングする際、エッチング時間を、SiCN 膜を 35nm エッチング可能な時間に設定することができる。すなわち、エッチング時間を、「オーバー・エッチング」が進行する時間に設定し、SiCN 膜の上部のサイド・エッチング量を増すことで、「テーパ形状」側壁面の「テーパ角度」を小さくすることができる。

【 0 2 2 5 】

「テーパ形状」側壁面の「テーパ角度」を小さくする「オーバー・エッチング処理」は、「エッチ・バック」の手法を利用して行うこともできる。

30

【 0 2 2 6 】

例えば、スパッタリング装置に付設されている、「エッチ・バック」機能を利用し、減圧雰囲気下、基板を 350 に加熱して、形成される開口部の側壁面に露呈する SiCN 膜の「エッチ・バック」を行うことが可能である。具体的には、スパッタリング装置内に搭載されている、ヒートチャンバにおいて、減圧雰囲気下、加熱処理を施し、目的の「エッチ・バック」を施すことができる。

【 0 2 2 7 】

また、非反応性ガスを用いた RF エッチング法を利用して、形成される開口部の側壁面に露呈する SiCN 膜の「エッチ・バック」を行うことも可能である。具体的には、非反応性ガスを用いた RF エッチングは、RF エッチングチャンバにて、非反応性ガスとして、Ar ガスを使用し、Ar ガス流量 = 30 sccm、圧力 1.3 [Pa]、ソースパワー 290W、基板バイアスパワー 130W の条件で行うことができる。その際、RF エッチング時間を、プラズマ CVD 法により形成した SiO₂ 膜の RF エッチングを行った場合、2nm の SiO₂ 膜をエッチング可能な時間に設定することで、所望の SiCN 膜の「エッチ・バック」が達成される。

40

【 0 2 2 8 】

SiCN 膜に形成される開口部の側壁面を、「テーパ角度」の小さな「テーパ形状」とすることで、次のステップ A 2 において、該開口部に、金属 Ti 膜、固体電解質膜 9、第 1 上部電極 10、第 2 上部電極 11 からなる積層構造を形成する際、開口部の側壁面上の

50

「ステップ・カバレッジ」を向上することができる。

【0229】

(ステップA2)

ステップA2は、図7Bに示す、抵抗変化素子の作製に際し、「第1配線」の金属(銅配線)5表面の酸化を防止する酸化チタン膜8、「イオン伝導層」として利用する固体電解質膜9、「第2電極」として機能する第一の電極を構成する、第1上部電極10、第2上部電極11を、絶縁性バリア膜7の上面と、形成した開口部に、順次形成する工程である。

【0230】

絶縁性バリア膜7に形成した開口部に露呈されている、「第1配線」の金属(銅)5の表面、開口部の「テーパ形状」側壁面、ならびに、絶縁性バリア膜7の上面に、膜厚1nmの金属Ti膜をDCスパッタリング法によって堆積する。該金属Ti膜は、固体電解質膜9を形成する工程時、「第1配線」の金属(銅)5の表面の酸化を防止する、「酸化犠牲層」として機能する。

10

【0231】

第7の実施形態に係る抵抗変化素子では、「イオン伝導層」として利用する固体電解質膜9を、シリコン、酸素、炭素を主成分としたポーラスポリマーからなる「多孔質高分子膜」を利用して、形成している。シリコン、酸素、炭素を主成分としたポーラスポリマーからなる「多孔質高分子膜」は、例えば、国際公開第2011/058947号に開示される、環状シロキサン型の有機モノマーを原料として、RFプラズマ法によって、該有機モノマーの「ポリメリゼーション反応」によって、堆積される。該RFプラズマ法による、有機モノマーの「ポリメリゼーション反応」の過程では、有機モノマーの分解に起因して、酸素プラズマが発生する。発生する酸素プラズマは、金属Ti膜に作用し、酸化チタン膜8へと変換する。

20

【0232】

結果的に、金属Ti膜から変換される酸化チタン膜8上に、シリコン、酸素、炭素を主成分としたポーラスポリマーからなる「多孔質高分子膜」が堆積される。RFプラズマCVD法による「多孔質高分子膜」の堆積工程では、その堆積条件は、RF電力50~300W、温度350、Heとの混合ガス、圧力1.0~6.0[Torr]の範囲から選択することができる。

30

【0233】

第7の実施形態に係る抵抗変化素子の作製に際して、具体的には、12インチ用プラズマCVDリアクターを利用する場合、Heガス流量=500sccm、圧力400[Pa]、RF電力80Wの条件を選択し、「多孔質高分子膜」を形成することができる。前記堆積条件を採用し、環状シロキサン型の有機モノマーを原料として、膜厚5nmの「多孔質高分子膜」を堆積し、固体電解質膜9の形成に使用している。

【0234】

実際に、前記堆積条件を採用し、環状シロキサン型の有機モノマーを原料として、膜厚5nmの「多孔質高分子膜」を堆積した後、断面TEM(Transmission Electron Microscope;透過型電子顕微鏡)観察を行ったところ、膜厚1nmの金属Ti膜から、膜厚2.0nmの酸化チタン膜が形成されていることが確認された。なお、金属Tiの密度は、 4.506 g/cm^3 であるが、結晶性の酸化チタン(IV)、例えば、アナターゼ構造の TiO_2 の密度は、 3.84 g/cm^3 、ルチル構造の TiO_2 の密度は、 4.26 g/cm^3 である。その点を考慮すると、膜厚1nmの金属Ti膜から形成された、膜厚2.0nmの酸化チタン膜は、アナターゼ型の酸化チタン(IV)の膜であると、推断される。

40

【0235】

なお、使用するRFプラズマCVD装置の装置構成、また、堆積条件によっては、酸素プラズマによる酸化力が、上記の堆積条件における酸化力を超える場合もある。その際には、「酸化犠牲層」として機能する、金属Ti膜の膜厚を厚くすることで、「第1配線」

50

の金属（銅）5の表面の酸化を回避することができる。

【0236】

逆に、酸素プラズマの発生が抑制される堆積条件、例えば、RF電力を下げたり、原料流量を増加させると、原料有機モノマーの分解に伴う、酸素プラズマの発生が抑制される。その場合、「酸化犠牲層」として機能する、金属Ti膜の膜厚を薄くしても、「第1配線」の金属（銅）5の表面の酸化を抑えることもできる。

【0237】

更には、酸素プラズマの発生が十分に抑制される堆積条件を選択できる場合、金属Ti膜の堆積を省いても、「多孔質高分子膜」の堆積工程中、「第1配線」の金属（銅）5の表面の酸化が実質的に進行しない。すなわち、「第1配線」の金属（銅）5の表面の酸化が実質的に進行しない間に、「多孔質高分子膜」の薄膜によって、金属（銅）5の表面が被覆されると、酸素プラズマは最早金属（銅）5の表面に作用することができなくなる。結果的に、金属Ti膜の堆積を省いても、「多孔質高分子膜」の堆積工程中、「第1配線」の金属（銅）5の表面の酸化が実質的に進行しない。

【0238】

「多孔質高分子膜」の堆積工程を終え、酸化チタン膜9と固体電解質膜9の形成を行った後、固体電解質膜9の上に、第1上部電極10および第2上部電極11を、この順に形成する。固体電解質膜9の上面に接する、第1上部電極10は、抵抗変化素子の「第2電極」として機能する。例えば、第1上部電極10の作製には、膜厚10nmのRu膜を使用する。第2上部電極11は、第1上部電極10の上面を被覆し、後述するビアホール形成工程における、上面保護膜12の形成に用いるSiN膜にホール形成するエッチング工程において、「エッチング・ストップ層」として機能する。そのため、例えば、第2上部電極11の作製には、膜厚25nmのTa膜を使用する。

【0239】

固体電解質膜9として使用する、シリコン、酸素、炭素を主成分としたポラスポリマーからなる「多孔質高分子膜」は、減圧下、高温に保持すると、含有されている酸素の脱離が誘起される場合がある。脱離した酸素が、第1上部電極10の形成に使用されるRuと反応すると、第1上部電極10と固体電解質膜9の界面に、「RuO₂」の界面被膜層が形成される。

【0240】

銅フィラメント析出型の抵抗変化素子の「第2電極」として機能する、第1上部電極10と、「イオン伝導層」として機能する、固体電解質膜9の界面に、「RuO₂」の界面被膜層が形成されると、「銅原子の析出」を阻害する。従って、シリコン、酸素、炭素を主成分としたポラスポリマーからなる「多孔質高分子膜」中に含有されている、酸素の脱離が誘起されない、堆積条件を選択して、膜厚10nmのRu膜の堆積を行う。例えば、DCスパッタリング法を適用し、Ruをターゲットとして、DCパワー0.2kW、Arガス、圧力0.27[Pa]の条件を選択し、室温で、Ru膜の堆積を行う。第2上部電極11の作製に使用するTa膜の堆積も、例えば、DCスパッタリング法を適用し、Taをターゲットとして、DCパワー0.2kW、Arガス、圧力0.27[Pa]の条件を選択し、室温で行う。

【0241】

膜厚2.0nmの酸化チタン膜8、膜厚5nmの固体電解質膜9、膜厚10nmの第1上部電極10、膜厚25nmの第2上部電極11の形成工程では、何れも、等方的な堆積法を採用している。従って、図7Bに示すように、膜厚30nmの絶縁性バリア膜7に形成した開口部の底面、該開口部の「テーパ形状」側壁面、ならびに、絶縁性バリア膜7の上面を覆うように、合計膜厚42nmの積層構造が均一に形成されている。

【0242】

（ステップA3）

ステップA3は、図7Cに示す、抵抗変化素子の作製に際し、「第2電極」として機能する第一の電極を構成する、第1上部電極10、第2上部電極11のうち、第2上部電極

10

20

30

40

50

11の上面に設ける、上面保護膜12の形成に利用される、SiN膜の堆積工程と、酸化チタン膜8、固体電解質膜9、第1上部電極10、第2上部電極11、上面保護膜12のパターニング工程において、ハードマスクとして利用する、SiO₂膜(ハードマスク膜)13の堆積工程からなる。

【0243】

第2上部電極11の作製に利用される、Ta膜の上面に、上面保護膜12の形成に利用される、膜厚30nmのSiN膜を堆積する。その後、パターニング工程において、ハードマスクとして利用する、膜厚200nmのSiO₂膜(ハードマスク膜)13を堆積する。

【0244】

上面保護膜12の形成に利用される、膜厚30nmのSiN膜は、SiH₄とN₂を原料ガスとし、プラズマCVD法を用いて、堆積することができる。その際、プラズマCVD法における成膜温度は、200～400の範囲を選択することが可能であるが、200に選択し、高密度プラズマを用いて、該SiN膜の形成を行っている。この堆積条件を選択する結果、等方的な堆積がなされ、開口部の底面、該開口部の「テーパ形状」側壁面、ならびに、絶縁性バリア膜7の上方に堆積される、SiN膜の膜厚は、実質的に等しくなっている。

【0245】

ハードマスク膜として利用する、膜厚200nmのSiO₂膜(ハードマスク膜)13も、プラズマCVD法を用いて堆積する。成長温度は200に選択しているが、堆積する膜厚は、200nmと、開口部の底面領域と絶縁性バリア膜7の上方領域の段差30nmよりも格段に厚いため、図12Cに示すように、該段差の埋め込みが進み、開口部の底面領域の膜厚は、絶縁性バリア膜7の上方領域の膜厚より厚くなっている。

【0246】

(ステップA4)

ステップA4は、SiO₂膜(ハードマスク膜)13からなるハードマスクを利用して、上面保護膜12、第2上部電極11、第1上部電極10、固体電解質膜9、酸化チタン膜8を、順次選択エッチングし、パターニングを行う工程と、その後、ハードマスクとして利用する、SiO₂膜(ハードマスク膜)13を選択的にエッチング除去する工程からなる。最終的に、上面保護膜12、第2上部電極11、第1上部電極10、固体電解質膜9、酸化チタン膜8のパターニングを完了すると、図7Dに示す積層構造が、抵抗変化素子の作製を行う、開口部領域に形成される。

【0247】

SiO₂膜(ハードマスク膜)13からなるハードマスク上に、抵抗変化素子部のパターニング形状に合わせた、フォトレジスト・マスク(不図示)を形成する。該フォトレジスト・マスクを利用して、上面保護膜12の形成に利用されるSiN膜の表面が現れるまで、SiO₂膜(ハードマスク膜)13をドライエッチングする。その後、酸素プラズマアッシングと有機剥離の処理を行い、フォトレジスト・マスクを除去する。抵抗変化素子部のパターニング形状に合わせてパターニングされた、SiO₂膜(ハードマスク膜)13は、以降のパターニング工程において、ハードマスクとして利用する。

【0248】

SiO₂膜(ハードマスク膜)13のドライエッチング工程では、サイド・エッチングが進行しないドライエッチング法、すなわち、異方性ドライエッチング法を採用する。例えば、SiO₂膜(ハードマスク膜)13のドライエッチング工程には、一般的な平行平板型のドライエッチング装置を使用することができる。その際、SiO₂膜(ハードマスク膜)13のドライエッチング条件には、上面保護膜12の形成に利用されるSiN膜に対して、選択性を有する条件が選択される。例えば、SiO₂膜(ハードマスク膜)13のドライエッチングは、CF₄のガス流量=140sccm、圧力6.6[Pa]、ソースパワー1200W、基板バイアスパワー700Wの条件で実施する。膜厚200nmのSiO₂膜(ハードマスク膜)13のドライエッチングの終了時点は、膜厚30nmのS

10

20

30

40

50

i N膜の上面でエッチングが停止していることが好ましい。なお、SiO₂膜（ハードマスク膜）13の残留を回避するため、膜厚30nmのSiN膜の一部もエッチングされるエッチング時間を選択することもできる。

【0249】

フォトレジスト・マスクを除去する際、酸素プラズマアッシング法を使用するが、SiN膜12によって、上面が被覆される、第2上部電極11、第1上部電極10、イオン伝導層9は、酸素プラズマに曝されることはない。

【0250】

フォトレジスト・マスクの除去後、パターニングされたSiO₂膜（ハードマスク膜）13を、ハードマスクとして利用して、上面保護膜12、第2上部電極11、第1上部電極10、固体電解質膜9、酸化チタン膜8を、順次選択エッチングし、パターニングを行う。

10

【0251】

上面保護膜12の形成に使用する、膜厚30nmのSiN膜のドライエッチング工程でも、サイド・エッチングが進行しないドライエッチング法、すなわち、異方性ドライエッチング法を採用する。また、第2上部電極11の形成に使用する、膜厚25nmの金属Ta膜に対して、選択性を有するエッチング条件を選択する。例えば、平行平板型のドライエッチング装置を使用し、SiN膜12のドライエッチングは、CF₄/Arのガス流量 = 25 / 50 sccm、圧力0.53 [Pa]、ソースパワー400W、基板バイアスパワー90Wの条件で行うことができる。

20

【0252】

第2上部電極11の形成に使用する、膜厚25nmの金属Ta膜のドライエッチング工程でも、サイド・エッチングが進行しないドライエッチング法、すなわち、異方性ドライエッチング法を採用する。また、第1上部電極10の形成に使用する、膜厚10nmの金属Ru膜に対して、選択性を有するエッチング条件を選択する。例えば、平行平板型のドライエッチング装置を使用し、膜厚25nmの金属Ta膜のドライエッチングは、Cl₂ガス流量 = 50 sccmにて圧力0.53 [Pa]、ソースパワー400W、基板バイアスパワー60Wの条件で行うことができる。

【0253】

第1上部電極10の形成に使用する、膜厚10nmの金属Ru膜のドライエッチング工程でも、サイド・エッチングが進行しないドライエッチング法、すなわち、異方性ドライエッチング法を採用する。また、固体電解質膜9の形成に使用する、膜厚5nmの「多孔質高分子膜」に対して、選択性を有するエッチング条件を選択する。例えば、平行平板型のドライエッチング装置を使用し、膜厚10nmの金属Ru膜のドライエッチングは、Cl₂/O₂のガス流量 = 5 / 40 sccmにて圧力0.53 [Pa]、ソースパワー900W、基板バイアスパワー100Wの条件で行うことができる。

30

【0254】

固体電解質膜9の形成に使用する、膜厚5nmの「多孔質高分子膜」のドライエッチング工程、ならびに、膜厚2.0nmの酸化チタン膜8のドライエッチング工程でも、サイド・エッチングが進行しないドライエッチング法、すなわち、異方性ドライエッチング法を採用する。また、下層の絶縁性バリア膜7の形成に利用している、膜厚30nmのSiCN膜に対して、選択性を有するエッチング条件を選択する。例えば、平行平板型のドライエッチング装置を使用し、膜厚5nmの「多孔質高分子膜」のドライエッチングは、Cl₂/CF₄/Arのガス流量 = 45 / 15 / 15 sccm、圧力1.3 [Pa]、ソースパワー800W、基板バイアスパワー60Wの条件で行うことができる。膜厚2.0nmの酸化チタン膜8のドライエッチングは、Cl₂/O₂のガス流量 = 20 / 160 sccm、圧力0.5 [Pa]、ソースパワー600W、基板バイアスパワー160Wの条件で行うことができる。すなわち、塩素ガス（Cl₂）を意図的に用いることで、下層の絶縁性バリア膜7の形成に利用している、膜厚30nmのSiCN膜に対する選択性を高くすることで、サブトレッチなどの発生を抑制している。「イオン伝導層」を構成する、固体電

40

50

解質膜 9 と酸化チタン膜 8 のパターニングを終了した時点で、抵抗変化素子形成領域を除く、絶縁性バリア膜 7 の上面には、膜厚 5 nm の「多孔質高分子膜」と膜厚 2.0 nm の酸化チタン膜 8 は残留していない。

【0255】

上記の一連のパターニング工程が終了した後、ハードマスクとして使用した、パターニングされた SiO_2 膜 (ハードマスク膜) 13 を選択的にエッチング除去する。パターニングされた SiO_2 膜 (ハードマスク膜) 13 の膜厚は、抵抗変化素子形成領域、特に、開口部の中央領域の膜厚は、その周囲の領域の膜厚より若干厚くなっている。 SiO_2 膜 (ハードマスク膜) 13 の選択的エッチングは、露呈している絶縁性バリア膜 7 の形成に利用している、 SiCN 膜に対して、高い選択性を有する条件で実施される。

10

【0256】

その際、絶縁性バリア膜 7 の上面が露呈している領域において、絶縁性バリア膜 7 の形成に利用している、 SiCN 膜は、若干のエッチングを受けていてもよいが、露呈している SiCN 膜の膜厚は、20 ~ 30 nm の範囲となるように、 SiO_2 膜 (ハードマスク膜) 13 の選択的エッチングの条件を選択する。

【0257】

パターニングされた SiO_2 膜 (ハードマスク膜) 13 の膜厚は、抵抗変化素子形成領域、特に、開口部の中央領域の膜厚は、その周囲の領域の膜厚より若干厚くなっている。そのため、開口部の中央領域の SiO_2 膜 (ハードマスク膜) 13 をエッチング除去する間、その周囲の領域では、上面保護膜 12 の形成に使用する、 SiN 膜の表面が一定時間露呈した状態になる。その際、一定時間露呈されている SiN 膜は、若干のエッチングを受けていてもよいが、エッチングを受けた SiN 膜の膜厚は、少なくとも、20 ~ 30 nm の範囲となるように、 SiO_2 膜 (ハードマスク膜) 13 の選択的エッチングの条件を選択する。

20

【0258】

SiCN 膜、 SiN 膜に対する選択性を高く保持するため、例えば、 SiO_2 膜 (ハードマスク膜) 13 の選択的エッチングは、 CF_4 のガス流量 = 140 sccm、圧力 6.6 [Pa]、ソースパワー 1200 W、基板バイアスパワー 700 W の条件で行うことができる。

【0259】

ハードマスクとして使用した、 SiO_2 膜 (ハードマスク膜) 13 の選択的エッチングが完了すると、図 7D に示す、パターニングされた上面保護膜 12、第 2 上部電極 11、第 1 上部電極 10、固体電解質膜 9、酸化チタン膜 8 からなる積層構造が、抵抗変化素子の作製を行う、開口部領域に形成される。該積層構造の側壁面と、その下層の絶縁性バリア膜 7 の上面とのなす角は、略 90° となっている。

30

【0260】

(ステップ A5)

ステップ A5 は、図 7E に示すように、パターニングされた上面保護膜 12、第 2 上部電極 11、第 1 上部電極 10、固体電解質膜 9、酸化チタン膜 8 からなる積層構造の上面と側壁面、ならびに、その周囲に露呈している絶縁性バリア膜 7 の上面を被覆する、保護絶縁膜 14 を堆積する工程である。保護絶縁膜 14 として、例えば、膜厚 30 nm の SiN 膜が利用される。

40

【0261】

保護絶縁膜 14 は、積層構造の上面と側壁面、ならびに、その周囲に露呈している絶縁性バリア膜 7 の上面を均一な膜厚で被覆するように、等方的な堆積法を使用して、堆積される。例えば、保護絶縁膜 14 として利用される、膜厚 30 nm の SiN 膜は、プラズマ CVD 法を用い、 SiH_4 と N_2 を原料ガスとし、基板温度 200 °C にて、高密度プラズマを用いて形成することができる。 NH_3 や H_2 などの還元系のガスを用いないため、成膜直前の成膜ガス安定化工程において、固体電解質膜 9 として利用する、シリコン、酸素、炭素を主成分としたポラスポリマーからなる「多孔質高分子膜」中に含有される、酸素 (

50

○)にHが作用し、 H_2O に変換される反応の発生を回避できる。

【0262】

保護絶縁膜14として利用される、SiN膜は、絶縁性バリア膜7として利用されるSiCN膜、ならびに、上面保護膜12として利用されるSiN膜との密着性に優れている。具体的には、絶縁性バリア膜7として利用されるSiCN膜の表面に堆積される、SiN膜との界面では、Si-N結合が形成され、両者の一体化がなされる。また、上面保護膜12として利用されるSiN膜の上面と端面に堆積される、SiN膜との界面でも、Si-N結合が形成され、両者の一体化がなされる。

【0263】

従って、積層構造の側壁面を被覆している、保護絶縁膜14は、絶縁性バリア膜7として利用されるSiCN膜、ならびに、上面保護膜12として利用されるSiN膜と一体となって、積層構造の側壁面に対する、湿度の侵入、酸素の侵入、あるいは、酸素の離脱を効果的に防止する。従って、最終的に作製される、抵抗変化素子の歩留まりと信頼性を向上することができる。

【0264】

(ステップA6)

ステップA6は、図7Fに示すように、積層構造の側壁面を被覆している、保護絶縁膜14を残し、上面保護膜12の上面、ならびに、該積層構造の周囲の絶縁性バリア膜7の上面を覆っている、SiN膜をエッチング除去する工程である。

【0265】

その際、積層構造の側壁面を被覆しているSiN膜のエッチングは進行せず、上面保護膜12の上面、ならびに、該積層構造の周囲の絶縁性バリア膜7の上面を覆っている、SiN膜のみを選択的にエッチングするため、異方的なドライエッチング法を採用する。上面保護膜12の上面、ならびに、該積層構造の周囲の絶縁性バリア膜7の上面を覆っている、SiN膜の異方的なドライエッチングは、平行平板型のドライエッチング装置を用い、例えば、 CF_4/Ar のガス流量=25/50sccm、圧力0.53[Pa]、ソースパワー400W、基板バイアスパワー90Wの条件で行うことができる。

【0266】

前記の「異方的なドライエッチング」法に代えて、「異方的なエッチバック」法を採用して、上面保護膜12の上面、ならびに、該積層構造の周囲の絶縁性バリア膜7の上面を覆っている、SiN膜を選択的にエッチバックし、積層構造の側壁面を被覆しているSiN膜を残す手法を利用することも可能である。

【0267】

例えば、プラズマCVD装置を利用して、成長リアクター中に、Arガスを導入し、基板バイアスをかけることで、エッチバックを行うことが可能である。その際、「異方的なエッチバック」が進行する条件を設定することが可能であれば、上面保護膜12の上面、ならびに、該積層構造の周囲の絶縁性バリア膜7の上面を覆っている、SiN膜を選択的にエッチバックし、積層構造の側壁面を被覆しているSiN膜を残すことが可能である。

【0268】

後述するステップA7においては、図7Fに示すように、積層構造の側壁面を被覆しているSiN膜を除き、SiN膜を除去した後、プラズマCVD法を利用して、第2の層間絶縁膜の作製に利用する SiO_2 膜を堆積する。仮に、該 SiO_2 膜の堆積に用いるプラズマCVD装置を利用して、成長リアクター中に、Arガスを導入し、基板バイアスをかけることで、「異方的なエッチバック」を行うことが可能であれば、 SiO_2 膜の堆積に先立ち、「異方的なエッチバック」処理を施すことで、図7Fに示す形態とすることが可能である。その場合、ステップA6の「異方的なドライエッチング」工程に使用する、専用の「平行平板型のドライエッチング装置」の購入の必要がなく、抵抗変化素子の作製に要する製造設備の費用の低減に貢献する。また、抵抗変化素子を搭載した半導体装置の製品原価の低減に貢献する。

【0269】

10

20

30

40

50

(ステップA7)

ステップA7は、図7Gに示すように、積層構造の上面保護膜12、積層構造の側壁面を被覆する保護絶縁膜14、ならびに、該積層構造の周囲の絶縁性バリア膜7の上面を覆い、平坦化処理を施された第一の層間絶縁膜15を形成する工程である。第一の層間絶縁膜15は、絶縁性バリア膜7と直接接する形態とされている。

【0270】

第7の実施形態に係る抵抗変化素子は、積層構造の上面保護膜12、積層構造の側壁面を被覆する保護絶縁膜14は、SiN膜を利用して形成し、絶縁性バリア膜7は、SiCN膜を利用して形成しており、一方、第一の層間絶縁膜15は、シリコン酸化(SiO₂)膜を利用して形成している。

10

【0271】

積層構造の上面保護膜12、積層構造の側壁面を被覆する保護絶縁膜14、ならびに、該積層構造の周囲の絶縁性バリア膜7の上面を被覆するように、等方的な堆積法であるプラズマCVD法を用いて、シリコン酸化膜を堆積する(図示せず)。絶縁性バリア膜7の上面に形成されている、積層構造の外縁部分は、絶縁性バリア膜7の上面に対して、(2.0nm+5nm+10nm+20nm+30nm)=67.0nmの段差 h_1 を有している。開口部に形成されている、積層構造の中央部分は、絶縁性バリア膜7の上面を基準として、(2.0nm+5nm+10nm+20nm+30nm-30nm)=37.0nmの高さ h_2 となっている。高さに差異を有する、積層構造の中央部分と積層構造の外縁部分、ならびに、その周囲の絶縁性バリア膜7の上面に堆積する、シリコン酸化膜の膜厚は、前記段差 h_1 の少なくとも5倍、例えば、約450nmに選択する。その際、前記段差は堆積する膜厚が増すととも、徐々に埋め込みが進むため、堆積されるシリコン酸化膜の上面に残される高さの相違(段差)は、低減されるが、平坦化は完了していない。

20

【0272】

そのため、堆積されたシリコン酸化膜の表面に平坦化処理、例えば、CMP法を用いた研磨処理を施す。

【0273】

プラズマCVD法を用いて、膜厚約450nmのシリコン酸化膜を堆積する際、例えば、ステップA3において、SiO₂膜(ハードマスク膜)13の堆積に利用した条件を採用することができる。

30

【0274】

堆積されたシリコン酸化膜の表面に平坦化処理、例えば、CMP法を用いた研磨処理では、膜厚約450nmのシリコン酸化膜に対して、研磨量を約300nmに設定し、研磨処理後のシリコン酸化膜の膜厚を、絶縁性バリア膜7の上面部分において、150nmに調整することができる。

【0275】

CMP法を用いた、シリコン酸化膜の研磨処理では、研磨剤として、一般的な、コロイダルシリカ、あるいはセリア系のスラリーを用いて、研磨することができる。

【0276】

40

(ステップA8)

ステップA8は、図7Hに示すように、平坦化処理を施したシリコン酸化膜からなる第一の層間絶縁膜15の上面に、第二の層間絶縁膜16ならびに第三の層間絶縁膜17を形成する工程と、第一の層間絶縁膜15上に積層される、第二の層間絶縁膜16と第三の層間絶縁膜17中に形成される、上層の配線層に相当する「第2配線」、ならびに、第一の層間絶縁膜15中に形成される、「第2配線」と一体化された「プラグ」を作製する工程とで構成される。

【0277】

第7の実施形態に係る抵抗変化素子では、第一の層間絶縁膜15には、膜厚150nmのシリコン酸化(SiO₂)膜を採用しており、一方、第二の層間絶縁膜16には、例え

50

ば、膜厚150nmのSiOC膜を、第三の層間絶縁膜17には、膜厚100nmのSiO₂膜を採用している。

【0278】

第二の層間絶縁膜16の形成に使用されるSiOC膜、ならびに、第三の層間絶縁膜17の形成に使用されるSiO₂膜は、いずれも、プラズマCVD法を用いて堆積することができる。

【0279】

プラズマCVD法を用いて、SiOC膜を堆積する際、例えば、特開2004-221275号公報に開示する堆積条件を採用することができる。プラズマCVD法を用いて、SiO₂膜を堆積する際、例えば、ステップA3において、SiO₂膜(ハードマスク膜)13の堆積に利用した条件を採用することができる。

10

【0280】

「第2配線」と一体化された「プラグ」は、絶縁性バリア膜7に設ける開口を介して、「第1配線」の銅配線5の上面と接し、「第2配線」と、抵抗変化素子の「第1電極」として機能する「第1配線」との間を電氣的に連結している。

【0281】

「第2配線」と一体化された「プラグ」の作製には、デュアルダマシン法のピアファースト法を適用している。

【0282】

まず、下層の配線層に相当する「第1配線」の金属(銅配線)の上面、抵抗変化素子の保護絶縁膜14に近接する、電氣的接触部位の上部に相当する位置に、「プラグ」の形成に使用するピアホールの底面の穴形状に相当する開口部を有する、レジスト・マスクを、第三の層間絶縁膜17の上面に形成する。該レジスト・マスクを使用して、第三の層間絶縁膜17、第二の層間絶縁膜16、第一の層間絶縁膜15を順次ドライ・エッチング法により、異方性エッチングし、第三の層間絶縁膜17、第二の層間絶縁膜16、第一の層間絶縁膜15を貫通し、「第1配線」の金属(銅配線)5の表面を被覆する絶縁性バリア膜7の上面に達するピアホールを形成する。

20

【0283】

ピアホールの形成に使用した、レジスト・マスクを除去した後、「第2配線」を形成する配線溝のパターンに相当する開口部を有する、レジスト・マスクを、第三の層間絶縁膜17の上面に形成する。該レジスト・マスクを使用して、第三の層間絶縁膜17と、第二の層間絶縁膜16を、段階的にドライ・エッチング法により、異方性エッチングを施す。「段階的ドライ・エッチング」においては、第二の層間絶縁膜16を形成しているSiOC膜のエッチング条件には、SiO₂膜に対して、選択性を有する条件を選択する。その結果、SiO₂膜からなる第一の層間絶縁膜15は、第二の層間絶縁膜16を形成しているSiOC膜のエッチング工程において、エッチング・ストッパー層として機能する。また、第二の層間絶縁膜16を形成しているSiOC膜のエッチング工程において、SiO₂膜からなる第三の層間絶縁膜17の側壁面に対するサイド・エッチングの進行が抑制されている。結果として、第三の層間絶縁膜17と、第二の層間絶縁膜16の「段階的ドライ・エッチング」により、「第2配線」18を形成する配線溝が形成される。

30

40

【0284】

該配線溝の形成に使用した、レジスト・マスクを除去する。その後、SiOC膜、SiO₂膜に対して選択性を有する条件を選択し、ピアホールの底に露呈している、SiCN膜からなる絶縁性バリア膜7をドライ・エッチングし、ピアホールの底に、「第1配線」の金属(銅配線)5の表面を露呈させる。

【0285】

形成された配線溝と一体化されているピアホールに、バリアメタル18bを介して、金属18aを埋め込んで、「第2配線」と一体化された「プラグ」を形成する。上層の配線層に相当する、「第2配線」と一体化された「プラグ」の形成に使用する金属18aには、銅を主成分とする金属材料、例えば、銅を使用する。バリアメタル18bは、銅の拡散

50

を防止する。従って、例えば、TaN(膜厚5nm)/Ta(膜厚5nm)の積層構造を、バリアメタル18bとして使用する。

【0286】

TaN(膜厚5nm)/Ta(膜厚5nm)の積層構造からなるバリアメタル18bを、配線溝と一体化されているビアホールの側壁部と底部に均一な膜厚で被覆する。そのため、等方的な堆積法、例えば、RFスパッタ法を利用して、該積層構造からなる堆積膜を、第三の層間絶縁膜17の上面と、配線溝と一体化されているビアホールを形成する。金属18aに使用する銅は、バリアメタル18bを下地層として使用し、例えば、メッキ法を利用して、配線溝と一体化されているビアホールの内部を埋め込むように形成する。その後、例えば、CMP(Chemical-Mechanical Polishing)法を利用して、第三の層間絶縁膜17の上面に形成されている、銅とTaN(膜厚5nm)/Ta(膜厚5nm)の積層構造を除去し、配線溝に形成される「第2配線」の上面の平坦化を行う。

10

【0287】

第三の層間絶縁膜17の形成を終えた後、「プラグ」の作製のビアホールを形成する。その際、該ビアホールの最下端の穴形状に対応する、開口部を具えたレジスト・マスクを使用し、第三の層間絶縁膜17、第二の層間絶縁膜16、第一の層間絶縁膜15を順次、選択的に異方性エッチングする。その際、第一の層間絶縁膜15の上面から第一の層間絶縁膜15の下面に向かって、異方性エッチング法、例えば、ドライ・エッチング法を採用して、第一の層間絶縁膜15を構成する絶縁材料、SiO₂膜を、選択的に異方性エッチングを行う。該第一の層間絶縁膜15を構成する絶縁材料、SiO₂膜の選択的な異方性エッチング条件は、保護絶縁膜14を構成するSiN膜に対して、選択性を有する条件が選択されている。

20

【0288】

第一の層間絶縁膜15の上面から第一の層間絶縁膜15の下面に向かって、異方性エッチングを進める過程において、僅かながらサイド・エッチングも進行する。その結果、形成されるビアホールの側壁の形状は、若干のテーパを示す。

【0289】

その後、「第2配線」を形成する配線溝を作製するため、第三の層間絶縁膜17と、第二の層間絶縁膜16の「段階的ドライ・エッチング」を施す際、SiO₂膜からなる第三の層間絶縁膜17のドライ・エッチング工程においても、ビアホールの側壁に対して、僅かながらサイド・エッチングが進行する。

30

【0290】

仮に、サイド・エッチングが全く進行しない場合には、形成されるビアホールの側壁は、レジスト・マスクの開口部の形状と全く同じ形状を維持し、第一の層間絶縁膜15の下面における、ビアホールの側壁の外縁は、保護絶縁膜14の底部に最近接しているが、「点接触」するように、保護絶縁膜14と、レジスト・マスクの開口部の位置合わせがなされている。

【0291】

実際には、僅かながらサイド・エッチングも進行する結果、形成されるビアホールの側壁の形状は、若干のテーパを示す。そのため、第一の層間絶縁膜15の下面近くでは、若干のテーパを示す、ビアホールの側壁面に、保護絶縁膜14の側面が部分的に露呈している状態となる。第一の層間絶縁膜15、第三の層間絶縁膜17を構成する絶縁材料、SiO₂膜の選択的な異方性エッチング条件、ならびに、第二の層間絶縁膜17を構成する絶縁材料、SiOC膜の選択的な異方性エッチング条件は、保護絶縁膜14を構成するSiN膜に対して、選択性を有する条件が選択されており、ビアホールの側壁面に露呈する、保護絶縁膜14の側面への「サイド・エッチング」は実質的に進行しない。最終的に、SiCN膜で形成される第一の絶縁性バリア膜7を、選択的に異方性エッチングするが、ビアホールの側壁面に露呈する、SiN膜で形成される保護絶縁膜14の側面への「サイド・エッチング」は極僅かに進行するのみである。

40

【0292】

50

形成されるビアホールの側壁面に、保護絶縁膜14の側面が部分的に露呈している状態であるため、該ビアホール内部に「プラグ」を作製すると、図7Hに示すように、保護絶縁膜14の側面に、形成された「プラグ」の側壁面が接触した状態となる。但し、第一の電極を構成する、第1上部電極10と第2上部電極11の側面と、「プラグ」の側壁面とは、保護絶縁膜14によって、電氣的に分離されている。

【0293】

なお、製造後の状態から、本発明にかかる抵抗変化素子で採用する保護絶縁膜の形成方法を確認することができる。具体的には、抵抗変化素子を採用している製品のデバイスの断面をTEM観察し、多層配線層内に抵抗変化素子が形成されていることを確認する。さらに、抵抗変化素子を構成する抵抗変化膜、もしくは電極の側面に保護絶縁膜が形成されていることを、断面TEM観察により確認する。さらに、その保護絶縁膜が水平方向に延在していないことを確認し、層間絶縁膜として用いられていないことを確認する。さらにTEMに加えて、EDX(Energy Dispersive X-ray Spectroscopy; エネルギー分散型X線分光法)、EELS(Electron Energy-Loss Spectroscopy; 電子エネルギー損失分光法)などの組成分析を行うことで、保護絶縁膜として使用されている絶縁材料の確認をすることができる。

【0294】

具体的には、銅配線上に形成された抵抗変化素子が、固体電解質からなる抵抗変化膜を用いたスイッチング素子である場合には、「イオン伝導層」として機能する固体電解質膜が、酸素、あるいは炭素を含む膜であるかを特定することができる。抵抗変化素子を構成する抵抗変化膜が、相変化膜である場合、あるいは、磁性体材料を利用した抵抗変化素子である場合には、本明細書中に記載の材料が用いられているかを素子断面の組成分析を行うことで判断する。加えて、保護絶縁膜が抵抗変化素子を構成する積層構造の側面に形成されていることを確認し、SiN膜であるかを同定する場合には、上記組成分析を面分析で行うことが好ましい。さらに、第一の層間絶縁膜と、第一の層間絶縁膜の上部に位置する第二の層間絶縁膜とを有し、それらが直接接していることを断面構造から同定することができる。

【0295】

なお、上記の好ましい実施形態、実施態様では、抵抗変化膜に固体電解質層を採用する「銅フィラメント析出型抵抗変化素子」を利用するReRAMや、金属酸化物からなる抵抗変化膜を採用する、酸素欠損型ReRAMを構成する場合について、本発明を詳細に説明している。前記の構成に代えて、抵抗変化膜として、固体電解質や金属酸化物以外の膜を採用する抵抗変化素子、例えば、磁性体を利用する抵抗変化素子を利用する、MRAMまたはスピン素子、あるいは、相変化型抵抗変化層(GST)を採用するPRAMなどを構成する形態に、本発明を応用してもよい。

【0296】

好適な実施形態、ならびに、実施態様を例示して、本発明にかかる抵抗変化素子、ならびに、抵抗変化素子の製造方法を説明したが、これら実施形態、ならびに、実施態様は、本発明の技術的原理を具体的に説明する目的で選択された一例であって、本発明の技術的範囲は、これら具体例に限定されることを意味するものではない。

【0297】

例えば、本発明者によってなされた発明の背景となった利用分野であるCMOS回路を有する半導体装置に適用する技術に関して詳しく説明し、半導体基板上の銅配線上部に抵抗変化素子を形成する形態について説明した。本発明の技術思想は、「半導体基板上の銅配線上部に抵抗変化素子を形成する形態」に限定されるものではない。本発明の技術思想は、例えば、DRAM(Dynamic RAM)、SRAM(Static RAM)、フラッシュメモリ、FRAM(Ferro Electric RAM)、MRAM(Magnetic RAM)、抵抗変化型メモリ、バイポーラトランジスタ等のようなメモリ回路を有する半導体製品、マイクロプロセッサなどの論理回路を有する半導体製品、ある

10

20

30

40

50

いはそれらを同時に掲載したボードやパッケージの銅配線上へも適用することができる。

【0298】

また、本発明にかかる抵抗変化素子とその内部に形成している多層配線層を、半導体装置に対する、電子回路装置、光回路装置、量子回路装置、マイクロマシン、MEMS (Micro Electro Mechanical Systems) などの接合にも適用することができる。また、本発明にかかる抵抗変化素子に関して、そのスイッチ機能を使用する事例を中心に説明したが、本発明にかかる抵抗変化素子は、不揮発性と抵抗変化特性の双方を利用したメモリ素子などに用いることもできる。

【0299】

以上、代表的な実施形態および実施態様を例示して、本願発明を説明したが、本願発明の技術的範囲は、上記代表的な実施形態および実施態様に限定されるものではない。本願発明の実施に際して、本願発明のスコープ(技術的範囲)内で、当業者が理解し得る様々な変更を加えることができる。


【産業上の利用可能性】

【0300】


本発明に係る抵抗変化素子は、半導体装置の多層配線層中に設ける不揮発性スイッチング素子として利用できる。

10


【図8】




【図13】




【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7A】




【図7B】




【図7C】




【図7D】




【図7E】




【図7F】




【図7G】




【図7H】




【図9】




【図11】



【図10】



【図12】



フロントページの続き

(51)Int.Cl.		F I		
H 0 1 L	21/3065	(2006.01)	H 0 1 L	21/302 1 0 5
H 0 1 L	21/82	(2006.01)	H 0 1 L	21/82 A

(72)発明者 伴野 直樹
 東京都港区芝五丁目7番1号 日本電気株式会社内

(72)発明者 岡本 浩一郎
 東京都港区芝五丁目7番1号 日本電気株式会社内

審査官 小山 満

(56)参考文献 国際公開第2011/158821(WO,A1)
 国際公開第2012/073503(WO,A1)
 米国特許出願公開第2013/0082231(US,A1)
 米国特許出願公開第2013/0112935(US,A1)
 特開2007-180202(JP,A)
 国際公開第2012/023269(WO,A1)
 国際公開第2011/158887(WO,A1)
 国際公開第2010/146850(WO,A1)

(58)調査した分野(Int.Cl.,DB名)

H 0 1 L 4 9 / 0 0
 H 0 1 L 2 1 / 3 0 6 5
 H 0 1 L 2 1 / 8 2
 H 0 1 L 2 1 / 8 2 4 6
 H 0 1 L 2 7 / 1 0
 H 0 1 L 2 7 / 1 0 5
 H 0 1 L 4 5 / 0 0