(12)公開特許公報(A)

(A) (11)特許出願公開番号

(19) 日本国特許庁(JP)

特開2009-76240 (P2009-76240A)

(43) 公開日 平成21年4月9日 (2009.4.9)

(51) Int.Cl.		FΙ		テーマコード(参考)
HO1J 31/12	2 (2006.01)	HO1J 31	./12 C	5CO31
HO1J 29/04	4 (2006.01)	HO1J 29	0/04	5CO36

審査請求 未請求 請求項の数 4 OL (全 15 頁)

(21) 出願番号 (22) 出願日	特願2007-242109 (P2007-242109) 平成19年9月19日 (2007.9.19)	(71) 出願人	00001007 キヤノン株式会社 東京都大田区下丸子3丁目30番2号
		(74)代理人	100096828
			弁理士 渡辺 敬介
		(74)代理人	100110870
			弁理士 山口 芳広
		(72)発明者	廣木 珠代
			東京都大田区下丸子3丁目30番2号 キ
			ヤノン株式会社内
		(72)発明者	東尚史
			東京都大田区下丸子3丁目30番2号 キ
			ヤノン株式会社内
			最終百に続く

(54) 【発明の名称】電子放出装置及びこれを用いた画像表示装置

(57)【要約】

【課題】導電性膜に形成された間隙付近から電子放出を 行う電子放出装置において、電子放出効率のばらつきを 増加させることなく、電子放出効率を向上させる。

【解決手段】電極3,4間において、基板1上に特定の 断面形状を有する凸部2を形成し、該凸部2上の導電性 膜5に間隙6を配置することで、間隙6の中央から淀み 点までの距離を低減させる。

【選択図】図1







【特許請求の範囲】

【請求項1】

基板上に間隔を置いて配置された第1電極及び第2電極と、該第1電極と該第2電極と を互いに接続する導電性膜とを備え、該導電性膜に間隙を有する電子放出素子と、該電子 放出素子に対向し、上記基板の表面から距離Lをおいて配置されたアノード電極とを有す る電子放出装置であって、

上記第1電極と上記第2電極の相対する端辺及び基板表面に平行な方向をY方向、基板 表面に平行で該Y方向に直交する方向をX方向とした時、

上記第1電極と第2電極間において、上記基板が表面にY方向に連続する凸部を有し、 該凸部のX方向断面における頂部が外側に凸の湾曲部を有し、該凸部上に上記導電性膜が ¹⁰ 間隙を有し、

電子放出時に第1電極と第2電極間に印加される電圧をVf、基板とアノード電極間に 印加される電圧をVa、基板表面から凸部の頂点までの高さをH、凸部の底面のX方向の 幅をW、X方向における導電性膜の間隙の中心から凸部の頂点までの距離をXgとした時

H (Vf×L)/(×Va)

|Xg| 0.35W

であることを特徴とする電子放出装置。

【請求項2】

基板上に間隔を置いて配置された第1電極及び第2電極と、該第1電極と該第2電極と²⁰ を互いに接続する導電性膜とを備え、該導電性膜に間隙を有する電子放出素子と、該電子 放出素子に対向し、上記基板の表面から距離Lをおいて配置されたアノード電極とを有す る電子放出装置であって、

上記第1電極と上記第2電極の相対する端辺及び基板表面に平行な方向をY方向、基板 表面に平行で該Y方向に直交する方向をX方向とした時、

上記第1電極と上記第2電極間において、上記基板が表面にY方向に連続する凸部を有し、該凸部のX方向断面における頂部がX方向に幅Wtの平面部と該平面部から下方に向けて外側に凸の湾曲部とを有し、該凸部上に上記導電性膜が間隙を有し、

電子放出時に第1電極と第2電極間に印加される電圧をVf、基板とアノード電極間に 印加される電圧をVa、基板表面から凸部の頂点までの高さをH、凸部の底面のX方向の 幅をW、X方向における導電性膜の間隙の中心から凸部の頂点までの距離をXgとした時

30

H (Vf×L)/(×Va) |Xg| 0.35W+0.14Wt

であることを特徴とする電子放出装置。

【請求項3】

上記頂部の湾曲部の曲率半径が0.5W以上である請求項1または2に記載の電子放出 装置。

【請求項4】

請求項1乃至3のいずれかに記載の電子放出装置を、電子放出素子が同一基板上に複数 ⁴⁰ 個配置するように構成してなることを特徴とする画像表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、平面型の画像表示装置に適用される電子放出素子と、該電子放出素子を用いてなる画像表示装置に関する。

【背景技術】

[0002]

表面伝導型電子放出素子は、基板上に形成された小面積の導電性膜に、膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用するものであり、係る導電性膜には予 50

め通電処理(フォーミング)によって電子放出部を形成するのが一般的であった。即ち、 導電性膜両端に直流電圧或いは非常にゆっくりとした昇電圧例えば1V/分程度を印加通 電し、導電性膜を局所的に破壊、変形もしくは変質せしめ、電気的に高抵抗な状態にした 電子放出部を形成する。電子放出部においては導電性膜の一部に間隙が形成され、該間隙 付近から電子放出が行われる。

[0003]

|特許文献1には、基板上に鋭利な突起形状の高さ規制部材を形成し、その上に導電性膜 を形成することにより、間隙を形成する際の電力低減を図った技術が開示されている。 [0004]

【 特 許 文 献 1 】 特 許 第 2 8 7 2 5 9 1 号 公 報

【発明の開示】

【発明が解決しようとする課題】

[0005]

特許文献1に記載された技術では、鋭利な構造によってフォーミング時に局所的に電界 を増加させることができるが、形成された間隙の少しの位置ずれで電子放出効率が大きく 変化してしまう可能性があったため間隙位置の制御手段を必要とした。また、当該技術で は、電子放出素子の電子放出効率向上効果が小さかった。

[0006]

本発明の目的は、導電性膜に形成された間隙付近から電子放出を行う電子放出装置にお いて、電子放出効率のばらつきを増加させることなく、電子放出効率を向上させることに ある。

【課題を解決するための手段】

本発明の第1は、基板上に間隔を置いて配置された第1電極及び第2電極と、該第1電 極と該第2電極とを互いに接続する導電性膜とを備え、該導電性膜に間隙を有する電子放 出素子と、該電子放出素子に対向し、上記基板の表面から距離Lをおいて配置されたアノ ード電極とを有する電子放出装置であって、

上記第1電極と上記第2電極の相対する端辺及び基板表面に平行な方向をY方向、基板 表面に平行で該Y方向に直交する方向をX方向とした時、

上記第1電極と第2電極間において、上記基板が表面にY方向に連続する凸部を有し、 該凸部のX方向断面における頂部が外側に凸の湾曲部を有し、該凸部上に上記導電性膜が 間隙を有し、

電子放出時に第1電極と第2電極間に印加される電圧をVf、基板とアノード電極間に 印加される電圧をVa、基板表面から凸部の頂点までの高さをH、凸部の底面のX方向の 幅をW、X方向における導電性膜の間隙の中心から凸部の頂点までの距離をXgとした時

(Vf×L)/(×Va) Н | X g | 0.35W であることを特徴とする。

本発明の第2は、基板上に間隔を置いて配置された第1電極及び第2電極と、該第1電 極と該第2電極とを互いに接続する導電性膜とを備え、該導電性膜に間隙を有する電子放 出素子と、該電子放出素子に対向し、上記基板の表面から距離Lをおいて配置されたアノ ード電極とを有する電子放出装置であって、

上記第1電極と上記第2電極の相対する端辺及び基板表面に平行な方向をY方向、基板 表面に平行で該Y方向に直交する方向をX方向とした時、

上記第1電極と上記第2電極間において、上記基板が表面にY方向に連続する凸部を有 し、該凸部のX方向断面における頂部がX方向に幅Wtの平面部と該平面部から下方に向 けて外側に凸の湾曲部とを有し、該凸部上に上記導電性膜が間隙を有し、

電子放出時に第1電極と第2電極間に印加される電圧をVf、基板とアノード電極間に 50

(3)

40

10

印加される電圧をVa、基板表面から凸部の頂点までの高さをH、凸部の底面のX方向の 幅をW、X方向における導電性膜の間隙の中心から凸部の頂点までの距離をXgとした時 $H (Vf \times L) / (\times Va)$ |Xg| 0.35W+0.14Wt であることを特徴とする。 $\begin{bmatrix} 0 & 0 & 0 & 9 \end{bmatrix}$ 上記本発明においては、上記頂部の湾曲部の曲率半径が0.5W以上であることを好ま しい態様として含む。 10 本発明の第3は、上記本発明の電子放出装置を、電子放出素子が同一基板上に複数個配 置するように構成してなることを特徴とする画像表示装置である。 【発明の効果】 [0011]本発明においては、基板上に特定の形状の凸部を形成し、該凸部上の導電性膜に間隙を 設けることで、電子がアノード電極側に加速される電界が増倍され、電子放出効率が向上 する。また、凸部の頂部の電界増倍が均一であるため、電子放出効率の変化が小さい。よ って、本発明によれば、電子放出効率が均一な複数の電子放出素子により高品質な画像表 示が可能な画像表示装置が提供される。 20 【発明を実施するための最良の形態】 本発明の電子放出装置は、基板上に形成された電子放出素子と、該電子放出素子に対向 し、上記基板の表面から距離しをおいて配置されたアノード電極とを有する電子放出装置 である。本発明に用いられる電子放出素子は、基板上に間隔を置いて配置された第1電極 及び第2電極と、該一対の電極を互いに接続する導電性膜とを備え、該導電性膜に間隙を 形成することで電子放出させる素子である。例えば表面伝導型電子放出素子が本発明に適 用される好ましい形態である。 [0013]本発明の特徴は、一対の電極間において、基板表面に特定の断面形状の凸部を有してい 30 ることにある。第1の発明においては、該凸部の頂部が外側に凸の湾曲部であり、第2の 発明においては、該凸部の頂部が平面部とこれに続く外側に凸の湾曲部からなる。 [0014]本発明の好ましい実施の形態について、表面伝導型電子放出素子を例にとり、以下に具 体的に説明する。 [0015]図1は、本発明第1の電子放出装置の一実施形態の電子放出素子の構成を模式的に示す 図であり、(a)は斜視図、(b)は平面図、(c)は(b)におけるA-A'断面図で ある。 [0016]40 本発明に係る電子放出素子は、図1に示すように、一対の電極3,4と、該電極3,4 を互いに接続する導電性膜5とを備えている。6は導電性膜5に形成された間隙である。 本発明において、基板1表面に平行で、電極3,4の相対する端辺に平行な方向をY方 向、基板1表面に平行で、Y方向に直交する方向をX方向、基板1表面の法線方向をZ方 向とする。 [0018]

図2(a)は、本例の電子放出装置の間隙6付近の部分拡大図であり、図1(b)のA - A '断面部分に相当する断面模式図であり、図中、7は対向基板、8はアノード電極で ある。また、図2(b)は間隙6の平面部分拡大図である。

【0019】

(4)

本発明において、電子放出素子に対向して、基板表面から距離Lをおいてアノード電極 8 が配置されている。そして第1電極3と第2電極間に電圧Vfを、導電性膜5とアノー ド電極間に電圧Vaを印加することにより、間隙6付近から電子を放出する装置となって いる。

(5)

[0020]

本発明の特徴は、基板1の表面に凸部2が形成され、該凸部2上の導電性膜5に間隙6 が形成されていることにある。ここで、図2(a)に示すように、基板1表面から凸部2 の頂点までの高さをH、凸部2の底面のX方向の幅をW、X方向における間隙6の中心か ら凸部2の頂点までの距離をXgとする。尚、本発明において凸部2の頂点とは、第1の 発明においては、X方向断面において頂部の最も高い位置を意味し、また第2の発明にお いては、X方向断面において頂部の平面部の中央をいう。また、基板1の表面を掘って凸 部2が形成されている場合、高さHの基準となる基板表面は、基板の最も深く掘られた面 とする。また、凸部2の底面の幅Wは、具体的には凸部2の高さHの1%の部位における X方向の幅とする。

【0021】

本発明に係る凸部2は、Y方向に連続する部位であるが、上記したH、W、XgがY方向において均一でない場合には、それぞれの平均値をもって規定する。

【0022】

本発明にかかる導電性膜5に形成される間隙6は、図2(b)に示すように、幅Wsの 範囲で蛇行しながらY方向に沿って形成されている。

[0023]

以下に本発明に係る電子放出素子の各部材について説明する。

【0024】

基板1として、ガラス(石英ガラス、Na等の不純物含有量を減少させたガラス、青板 ガラス)を用いることができる。また、基板1として、ガラス基板にスパッタ法等により SiO2膜を積層した基板、アルミナ等のセラミックス基板、Si基板、等を用いること ができる。また、必要な場合には上記基板を十分にクリーニングした後、シランカップリ ング剤を用いて基板表面に疎水化処理を施す。

[0025]

基板1に形成される凸部2は、導電性膜5が間隙6において短絡しないように少なくと³⁰ も表面が絶縁性の材料で構成されている必要がある。よって基板1の一部でもよく、また 、基板1とは別の絶縁性材料をパターニング形成したものでもよい。凸部2の形成方法と しては、基板1をエッチング、プラスト、レーザー加工、フォトリソグラフィなどで加工 する方法が好ましく用いられる。また、基板1上に絶縁性材料を積層し、印刷法やフォト リソグラフィ法等のパターニング手法で作製することもできる。

【0026】

本発明に適用可能な凸部2の他の形状を図3乃至図6に示す。図3,図4はいずれもX 方向断面を示す。図1の例では、X方向断面が半円形状であったが、図3(a)は頂部の 湾曲部が円の一部で、該湾曲部から下方が基板1表面に対して鋭角をなしている。また、 図3(b)は頂部の湾曲部が半円形で、該湾曲部から下方がほぼ垂直な形状である。図3 (c)は断面形状が半楕円形である。図4(a)は第2の発明であり、頂部にX方向の幅 がWtの平面部を有し、該平面部から下方が円の一部をなしている。尚、係る平面部は表 面の高さの変動幅が凸部2の高さHの5%以下であるが、曲率半径が凸部の幅Wの1/1 0以下の細かい周期的な凹凸の場合は高さの変化とはしない。図4(b)は第1の発明で あり、凸部2のX方向断面の形状が幅Wの中央を軸として、左右非対称な形状である。 【0027】

図 5 、図 6 は、それぞれ Y 方向において凸部 2 の H 、 W 、 X g が均一でない例であり、 図 5 の例は(a)が平面図、(b)が(a)のA - A '断面図であり、図 6 の例は斜視図 で示す。このように Y 方向における X 方向の幅W や高さ H の変化幅は、 X 方向の幅W や高 さ H の平均値を 1 0 0 % とすると、 5 0 乃至 2 0 0 % 程度、好ましくは 8 0 乃至 1 2 0 % 10

20

が好ましい。

【0028】

電極3,4の材料としては、一般的な導体材料を用いることができる。例えば、Ni、 Cr、Au、Mo、W、Pt、Ti、Al、Cu、Pd等の金属から適宜選択することが できる。また、電極3,4の膜厚は1nm以上1µm以下の範囲とすることができる。電 極3,4は、基板1上に真空蒸着法により電極3,4の構成材料を成膜し、フォトリソグ ラフィ技術により、パターニングして電極3,4を得る。 【0029】

(6)

導電性膜 5 の材料としては、例えば、 P d 、 P t 、 R u 、 A g 、 A u 、 T i 、 I n 、 C u、 C r 、 F e 、 Z n 、 S n 、 T a 、 W 、 P b 等の金属、 P d O 、 S n O₂、 I n₂O₃、 P b O 、 S b ₂ O ₃等の酸化物導電体が挙げられる。また、 T i N 、 Z r N 、 H f N 等の窒 化物等も挙げられる。

【0030】

導電性膜5には、良好な電子放出特性を得るために、微粒子で構成された微粒子膜を用いることが好ましい。その膜厚は、10 以上100nm以下の範囲とすることができる。 導電性膜5の幅は、1µm以上100µm以下の範囲とすることができる。 【0031】

導電性膜 5 の形成方法としては、電極 3 ,4 を設けた基板 1 上に、有機金属溶液を塗布 して、有機金属膜を形成する。有機金属溶液には、導電性膜 5 の材料を主元素とする有機 化合物の溶液を用いることができる。そして、この有機金属膜を加熱焼成処理し、リフト オフ、エッチング、レーザー加工等によりパターニングし、導電性膜 5 を形成する。尚、 導電性膜 5 の形成方法としては、真空蒸着法、スパッタ法、化学的気相堆積法、分散塗布 法、ディッピング法、スピンナー法等を用いることができる。

【 0 0 3 2 】

さらに、各導電性膜5に間隙6を形成するいわゆる「フォーミング処理」を行う。フォ ーミング処理は、一対の電極3,4に電位差を与えて導電性膜5に通電する(電流を流す)ことにより行う。

[0033]

つまり、電極3,4間に電圧を印加する事により、導電性膜5内に、ジュール熱が発生 し、導電性膜5に間隙6が形成される。フォーミング処理時における電圧は、パルス波形 が望ましい。フォーミング処理の終了は、例えば、0.1 [V]程度の電圧印加により流 れる電流を測定し、抵抗値を求めて、1 [M]以上の抵抗を示した時点とすることがで きる。係る間隙6は、図2(b)に示されるように、Y方向に伸びており、X方向におい て幅Wsの範囲で蛇行している場合もある。Wsは間隙6の形成条件や導電性膜5の条件 によって異なるが、数µm程度である。

【0034】

上記のようにフォーミング処理を終えた電子放出素子にはいわゆる「活性化処理」を施 すのが好ましい。活性化処理とは、有機物質のガスを含有する雰囲気下で、フォーミング 処理と同様に、電極3,4間にパルス状の電圧を印加することで実施される。この活性化 処理により、後述する素子電流If及び放出電流Ieが著しく増加する。そして、活性化 処理により、間隙6内及び間隙6近傍の導電性膜5上を覆うカーボン膜が形成される。尚 、カーボン膜には、間隙6より狭い間隙が、間隙6内に設けられ、当該狭い間隙から電子 が放出されるようになる。

【0035】

最後に、上述した処理工程を経て得られた電子放出素子は、安定化処理を実施すること が好ましい。この安定化処理は、真空装置内の有機物質などの不要な物質を排気して低減 する処理である。

[0036]

間隙 6 は、 導電性膜 5 の一部に形成された高抵抗の部位であり、 導電性膜 5 の膜厚、 膜 質、材料及び後述する通電フォーミング等の手法等に依存したものとなる。また、間隙 6

10

30

20

の内部には、直径が数 乃至数十 n m の範囲の導電性微粒子が存在する場合もある。この 導電性微粒子は、導電性膜 5 を構成する材料の元素の一部、或いは全ての元素を含有する ものとなる。また、間隙 6 及びその近傍の導電性膜 5 には、炭素及び炭素化合物を有する こともできる。

【 0 0 3 7 】

次に、本発明における電子放出効率向上と電子放出効率ばらつきの抑制効果について説明を行う。ここで、電子放出効率とは、導電性膜に流れる電流を素子電流 If、導電性膜5からアノード電極 8 へ流れる電流を放出電流 Ieとすると、 Ie / Ifのことを示す。 【0038】

先ず、一般的な表面伝導型電子放出素子において、電子放出素子から放出された電子の 軌道に影響を与える電位分布について、図7を用いて説明する。図7において、図1と同 様の構成は同一番号を付し、説明を省略する。図7中、紙面に平行で基板1表面に沿った 方向をX、基板1に垂直でアノード電極8に向かう方向をZとする。図中の点線13は等 電位線を示す。

【 0 0 3 9 】

導電性膜5には電圧Vfが印加され、該導電性膜5の紙面左端は0[V]、右端はVf [V]であるとする。アノード電極8に電圧Vaが印加されない場合に、このVfにより 形成される間隙6付近の電位分布を図7(a)に示す。次に、導電性膜5に印加される電 圧を0[V]とし、アノード電極8に電圧Vaを印加した場合の電位分布を図7(b)に 示す。アノード電極8は基板1から距離L離れた位置に配置されている。図7(a)では 、電子放出部である間隙6から放出された電子は、間隙6の中央をX=0として、X=d ×の位置でZ方向にE_{vf}=Vf/(dx)の大きさを有する回転電界により、基板1に 向かう力12を受ける。また、図7(b)では、基板1上の電子は、基板1とアノード電 極8間に印加されたZ方向にE_{va}=Va/Lの大きさを有する平行電界により、アノード 電極8に向かう力12を受ける。アノード電極8にアノード電圧Vaが印加され、導電性 膜5にVf[0]が印加された場合の電位分布を図7(c)に示す。電界E_{vf}と電界E_{va}

d s = (V f /) × (L / V a) (1) となる(以後、間隙 6 の中央からこの点までの距離を d s とよぶ)。 【 0 0 4 0 】

この電界 E_{vf} と電界 E_{va}が等しくなる位置は、一般には淀み点と呼ばれる。淀み点より 遠くまで飛んだ電子はほとんど導電性膜 5 上に落ちることなくアノード電極 8 に到達し、 放出電流 I e に寄与する。一方、淀み点に到達できなかった電子は、導電性膜 5 上に落ち 、そこで少なくとも 1 回散乱し、その一部はアノード電極 8 に到達し、放出電流 I e に寄 与する。散乱後再び真空中に飛び出すことができる電子は、衝突した電子のうち 2 0 乃至 3 0 %と言われている。従って、電子のエネルギーが同じであれば、d s がより短い方が 電子はより少ない散乱回数で淀み点に到達することが出来るので、電子放出効率が向上す る。また、上記式(1)から、距離 L を小さくする、電圧 V a を大きくすることにより、 d s が短くなり、電子放出効率が向上することがわかる。 【0041】

図7(d)にアノード電極8にアノード電圧Vaを印加し、基板1に半円状の凸部2が ある場合の電位分布を示す。凸部2の表面電位は0に規定されていると仮定する。図で示 すように、凸部2の近傍では等電位線がひずみ、凸部2の頂点(凸部2のうち、最もアノ ード電極8に近い部位)では等電位線が密、つまり電界強度が最も大きくなる。この電界 強度の平行電界に対する比率 (電界増倍係数)は凸部2の幾何学形状によって決まる。 例えば、図7(d)のように凸部2の断面が半円形状の場合 = 2となる。これは、この 凸部2の頂点での電界強度が、凸部2がない場合の2倍になることを示す。従って、この 凸部2の頂点に電子放出部となる間隙6を配置すれば、式(1)に従って、淀み点までの 距離dsは凸部2がない場合の淀み点までの距離(以後dsoと呼ぶ)の半分となる。そ して、一般的な表面伝導型電子放出素子では、実験的に電子放出効率はVa(従ってVa 10

20

により形成される Z 方向電界 E_{va})の0.5 乗に比例することが知られている。従って、 局所的に Z 方向電界を2 倍にする凸部2 により、約1.4 倍(2^{0.5})電子放出効率が向 上することになる。以上の説明では、凸部2の例として断面形状が半円としたため、電界 増倍係数 は2 であった。しかし、例えば、図3(a)乃至(c)のようにWに対してH を大きくした場合、電界増倍係数 は大きくなり、その結果、電子放出効率も大きくなる

[0042]

一方、実際に凸部2の頂部に電子放出部である間隙6を配置する場合、凸部2の高さHと間隙6の位置Xgが電子放出効率に影響を与える。次に、この凸部2の高さH、間隙6の位置Xgについて説明する。

【0043】

図 8 (a) に X 方向 断面が半円形の凸部 2 の頂部 6 に間隙 6 を配置した場合の高さ H と 間隙 6 から淀み点までの距離 d s の関係の計算結果を示す。ここでの計算条件は 1 例とし て電子放出時の V a = 1 0 k V、V f = 1 8 V、L = 1 .6 m m とした。凸部 2 がない場 合の淀み点までの距離 d s₀ は 0 .9 2 µ m である。 H d s₀の場合、 d s = d s₀ / 2 = d s₀ / となり、高さ H に関わらず電子放出効率が向上することがわかる。一方、 H < d s₀の場合、H が小さくなるほど d s は大きくなり、電子放出効率向上効果が小さく なることがわかる。ここから、凸部の高さについて、H d s₀ = V f x L / (x V a)が好ましいことがわかる。

[0044]

図 8 (b) に間隙 6 の位置 X g、 X 方向断面が半円形の凸部 2 の幅をWとして、 X g / Wとd s の関係の計算結果を示す。計算条件は、 H = 2 µ m、 W = 4 µ m、それ以外の条件は図 8 (a)と同じとした。その結果、 | X g / W | 0.35の場合、 d s d s となり、 d s の急激な変化が無く、つまり、この範囲内ではほぼ同等の電子放出効率が得 られることがわかる。

[0045]

一方、 | Xg / W | > 0.35の場合、ds>ds₀となり、電子放出効率が凸部2がない場合より減少し、且つ、電子放出効率がXg / Wの値によって大きく変化することがわかる。これより、安定して電子放出効率を向上させるために、間隙6の位置Xgについて、 | Xg | 0.35Wが好ましいことがわかる。凸部2の頂部が外側に凸の湾曲部である図1、図3(a)、(b)、(c)、図4(b)にこの関係が適用できる。
【0046】

ここで、例にあげた表面伝導型電子放出素子の場合、図2(b)の拡大図に示したように、作製条件や導電性膜の条件によっては、電子放出部となる間隙6が蛇行する場合があることがわかっている。本発明の電子放出装置では、間隙6の位置Xgが|Xg| 0. 35Wの範囲でばらついても、電子放出効率はほとんど変化しない。従って、蛇行の範囲がこの範囲内であれば、電子放出効率のばらつきは抑制される。

【0047】

また、図4(a)のように頂部の一部が幅Wtにわたって平面部であっても、同様の作用効果が得られる。凸部2の高さHに関する条件は変わらないが、間隙6の位置Xgについては、|Xg| 0.35W+0.15Wtが好ましい。ただし、平面部の幅Wtが広すぎると凸部2での電界増倍効果が小さくなるため、実用上はWt 0.2Wの範囲が好ましい。

【0048】

頂部の湾曲部の曲率半径 R については、 R が大きいほど間隙の位置ずれによる電子放出 効率の変化が小さくなる。具体的には、 R 0.5 Wの場合、本発明の効果がより安定し て得られることがわかっている。また、本例では凸部 2 について断面図のみで説明を行っ たが、前記断面形状が Y 方向に連なっていることで、その長さにわたって本発明の効果が 得られる。特に、図 5 、図 6 のような Y 方向に断面形状が異なる場合、付加的な効果とし て電子放出部となる間隙 6 の長さが同一断面が連なったものよりも長くなるため、素子電

20

10

流が増加する、ゆらぎが低減されるなどの効果がある。

【0049】

本発明においては、上記した本発明の電子放出装置を、電子放出素子が同一基板上に複 数個配置するように構成することで画像表示装置を構成することができる。より具体的に は、本発明にかかる電子放出素子を同一基板上に複数個形成し、各素子のそれぞれの電極 に電圧を印加するための配線を設けてリアプレートとする。一方、ガラス基板等透明絶縁 基板に蛍光膜等画像形成部材を設け、その上にA1等を蒸着してメタルバックを兼ねたア ノード電極を設けてフェースプレートとする。アノード電極と電子放出素子とが所定の距 離を置いて対向するようにリアプレートとフェースプレートとを対向配置し、周囲を封止 することにより画像表示装置が得られる。

10

【実施例】

[0050]

以下、具体的な実施例を挙げて本発明を詳しく説明する。

[0051**]**

(実施例1)

[凸部形成]

本例では、基板1としてガラスを用い、厚さ2µmのSiO₂膜を塗布形成した後、レジストを塗布、パターニングした後、凸部5を形成する領域以外をエッチング除去して、 凸部2を形成した。凸部2のX方向断面形状は図1に示すような半円形状であり、頂点の 高さHは2µm、凸部2の幅Wは4µm、湾曲部の曲率半径Rは2µmでY方向に当該形 状が連続した半円筒形状の凸部2とした。

20

30

[電極形成]

[0052]

上記ガラス基板上にスパッタ法によって、 膜厚 2 0 n m の P t 膜を成膜して、電極 3 , 4 を形成した。電極 3 , 4 の間隔は 1 0 µ m とした。

[0053]

[導電性膜及び電子放出部形成]

上記基板を十分にクリーニングした後、厚みが最大で10nmの酸化パラジウム(Pd 〇)膜を得た。次いで水素ガスを含む真空雰囲気下で酸化パラジウムを還元してパラジウムからなる導電性膜5を形成した後、該導電性膜5に通電加熱することにより、該導電性膜5の一部に第一の間隙を形成した。該間隙は、該導電性膜5のほぼ中央に形成され、その形状は多少蛇行していたが、蛇行幅Wsは2µm以下だった。蛇行の中心位置は凸部2の幅のほぼ中央であった(Xg=0)。

[0054]

次いで、トルニトリルを真空雰囲気に導入し、1.3×10⁻⁴ P a の真空雰囲気で上記 導電性膜 5 に通電処理を施し、上記第1の間隙近傍に炭素或いは炭素化合物を堆積させ、 第2の間隙(間隙 6)を形成した。

[0055]

[アノード基板配置]

上記のようにして得られた基板1(以後リアプレートと称する)と、ガラス基板上にア ⁴⁰ ノード電極8を成膜したフェースプレートとを、図2(a)に示すように、真空中で基板 1とアノード電極8の距離Lが1.6mmになるよう配置した。

【 0 0 5 6 】

(実施例2)

図4(a)に示すように、凸部2のX方向断面の頂部の一部が平面部である以外は実施 例1と同様にして電極3,4まで形成した。頂点の高さHは2µm、凸部2の幅Wは5µ m、頂部の平面部の幅Wtは1µmとした。凸部2はこの断面形状がY方向に連続した半 円筒形状である。

【 0 0 5 7 】

次に、実施例1と同様にして酸化パラジウム膜を形成した。そして、本例では、第1の ⁵⁰

間隙を形成する際の通電時の電力を低減するため、若干の水素ガスを含む真空雰囲気下で酸化パラジウム膜に通電加熱した。これにより、酸化パラジウムを還元してパラジウムからなる導電性膜5を形成すると同時に、該導電性膜5の一部に間隙6を形成した。形成された間隙6は、実施例1の間隙6よりも幅広く、蛇行幅Wmは約3.5µmであった。蛇行の中心位置は凸部2の幅のほぼ中央であった(Xg=0)。

【0058】

(実施例3)

図3(b)に示すように、凸部2のX方向断面が矩形上に半円形状が積層された形状で ある以外は実施例1と同様にしてリアプレートを作製した。凸部2の頂点の高さHは4μ m、凸部2の幅Wは4μm、凸部2の頂部の曲率半径Rは2μmとした。凸部2はこの断 面形状がY方向に連続した半円筒形状である。

【0059】

電子放出部となる間隙6を形成する際の製造工程は実施例1と同様に、還元後のパラジウムからなる導電性膜5に通電加熱することにより間隙6を形成した。形成された間隙6 は、実施例1とほぼ同程度の蛇行幅Ws=約2µmで蛇行した。蛇行の中心位置は凸部2 の幅のほぼ中央であった(Xg=0)。

[0060]

(実施例4)

図 5 に示すように、 Y 方向に高さ H と幅 W とが一定周期で変動する凸部 2 とした以外は 実施例 1 と同様にしてリアプレートを作製した。凸部 2 の高さ H は 2 乃至 4 µ m で平均 H 20 avは約 3 µ m、幅 W は 2 乃至 4 µ m で平均 W a v は約 3 µ m、凸部 2 の頂部の曲率半径 R は 2 乃至 4 µ m で平均 R a v は約 3 µ m であった。

[0061]

間隙6を作製する際の製造工程は実施例1と同様に、還元後のパラジウムからなる導電 性膜5に通電加熱することにより間隙6を形成した。作製された間隙6は、実施例1とほ ぼ同程度の蛇行幅Ws=約2µmだった。蛇行の中心位置は凸部2の幅のほぼ中央であっ た(Xg=0)。

[0062]

(比較例1)

基板1が凸部2を持たない平坦な表面を有する以外は実施例1と同様にしてリアプレー 30 トを作製した。電子放出部である間隙6は、実施例1とほぼ同程度の蛇行幅Ws=約2µ mで蛇行した。蛇行の中心位置は導電性膜5のほぼ中央であった。

【 0 0 6 3 】

(比較例2)

凸部2のX方向断面を略二等辺三角形とした以外は実施例1と同様にしてリアプレート を作製した。凸部2の高さHは2µm、幅Wは4µmで、頂部の曲率半径R0.2µmで 、Y方向に当該断面形状が連なった三角柱形状である。電子放出部である間隙6は、頂点 を中心として、蛇行幅Ws=約1µmで蛇行した。蛇行の中心位置は凸部2の幅のほぼ中 央であった(Xg=0)。

[0064]

(比較例3)

凸部2を、X方向断面が、高さHが0.2µm、幅Wが0.4µm、頂部の曲率半径R が0.2µmの半円形状で、Y方向に当該断面形状が連なった半円筒形状とした以外は実 施例1と同様にしてリアプレートを作製した。電子放出部である間隙6は、実施例1とほ ぼ同程度の蛇行幅Ws=約2µmで蛇行した。蛇行の中心位置は凸部5の幅のほぼ中央で あった(Xg=0)。

【0065】 「評価]

以上のようにして得られた実施例1乃至4、比較例1乃至3について、電極3が0V、 電極4が18V、アノード電極8が10kVになるようそれぞれ電圧を印加したところ、 40

ばらつき

(比較例1と

の比較)

同程度

同程度

同程度

同程度

_

増加

同程度

アノード電極8に電流が流れ、電子が放出されていることが確認できた。

【 0 0 6 6 】

次いで、本発明の効果を確認するため、電極3,4間に流れる素子電流Ifとアノード 電極8で検出される放出電流Ieの比として得られる電子放出効率を複数の基板について 測定をしたところ、表1に示す結果が得られた。

- 【表1】 電子放出 Ŵ 導電性膜の中央からの 効率 Н 凸部断面 (比較例1を $\left[\mu \mathbf{m} \right]$ [µm] 形状 蛇行距離 1とする) 実施例1 1.3~1.4 2 4 図1 $1 \,\mu\,\mathrm{m}\,(< 0.35 \,\forall = 1.4 \,\mu\,\mathrm{m})$ 実施例2 $1.3 \sim 1.4$ 2 5 図4(a) $1.75 \,\mu\,\mathrm{m}\,(< 0.35 \,\# + 0.15 \,\% \,t = 1.9 \,\mu\,\mathrm{m})$ 図3(b) 1.6~1.8 実施例3 4 4 $1 \,\mu\,\mathrm{m}\,(< 0.35 \forall = 1.4 \,\mu\,\mathrm{m})$ 実施例4 1.5~1.6 2-4 2-4 ⊠5 $1 \,\mu\,\mathrm{m}\,(< 0.35 \,\forall = 1.4 \,\mu\,\mathrm{m})$ 1 比較例1

二等辺三角形

図1

4

0.4

[0068]

比較例2

比較例3

0.7~2.0

1

2

0.2

実施例1の場合、凸部2による電界増倍効果が有効に作用し、比較例1と比べて電子放 出効率が増加した。また、間隙6は蛇行しているが凸部2の頂点から0.35W以内の距 離にあるため、電子放出効率のばらつきは比較例1と同程度であった。実施例2の場合、 実施例1よりも間隙6の蛇行幅Wsが広いにもかかわらず、実施例1と同程度の電子放出 効率、電子放出効率ばらつきとなった。

 $1 \,\mu\,\mathrm{m}\,(< 0.35 \,\forall = 1.4 \,\mu\,\mathrm{m})$

 $1 \,\mu\,\mathrm{m}\,(< 0.35 \,\# = 0.14 \,\mu\,\mathrm{m})$

【0069】

実施例3、4の場合、実施例1よりも凸部2の電界増倍係数が大きいため、実施例1よ りも電子放出効率が増加した。また、間隙6は蛇行しているが凸部2の頂点から0.35 W以内の距離にあるため、電子放出効率のばらつきは比較例と同程度であった。 【0070】

比較例2では、電子放出効率が、比較例1の0.7倍から2倍となり、大きくばらついた。これは、凸部2の頂部の曲率半径Rが0.1Wと小さく、実質的に湾曲部を持たないため、実施例1乃至4のような凸部2の頂部の曲率半径Rが0.5W以上の場合に比べ、間隙4の蛇行により電子放出効率が大きくばらついてしまうためと考えられる。 【0071】

比較例3では、凸部2が設けられたにもかかわらず、電子放出効率は比較例1とほぼ同程度であった。これは、凸部2の高さHがds₀/10程度だったため、十分な電界増倍 効果が得られなかったためと考えられる。

【図面の簡単な説明】

【 0 0 7 2 】

【図1】本発明第1の電子放出装置の一実施形態の電子放出素子の構成を模式的に示す図である。

- 【図2】図1の電子放出装置の間隙付近の部分拡大図である。
- 【図3】本発明の電子放出装置の凸部の形状例を示す図である。
- 【図4】本発明の電子放出装置の凸部の形状例を示す図である。
- 【図 5】本発明の電子放出装置の凸部の形状例を示す図である。
- 【図6】本発明の電子放出装置の凸部の形状例を示す図である。

10

20

30

[【] 図 7 】本発明において、電子放出素子から放出された電子の軌道に影響を与える電位分 布の説明図である。

【図8】本発明における凸部の高さと間隙から淀み点までの距離の関係、及び、間隙の位置と凸部の幅との比と間隙から淀み点までの距離の関係を示す図である。 【符号の説明】

- [0073]
 - 1 基板
 - 2 凸部
 - 3,4 電極
 - 5 導電性膜
 - 6 間隙
 - 7 対向基板
 - 8 アノード電極
 - 12 電子が受ける力の方向
 - 13 等電位線

【図1】



(b)













х

【図4】





















【図7】





【図6】







フロントページの続き

(72)発明者 伊庭 潤
東京都大田区下丸子3丁目30番2号 キヤノン株式会社内
Fターム(参考) 5C031 DD17

5C036 EE01 EE19 EF01 EF06 EG12 EH01 EH21