(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11)特許番号

特許第6350111号

(P6350111)

(45) 発行日 平成30年7月4日(2018.7.4)

- (24) 登録日 平成30年6月15日 (2018.6.15)
- (51) Int.Cl. F I GOGF 7/533 (2006.01) GOGF 7/533 G2O

諸求項の数7 (全)	25	百)
------------	----	----

(21) 出願番号 (22) 出願日	特願2014-169142 (P2014-169142) 平成26年8月22日 (2014. 8. 22)	(73)特許権者	皆 000005223 富士通株式会社
(65) 公開番号	特開2016-45685 (P2016-45685A)		神奈川県川崎市中原区上小田中4丁目1番
(43)公開日	平成28年4月4日(2016.4.4)		1号
審査請求日	平成29年5月11日 (2017.5.11)	(74)代理人	100094525
			弁理士 土井 健二
		(74)代理人	100094514
			弁理士 林 恒徳
		(72)発明者	北村健一
			神奈川県川崎市中原区上小田中4丁目1番
			1号 富士通株式会社内
		審査官	田川泰宏
			最終頁に続く

(54) 【発明の名称】 乗算回路及びその乗算方法

(57)【特許請求の範囲】

【請求項1】

乗数の組合せをデコードするブースデコーダと,デコード結果に応じて被乗数と前記乗 数の部分積を生成するブースセレクタとを有する部分積生成回路と,

複数の前記部分積を並列に加算するキャリー保存加算器をツリー状に配置し,所定段の 前記キャリー保存加算器が出力する加算データとキャリーデータを後段の前記キャリー保 存加算器が加算する部分積加算回路と,

複数のデータを並列に乗算する並列モードで,上位側の並列データのデコード結果に応 じて補正加算すべき補正ホットビットを生成する補正ホットビット生成部とを有し,

前記部分積加算回路は,前記並列モードで,下位側の並列データを入力し第1の加算デ ¹⁰ ータ及び第1のキャリーデータを生成する第1のキャリー保存加算器と,上位側の並列デ ータを入力し第2の加算データ及び第2のキャリーデータを生成する第2のキャリー保存 加算器と,前記第1の加算データ及び第1のキャリーデータと前記第2の加算データ及び 第2のキャリーデータとを加算する第3のキャリー保存加算器と,前記並列モードで,前 記上位側の並列データに前記補正ホットビットを加算する補正ホットビット加算回路を有 する乗算回路。

【請求項2】

さらに,

前記並列モードで,前記上位側の要素データの下位側の桁を0にして前記部分積生成回路に入力される被乗数の上位側の要素データを生成し,前記下位側の要素データの上位側 ²⁰

の桁を 0 または符号ビットにして前記部分積生成回路に入力される被乗数の下位側の要素 データを生成する分割回路を有し,

前記ブースセレクタは,前記デコード結果が負の部分積を選択する場合,セレクトされ るデータをビット反転して前記負の部分積を生成し,

前記並列モード及び単一のデータを乗算する通常モードのいずれの場合も,前記負の部 分積の最下位ビットにホットビットが加算される請求項1に記載の乗算回路。 【請求項3】

さらに,

前記並列モードで,前記第3のキャリー保存加算器に入力される前記第1の加算データ 及び第1のキャリーデータの上位側の桁を0に変更し,前記第2の加算データ及び第2の 10 キャリーデータの下位側の桁を0に変更するゼロマスク回路を有する請求項1または2に 記載の乗算回路。

【請求項4】

前記第3のキャリー保存加算器は,第1の前記補正ホットビット加算回路を有し, 前記第1の補正ホットビット加算回路は,前記並列モードで,前記第2の加算データま たは前記第2のキャリーデータに前記補正ホットビットを加算する請求項1または3に記載の乗算回路。

【請求項5】

前記部分積加算回路は,前記第3のキャリー保存加算器が出力する第3の加算データ及び第3のキャリーデータを加算する全加算器を有し,

20

30

前記全加算器は,第2の前記補正ホットビット加算回路を有し,

前記第2の補正ホットビット加算回路は,前記並列モードで,前記第3の加算データ及び前記第3のキャリーデータに前記補正ホットビットを加算する請求項4に記載の乗算回路。

【請求項6】

前記キャリー保存加算器は,4つの入力データを演算して加算データとキャリーデータ を有する2つの出力データを出力し,

前記部分積加算回路は,複数段のキャリー保存加算器を有し,

前記補正ホットビット生成部は,前記並列モードで,前記上位側の要素データについて,前記乗数の複数の組合せのデコード結果が全て正の部分積(Z)の場合は前記補正ホットビットを0に,全て負の部分積(F)の場合は前記補正ホットビットを2に,一部に負の部分積が含まれる場合は前記補正ホットビットを1にする請求項1に記載の乗算回路。 【請求項7】

乗数の組合せをデコードするブースデコーダと,デコード結果に応じて被乗数と前記乗 数の部分積を生成するブースセレクタとを有する部分積生成回路と,

複数の前記部分積を並列に加算するキャリー保存加算器をツリー状に配置し,所定段の 前記キャリー保存加算器が出力する加算データとキャリーデータを後段の前記キャリー保 存加算器が加算する部分積加算回路とを有し,

前記部分積加算回路は,前記並列モードで,下位側の並列データを入力し第1の加算デ ータ及び第1のキャリーデータを生成する第1のキャリー保存加算器と,上位側の並列デ ータを入力し第2の加算データ及び第2のキャリーデータを生成する第2のキャリー保存 加算器と,前記第1の加算データ及び第1のキャリーデータと前記第2の加算データ及び 第2のキャリーデータとを加算する第3のキャリー保存加算器とを有する乗算回路の乗算 方法において,

複数のデータを並列に乗算する並列モードで,上位側の並列データのデコード結果に応 じて補正加算すべき補正ホットビットを生成し,

前記部分積加算回路は,前記並列モードで,前記上位側の並列データに前記補正ホット ビットを加算する乗算方法。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、乗算回路及びその乗算方法に関する。

【背景技術】

[0002]

乗算器は,一般的には,被乗数を乗数の各桁と乗算して複数の部分積を生成し,複数の 部分積を加算して乗算値を出力する。部分積の数を減らす方法としてブースアルゴリズム (Booth Algorism)が知られている。ブースアルゴリズムによれば,例えば2次のブースア ルゴリズムであれば,被乗数を複数桁の乗数に応じて1倍の正数もしくは負数,または2 倍の正数もしくは負数を部分積として生成する。そして,2次のブースアルゴリズムでは 乗数を2ビット単位で処理するので,部分積の数を1/2にすることができる。 [0003]

また,複数の部分積を短時間で加算する方法として,ワレスツリー(Wallace tree)が 知られている。ワレスツリーは,桁上げ保存加算器(Carry Saved Adder: CSA)をツリー 状に配置した構成を有し、ツリーの各段では複数のCSAを並列に配置して並列に演算する 。CSAはキャリーデータである桁上げビットを下位桁から上位桁に伝搬させることなく保 持するので,演算結果が出力されるまでの論理段数を短くできる。

[0004]

上記のように、ブースアルゴリズムによる部分積生成回路と、ワレスツリーによる部分 積加算回路とを組み合わせることで,乗算結果が出力されるまでの時間を短くする。 [0005]

このようなブースアルゴリズムとワレスツリーを組み合わせた乗算器は,ビット数を増 大させることでn倍精度の被乗数と乗数を乗算する。そして,n倍精度の乗算器は,n/ m倍精度でm並列の被乗数と乗数を演算する並列モードで動作することが望まれる。例え ば、単精度が32ビットの場合、倍精度は64ビットである。その場合、2つの32ビッ トデータを並列に乗算することで,乗算効率を高めることができる。

【先行技術文献】

【特許文献】

[0006]

【特許文献1】特開平7-121354号公報

【発明の概要】

【発明が解決しようとする課題】

[0007]

ブースアルゴリズムによる部分積生成回路は,乗数Yの複数桁の組合せをデコードする ブースデコーダと,デコード結果に応じて被乗数Xの,例えば2次であれば,1倍,2倍 , マイナス1倍 , マイナス2倍 (被乗数Xの×1 , ×2 , ‐×1 , ‐×2) のいずれかの データを選択するブースセレクタとを有する。 2 倍は被乗数 X を左シフトすることで簡単 に求めることができる。

[0008]

しかしながら,デコード結果がマイナス1倍,マイナス2倍の場合,負数を2の補数に するために,セレクトしたデータのビット反転とその最下位桁に1を加える処理を行う必 要がある。この最下位桁に加えられる1を,ホットビット(Hotbit)と称する。したがっ て,ブースアルゴリズムの部分積生成回路は,ブースデコード結果に応じてホットビット を加算する回路が必要になる。

 $\begin{bmatrix} 0 & 0 & 0 & 9 \end{bmatrix}$

このことは、単一のデータを乗算する通常モードでは、最下位ビットにだけホットビッ トを加算すれば良いが,複数のデータを並列に乗算する並列モードでは,複数の並列デー タそれぞれの最下位ビットにホットビットを加算することが必要になることを意味する。 2の補数にするためのホットビットは,通常,ワレスツリーの入力段で加算される。その ため,通常モードか並列モードかによって,並列データの最下位ビットにホットビットを 加算する回路を有効にするか否かを切り替える制御が必要になる。

20

10

30

[0010]

そこで,実施の形態の第1の側面の目的は,簡単な回路で並列モードでの乗算を行うことにより,乗算回路の物理量および消費電力を削減できる乗算器及び乗算器の乗算方法を 提供することにある。

【課題を解決するための手段】

【0011】

本実施の形態の第1の側面は,乗数の組合せをデコードするブースデコーダと,デコード結果に応じて被乗数と前記乗数の部分積を生成するブースセレクタとを有する部分積生 成回路と,

複数の前記部分積を並列に加算するキャリー保存加算器をツリー状に配置し,所定段の ¹⁰ 前記キャリー保存加算器が出力する加算データとキャリーデータを後段の前記キャリー保 存加算器が加算する部分積加算回路と,

複数のデータを並列に乗算する並列モードで,上位側の並列データのデコード結果に応 じて補正加算すべき補正ホットビットを生成する補正ホットビット生成部とを有し,

前記部分積加算回路は,前記並列モードで,下位側の並列データを入力し第1の加算デ ータ及び第1のキャリーデータを生成する第1のキャリー保存加算器と,上位側の並列デ ータを入力し第2の加算データ及び第2のキャリーデータを生成する第2のキャリー保存 加算器と,前記第1の加算データ及び第1のキャリーデータと前記第2の加算データ及び 第2のキャリーデータとを加算する第3のキャリー保存加算器と,前記並列モードで,前 記上位側の並列データに前記補正ホットビットを加算する補正ホットビット加算回路を有 する乗算回路である。

20

【発明の効果】
【0012】

第1の側面によれば,簡単な回路構成で並列モードの乗算を行うことができ,乗算回路 の物理量および消費電力を削減できる。

【図面の簡単な説明】

- 【図1】ブースアルゴリズムとワレスツリーを組み合わせた乗算回路の第1の例を示す図である。
- 【図2】ブースアルゴリズムとワレスツリーを組み合わせた乗算回路の第2の例を示す図 30 である。
- 【図3】ブースアルゴリズムとワレスツリーを組み合わせた乗算回路の第3の例を示す図 である。
- 【図4】図3の乗算回路を実現する場合の問題点を示す図である。
- 【図5】通常モードと並列モードの違いを説明する図である。
- 【図6】本実施の形態における乗算回路の概略構成図である。
- 【図7】ブースセレクタ12の構成を示す図である。

【図8】ワレスツリー加算器20_1,20_0と,ワレスツリー加算器が内蔵する4t o2CSAとの回路構成を示す図である。

【図9】4 to 2 C S A の 4 入力の全パターンに対する出力 S , C とキャリーの関係を示 40 す図である。

【図10】図9に示した5つのパターンの発生したキャリーCRY,発生すべきキャリー CRY,それらの差分をまとめた図である。

【図11】ワレスツリー加算器により伝搬するキャリーと不足するホットビットの数の一 例を示す図である。

- 【図12】3段のワレスツリー加算器の各段の4to2CSAの入力パターンを示す図で ある。
- 【図13】入力パターンの組合せ例に対する1段目での差分(不足数),2,3段目で発生したキャリーCRY,最終的に残った数(補正値)を示す図である。
- 【図14】入力パターンの組合せ例に対する1段目での差分(不足数),2,3段目で発 ⁵⁰

生したキャリーCRY,最終的に残った数(補正値)を示す図である。 【図15】補正ホットビット生成部50の回路図である。 【図16】本実施の形態における乗算回路の具体的な構成を示す図である。 【図17】本実施の形態における乗算回路の具体的な構成を示す図である。 【図18】分割回路の一例を示す図である。 【図19】ブースデコーダ11とブースセレクタ12 1,12 0の構成を示す図であ る。 【図20】ワレスツリー加算器の構成を示す図である。 【図21】3次のブースアルゴリズムの場合のブースデコード表である。 10 【図22】3次のブースアルゴリズムを使用した場合の補正ホットビット生成ユニットを 示す図である。 【発明を実施するための形態】 [0014]

図1は、ブースアルゴリズムとワレスツリーを組み合わせた乗算回路の第1の例を示す 図である。図1(A)には,1つの入力データに対して乗算を行う通常モードの場合の乗 算回路が,図1(B)には,2つの入力データに対して乗算を行う並列モードの場合の乗 算回路が示されている。

[0015]

乗算回路は、入力データが単精度と倍精度(またはn倍精度)のいずれでも演算可能に 構成されている。図1の例では2倍精度(n=2)の演算が可能である。さらに,乗算回 20 路は,n倍精度のデータに代えてm個のデータを並列に演算するn/m倍精度のm並列の 演算も可能である。 m = 2 とすると,単精度(2 / 2 = 1)の2つのデータを2並列に乗 算する。

[0016]

図1に示された乗算回路は,乗数Yの複数ビットの組合せをデコードするブースデコー ダ11と,デコード結果に応じて被乗数Xと乗数Yの部分積PMを複数生成するブースセ レクタ12とを含む部分積生成回路10を有する。さらに,乗算回路は,複数の部分積P Mを加算して乗算値PMを出力するワレスツリー構成の部分積加算回路20を有する。 [0017]

例えば,2次のブースアルゴリズムの場合,ブースデコーダ11は乗数Yの3ビットを デコードし,ブースセレクタ12は,デコード結果に応じて0,X,2X,-2X,-X , 0 のいずれかを選択して部分積 P M を出力する。そして,乗数 Y は 2 ビットずつシフト してデコードされるので,部分積PMの数は乗数Yのビット数の1/2に減らすことがで きる。部分積PMの上位側には符号ビットSが拡張して格納されている。

[0018]

ブースセレクタ12は,デコード結果に応じて-2X,-Xを選択する場合,被乗数X を左シフトして2Xを生成しまたは左シフトせずにXを生成し,負数を表すために2X, Xのビットを反転し,1を加算(+1)するためのホットビットを生成する。そして,生 成されたホットビットはワレスツリーの部分積加算回路20に入力され加算される。図1 には、このホットビット日が便宜的に部分積PMの最下位ビットに表記されている。 [0019]

ワレスツリーの部分積加算回路20は,複数の部分積PMを並列に加算するキャリー保 存加算器(以下CSA:carry saved adder、図示せず)をツリー状に配置し,所定段の キャリー保存加算器が出力する加算データとキャリーデータを後段のキャリー保存加算器 が加算する。4入力に対して加算データとキャリーデータの2データを出力する4to2 CSAの場合は,各段のCSAを通過するたびに加算すべきデータ数が1/2に減ってい く。各CSAはキャリーを伝搬することなく保存するので,各段のCSAの演算時間は短 い。そして,ツリー状に配置することで,加算すべき部分積PMの入力から最終加算結果 が出力されるまでの段数も少なくなり、短時間で結果を出力する。 [0020]

以上の基本的な説明に基づいて、ブースアルゴリズムとワレスツリーによる乗算器の問 題点について説明する。図1(A)の通常モードの場合,ワレスツリーの加算器20には 単一データの部分積PMが入力されるので,ワレスツリー加算器20が出力する乗算値P Mは正しい結果になる。

[0021]

一方,図1(B)の並列モードの場合,2/2(=n/m)倍精度のデータを2(=m))要素並べた並列データをそのまま演算する例である。この場合,2倍精度の被乗数には 上位側の要素の被乗数 X __1 と下位側の要素の被乗数 X __0 とが並んでいて,この並列デ ータからブースセレクタ12が部分積PMを生成する。この場合,部分積PMも並列デー タであり,上位側の被乗数X 1の最下位ビットにもホットビット日が加算される必要が ある。そして,ワレスツリー加算器20には,並列データの部分積PMが入力されると, 部分積PMは上位側にビットシフトしているため.上位側と下位側の部分積PMがワレス ツリー加算器20内のCSA加算器で混ざり合い,ワレスツリー加算器20が出力する乗 算値PMは間違った結果になる。

[0022]

図2は、ブースアルゴリズムとワレスツリーを組み合わせた乗算回路の第2の例を示す 図である。この乗算回路では,ブースセレクタ12が上位側の部分積PM 1と下位側の 部分積 P Μ ___ 0 とを別々に生成し, 2 つのワレスツリー加算器 2 0 ___ 1 , 2 0 ___ 2 が 2 つ の部分積 P M _ 1 , P M _ 0 をそれぞれ加算して,それぞれの乗算値 M P _ 1 , M P _ 0 を出力する。最後に,2つの乗算値MP_1,MP_0を合成して正しい並列データの乗 算値MPを得る。

図2の例は,正しい乗算値MPを得ることができるが,並列データの数(2個)に対応 した数(2個)のワレスツリー加算器が必要になり,回路規模が大幅に増大する。 [0024]

図3は、ブースアルゴリズムとワレスツリーを組み合わせた乗算回路の第3の例を示す 図である。この乗算回路では,ブースセレクタ20が,下位側の要素の部分積PM 0の 上位側を0でマスクし上位側の要素の部分積 P M _ 1 の下位側を0 でマスクする0 マスク 機能と,上位側の要素にホットビットを加算するホットビット加算回路を有する。このよ うな下位側の要素の部分積 Р М _ 0 と上位側の要素の部分積 Р М _ 1 とをワレスツリー加 算器20が加算演算しても,両部分積のデータが混ざり合うことはなく,ワレスツリー加 算器20が出力する乗算結果は正しい並列データの乗算結果になる。

30

10

20

[0025]

図4は、図3の乗算回路を実現する場合の問題点を示す図である。図3で説明したホッ トビット加算回路は、例えば、部分積PMを入力するワレスツリー加算器20の入力段に 追加される。そして,乗算回路が,単一の要素を乗算する通常モードと,複数の要素の並 列データを乗算する並列モードとを切り替え制御される必要がある。

[0026]

図5は,通常モードと並列モードの違いを説明する図である。図5(A)の通常モード 40 では,ブースセレクタ12がデコード結果に応じて単一の被乗数の0倍,正の1倍,正の 2倍,負の2倍,負の1倍のいずれかを選択して部分積PMを出力する。そして,負の場 合は,ビット反転した部分積PMの最下位にホットビットH(+1)を加算すればよい。 [0027]

一方,図5(B)の並列モードでは,ブースセレクタ12が上位側の要素1と下位側の 要素0それぞれをデコード結果に応じて上記と同様に選択する。部分積が負の場合は,各 部分積の要素PM_1,PM_0の最下位ビットにホットビットH(+1)を加算する必 要がある。したがって,通常モードでは上位側の要素PM__1の最下位の位置へのホット ビットHの加算を行われず,並列モードではその位置へのホットビットHの加算を行う必 要がある。図5(B)内に示されたホットビットHである。

[0028]

図4に戻り,図5のように通常モードでは上位側の要素1にホットビットの加算は行わ れず,並列モードでは加算が行われるので,図中に示すとおり,ホットビットセレクト信 号Selをワレスツリー20の入力段に供給して,全ての並列モードに対応するビットの 位置に設けたホットビット加算回路をイネーブルまたはディセーブルにする制御が必要に なる。このような回路構成では,ホットビットセレクト信号Selの伝搬が乗算器全体の 動作速度を律則することになり,セレクト信号Selの伝搬路がクリティカルパスになる 。また,全ての並列モードに対応するビットの位置にホットビット加算回路を設けること は,回路規模の増大になる。

(7)

[0029]

[本実施の形態の乗算回路]

10

図6は,本実施の形態における乗算回路の概略構成図である。図6の乗算回路は,図1 と同様に,乗数Yの組合せをデコードするブースデコーダ11と,デコード結果に応じて 被乗数Xと乗数Yの部分積PMを生成するブースセレクタ12とを有する部分積生成回路 10と,複数の部分積PMを並列に加算するキャリー保存加算器(CSA)をツリー状に 配置し,所定段のキャリー保存加算器が出力する加算データとキャリーデータを後段のキ ャリー保存加算器が加算する部分積加算回路(ワレスツリー加算回路)20,21を有す る。また,ワレスツリー加算回路の最終段のCSA21の後に,加算データSUMとキャ リーデータCRYとを加算する全加算器30を有する。

【 0 0 3 0 】

図6の乗算回路は,さらに,複数のデータを並列に乗算する並列モードで,上位側の並 列データのブースデコード結果に応じて補正加算すべき補正ホットビットを生成する補正 ホットビット生成部50を有する。この補正ホットビット生成部50は,ブースデコーダ 11のデコード結果に応じて補正キャリーの判定を行って補正キャリー信号を出力する補 正キャリー判定回路50_1と,補正キャリー信号に基づいて補正ホットビット信号を生 成する補正ホットビット生成回路50_2とを有する。

【0031】

この乗算回路では,第1に,入力される被乗数Xを上位側の並列データ(要素1)と下 位側の並列データ(要素0)の並列データに分割し,要素1の下位側を全て0にし,要素 0の上位側を全て0にする分割回路30を設け,第2に,ブースセレクタ12が生成する 要素0の部分積PM_0の最下位ビットと,要素1の部分積PM_1の最下位ビットにホ ットビットHを加算し,第3に,ワレスツリー加算回路21に入力する上位側の要素1の 下位側をゼロにマスクし,下位側の要素0の上位側をゼロにマスクするゼロマスク回路4 0を設けることで,ワレスツリー加算回路21での上位側と下位側の要素1,0が混ざっ てしまい誤った加算結果が出力されることを防止する。

【0032】

このゼロマスク回路40により上位側の要素1の下位側をゼロにマスクすることで,部 分積 P M __1に加算したホットビットHの一部が消失してしまう。そこで,乗算回路は, この消失するホットビットHを補正するための補正ホットビットをブースデコーダ11の デコード結果に基づいて予め生成する補正ホットビット生成部50__1,50__2を有す る。そして,補正ホットビットC H が上位側の要素1の最下位ビットに加算される。図6 の例では,最終段の4 t o 2 C S A 2 1 と,全加算器22とで加算されている。補正ホッ トビットC H の加算は,ワレスツリー加算回路20で加算するようにしても良い。但し, 補正ホットビットC H は,要素1の32ビットの最下位ビットに加算する必要がある。そ の結果,ゼロマスク回路40で要素1の下位側がゼロに変換されても加算した補正ホット ビットC H が消失することはない。

【0033】

図6の乗算回路について,さらに具体的に説明する。乗算回路は,単精度と倍精度のデ ータについて乗算することができる。そして,乗算回路は,倍精度のデータを乗算できる ことを利用して,1組の被乗数Xと乗数Yを乗算する通常モードと,2組の被乗数X_1 ,X_0と乗数Y_1,Y_0をそれぞれ乗算する並列モードとを,切替可能に構成され 30

る。これを一般化すると,乗算回路は,単精度からn倍精度のデータについて乗算することができ,n倍精度のデータを乗算できることを利用して,1組の被乗数Xと乗数Yを乗 算する通常モードと,m組の被乗数X_1,X_0と乗数Y_1,Y_0をそれぞれ乗算 する並列モードとを,切替可能に構成される。並列モードでのデータはn/m倍精度であ る。以下の実施の形態では,入力データは単精度32ビットと倍精度64ビットのいずれ かであり,並列モードでは32ビットの2組の被乗数X_1,X_0とが入力される例で ある。

[0034]

図6の乗算回路では,分割回路30が,上位側に要素1の被乗数X_1が下位側に要素 0の被乗数X_0が格納された入力データを,上位側の要素1の下位側を全て0にし,下 位側の要素0の上位側を全て0(または符号ビットS)にして,上位側の要素1のデータ と下位側の要素0のデータとに分割する。そして,要素0のデータと要素1のデータがそ れぞれブースセレクタ12に入力される。

【0035】

好ましくは,ブースセレクタ12は,要素0のデータを入力し要素0の部分積PM_0 を生成する要素0のブースセレクタ12_0と,要素1のデータを入力し要素1の部分積 PM_1を生成する要素1のブースセレクタ12_1とを有する。そして,ブースデコー ダ11が,乗数Y_1,Y_0をそれぞれデコードしたデコード結果を出力し,両ブース セレクタ12_0,12_1がデコード結果に応じて要素0の部分積PM_0,要素1の 部分席PM_1を同時に出力する。

【 0 0 3 6 】

図7は、ブースセレクタ12の構成を示す図である。この例は、2次のブースアルゴリズムによる構成である。また、図7には、32ビットのデータのうちkビット目のブースセレクタのみが示されている。ブースデコーダ11は、論理値表に示すように、被乗数Yの3ビットの組合せn+1、n、n-1をデコードして、乗数Xの0倍、1倍(×1)、2倍(×2)、負の2倍(-×2)、負の1倍(-×1)、0倍のいずれかをデコード結果として出力する。ブースセレクタ12は、デコード結果である1倍(×1)、2倍(×2)、負の2倍(-×2)、負の1倍(-×1)に対応して、被乗数X[k]をビットシフトせずに出力する(×1)、左シフトして出力する(×2)、ビットシフトせずビット反転して出力する(-×2)のいずれかを選択して、部分積PM[k]として出力するセレクタ121を有する。

ビット反転された部分積 P M には,最下位ビットにホットビット H として 1 が加算される。具体的には,部分積 P Mをワレスツリー加算器 2 0 の初段の最下位ビットの C S A に 加算するホットビット加算回路が設けられる。ビット反転して + 1 加算することで,負の 部分積が 2 の補数に変換される。

【 0 0 3 8 】

図6に戻り,ブースセレクタ12_0は,要素0の部分積PM_0を生成し,ブースセレクタ12_1は,要素1の部分積PM_1を生成する。乗数Y_0,Y_1がそれぞれ32ビットとすると,2次のブースアルゴリズムにより部分積の数は32/2=16個になる。ここで注意すべき点は,要素0の部分積PM_0も要素1の部分積PM_1も,最下位ビットにホットビットH(=+1)が加算されることである。特に,分割回路20が上位側の要素1の下位側を全て0にマスクしたため,ブースセレクタ12_1が負の部分積をセレクトした場合,要素1の下位側が全て1にビット反転される。その結果,要素1のデータについても64ビットの最下位ビットにホットビットを加算することで,上位側にある要素1の32ビットのデータにホットビットが伝搬する。つまり,要素0の部分積PM_0も要素1の部分積PM_1も同様に,64ビットの最下位ビットにホットビットにホットビットを加算する構成をワレスツリー加算器20の入力部に設ければよく,通常モードと並列モードとで部分積PMに対するホットビットの加算回路を同じ構成にできる。

(8)

20

10

30

40

次に,乗算回路は,2組のワレスツリー加算器20_1,20_0を有する。このワレ スツリー加算器20_1,20_0は,それぞれ3段の4to2CSAで構成される。し たがって,上位側のワレスツリー加算器20_1は,16個の要素1の部分積PM_1を 入力し2個の部分積PM3_1を出力する。下位側のワレスツリー加算器20_0も同様 である。

【0040】

図8は、ワレスツリー加算器20_1、20_0と、ワレスツリー加算器が内蔵する4 to2CSAとの回路構成を示す図である。図8の上側に示した4to2CSAは、3つ の入力ビットからキャリーアウトビットCO、キャリービットCと、加算ビットSを出力 するキャリー保存加算器CSA3を2個有する。そして、一方のCSA3は入力ビットA 2、A3、A4からキャリーアウトビットCOと加算ビットSを出力し、もう一方のCS A3は下位ビットからのキャリーインビットCIと入力ビットA1とCSA3からの加算 ビットを入力し、下段へのキャリービットCと加算ビットSとを出力する。各キャリーア ウトビットCOとキャリービットCと加算ビットSの論理式が図8に示されている。 【0041】

4 to 2 C S A は,入力データのビット数だけ横方向に配列され,下位ビットからのキャリーアウトCOが上位ビットにキャリーインCIとして入力されるが,最下位ビットからのキャリーが最上位ビットまで伝搬することはない。これがC S A の演算時間が短い理由である。

【0042】

更に,図8にはワレスツリー加算器20_1,20_0の内部構成が示される。初段の4004to2CSAには,16個の部分積が4グループに分けて入力される。つまり,初段の4つの4to2CSAがそれぞれ4つの部分積を有するグループA,B,C,Dを入力する。更に,初段の4つの4to2CSAがそれぞれ出力する4組のキャリーデータCと加算データSとを,次段の2つの4to2CSAがそれぞれ入力し,キャリーデータCと加算データSとをそれぞれ出力する。そして,3段目の1つの4to2CSAは2組のキャリーデータCと加算データSを入力し,キャリーデータCと加算データSとを出力する。

【0043】

図6に戻り,上記の通り,4to2CSAは,4入力A1-A4に対して加算データS 3 とキャリーデータCを出力するので,1段の4to2CSAでデータの数が半減する。し たがって,3段の4to2CSAによりデータ数が1/2³=1/8に減ることになる。 よって,ワレスツリー加算器20_1が,16個の部分積PM_1から2個の部分積PM 3_1,つまり加算データSUMとキャリーデータCRYを生成する。同様に,下位側の ワレスツリー加算器20_0は,16個の要素0の部分積PM_0を入力し2個の部分積 PM3_0,つまり加算データSUMとキャリーデータCRYを出力する。 【0044】

2 組のワレスツリー加算器 2 0 __ 1 , 2 0 __ 0 が,上位側の要素 1 の 1 6 個の部分積 P M __ 1 と下位側の要素 0 の 1 6 個の部分積 P M __ 0 をそれぞれ加算するので,それぞれの ワレスツリー加算器 2 0 __ 1 , 2 0 __ 0 では,要素 1 の部分積 P M __ 1 と要素 0 の部分積 P M __ 0 とが混ざり合うことはない。

[0045]

さらに,キャリー保存加算器CSAは,各桁で発生したキャリーを全て伝搬せずに保存 して加算データとキャリーデータを出力し,次の段のキャリー保存加算器CSAに入力す る。したがって,ワレスツリー加算器20_1,20_0が出力する部分積PM3_1, PM3_0内には加算したホットビットHの伝搬によるキャリーが含まれている。 【0046】

そして,2つの部分積 P M 3 __1 と 2 つの部分積 P M 3 __0 とを合わせて計 4 つのデー タが,最終段の4 t o 2 C S A 2 1 に入力されると,上位側の要素 1 と下位側の要素 0 と が混じり合うことになる。そこで,乗算回路は,上位側の要素 1 の下位ビットを0 に置き 10

かえ,下位側の要素 0 の上位ビットを 0 に置きかえるゼロマスク回路 4 0 を有する。この ゼロマスク回路によるゼロへの置きかえにより,上位側の要素 1 の下位ビットに含まれて いたホットビットの伝搬によるキャリーが消失される。

【0047】

そこで,ゼロマスク回路40により消失されたホットビットを,上位側の要素1のデータに加算する必要がある。この追加すべきホットビットを補正ホットビットと称する。図6の乗算回路は,ブースデコーダ11による上位側の要素1の乗数Y_1のデコード結果に応じて,補正すべきキャリーを判定する補正キャリー判定回路50_1と,補正キャリー信号に基づいて補正ホットビットを生成する補正ホットビット生成回路50_2とを有する。補正キャリー判定回路50_1と補正ホットビット生成回路50_2により,補正ホットビットCHを生成する補正ホットビット生成部が構成される。

[0048]

上記の補正ホットビットCHを上位側の要素1の最下位ビットに加算することで,ゼロ マスク回路40により消失されたホットビットを補うことができる。補正ホットビットC Hを加算する回路は,図6の例では,最終段の4to2CSAの入力部または全加算器2 2の入力部に設けられる。後述するとおり,3段の4to2CSAの例では,補正ホット ビットCHは2,1,0のいずれかである。そこで,図6の例では,補正ホットビットC Hが最大値2の場合は,最終段の4to2CSAの入力部と全加算器22の入力部で+1 ずつ加算され,補正ホットビットCHが1の場合は最終段の4to2CSAの入力部また は全加算器22の入力部のいずれかで加算される。

[0049]

図6の乗算回路は,最終段の4 to 2 C S A 2 1 が出力する部分積 P M 5 の加算データ S U M とキャリーデータC R Y を,全加算器 2 2 が加算して乗算値データM P を出力する 。部分積 P M 5 は,上位側に要素 1 のデータを,下位側に要素 0 のデータをそれぞれ有す る。そして,全加算器 2 2 が,部分積 P M 5 の加算データ S U M とキャリーデータ C R Y とを加算して乗算値データ M P を出力する。全加算器 2 2 はキャリーを全て伝搬させて入 カデータを加算するので,乗算値データ M P にはブースセレクタ 1 2 の出力に加算したホ ットビットH が全て反映される。

【0050】

[補正ホットビットの生成アルゴリズム]

次に,図6の乗算回路内の補正キャリー判定回路50_1と補正ホットビット生成回路 50_2による補正ホットビットの生成アルゴリズムについて説明する。

[0051]

図6の乗算回路では,分割回路30が要素1の下位側を全て0にし,要素0の上位側を 全て0または符号ビットSにする。したがって,要素1の下位側を全て0にしてブースセ レクタ12_1に入力した結果,ブースセレクタ12_1によりセレクトされる要素0の 下位側は,正の部分積がセレクトされると全て0になり,負の部分積がセレクトされると 全て1になる。この結果,ワレスツリー加算器20_1の入力と出力との間にはある規則 性が生じる。

【0052】

図9は,4to2CSAの4入力の全パターンに対する出力S,Cとキャリーの関係を 示す図である。入力される要素1の下位側は全て0か全て1かである。したがって,4t o2CSAの4入力についての組合せは16通りとなる。4to2CSAは組み合わせ回 路であるので,4つの入力と2つの出力の組合せは一意に決まり,4つの入力が0000 のときは出力S,Cは00,4つの入力が11110ときは出力S,Cは11,それ以外 のときは出力S,Cは10または01である。

【0053】

また,ワレスツリー加算器では,4 t o 2 C S A が,出力 C , S 以外にキャリーアウト C O を出力し上位ビットに伝搬する。要素 1 の下位側のビットにおけるキャリー C とキャ リーアウト C O は,負の部分積の場合に加算したホットビット H の伝搬そのものである。 10

20

したがって,キャリーCとキャリーアウトCOが発生した数は,ホットビットHが伝搬し た数になる。以上を前提にして,4to2CSAの入力と出力の組合せ,キャリーC,C ○が発生した数,ホットビット伝搬のために発生すべきキャリーの数について説明する。 [0054]

(11)

なお,図9では,便宜上,要素1の下位側の32ビットのうち任意の3ビットだけを示 している。また,図9では,1段の4to2CSAにおいて発生したキャリーの数と発生 すべきキャリーの数とそれらの差分とを示している。1段の4to2CSAの法則性が理 解できれば,3段またはN段(Nは複数)の4to2CSAによるワレスツリー加算器に おいて発生したキャリーの数と発生すべきキャリーの数とそれらの差分とを知ることがで きる。

[0055]

(1)パターンZは、4入力A1-A4が全て0の例である。図8の論理式に示したと おり,入力A2,A3,A4からキャリーアウトCOが生成され,キャリーアウトCOは 上位ビットでキャリーインCIとなる。そして,入力A2,A3,A4から生成された加 算ビットと入力A1とキャリーインCI(=CO)からキャリービットCと加算ビットS とが生成される。4入力A1-A4が全て0の場合は,出力S,Cは00となる。また, 生成されたキャリーCは0,キャリーアウトCOは0であるので,発生したキャリーCR Yも0である。そして,発生すべきキャリーCRYの数は,入力A1-A4の1の数に等 しいので,0である。つまり,入力A1-A4の下位側が全て1の場合は負の部分積が選 択されてホットビット日が加算されているからである。上記から,発生すべきキャリーC RYの数から発生したキャリーCRYの数を減算した差分は,0-0=0である。つまり ,入力A1-A4が全て0の場合は,ゼロマスク回路40により失われるホットビットの 数は、上記の差分の0になることが理解できる。

[0056]

(2)パターンX-1は、4入力A1-A4のうち1つが1で残り3つが0の例である 。この場合の出力S,Cは10であり,発生したキャリーCRYの数(CO+C)は0, 発生すべきキャリーCRYの数(入力の1の数)は1となる。したがって差分は1になる 。4種類の入力の組合せのいずれも同じ結果になる。

[0057]

(3)パターンX - 2は、4入力A1 - A4のうち2つが1で残り2つが0の例である 。この場合の出力S,Cは10または01であり,発生したキャリーCRYの数(CO+ C)は1,発生すべきキャリーCRYの数(入力の1の数)は2となる。したがって差分 は1になる。

[0058]

(4)パターンX-3は,4入力A1-A4のうち3つが1で残り1つが0の例である 。この場合の出力S,Cは01であり,発生したキャリーCRYの数(CO+C)は2, 発生すべきキャリーCRYの数(入力の1の数)は3となる。したがって差分は1になる

[0059]

40 (5)パターンFは,4入力A1-A4がすべて1の例である。この場合の出力S,C は11であり,発生したキャリーCRYの数(CO+C)は2,発生すべきキャリーCR Yの数(入力の1の数)は4となる。したがって差分は2になる。 [0060]

上記の4入力パターンに対する出力S,Cには,加算したホットビットは反映されてい ない。

[0061]

図10は,図9に示した5つのパターンの発生したキャリーCRY,発生すべきキャリ ー C R Y ,それらの差分をまとめた図である。図10には,図9と同じように,5つのパ ターン Z , X - 1 , X - 2 , X - 3 , F に対する出力 S , C の組合せが示され,図 1 0 内 の表には、5つのパターンに対する発生したキャリーCRY、発生すべきキャリーCRY 10

20



,それらの差分が示されている。

[0062]

そこで,図10にまとめた入力パターンと,出力S,Cと,発生したキャリーCRYと,発生すべきキャリーCRYと,それらの差分(消失で不足するホットビットの数)に基づいて,3段の4to2CSAのワレスツリー加算器における不足するホットビットの数について,以下で検討する。

(12)

【 0 0 6 3 】

図11は,ワレスツリー加算器により伝搬するキャリーと不足するホットビットの数の 一例を示す図である。図11は,一例として,ワレスツリー加算器に入力する4組の4入 力が,グループA(X-3),グループB(X-1),グループC(X-2),グループ D(F)の場合において,3段の4to2CSAで伝搬するキャリーを示している。グル ープA-Dと図10のパターンZ,X-1,X-2,X-3,Fとの関係は,括弧内に示 したとおりである。

【0064】

図11において,1段目の4つの4to2CSAで発生したキャリーCRY,発生すべ きキャリーCRY,それらの差分は、図示されるとおりである。したがって,1段目で発 生したキャリーCRY,発生すべきキャリーCRY,差分は、4つの4to2CSAのキ ャリーCRY,発生すべきキャリーCRY,差分の数を合計した数になり、図示されると おり、5、10、5である。

[0065]

次に,2段目の2つの4 to 2 C S A には,グループA,B それぞれの出力S,C から なる4つのデータ(X - 2)と,グループC,D それぞれの出力S,C からなる4つのデ ータ(X - 3)とが入力される。図10によれば,それぞれの4 to 2 C S A で発生する キャリーC R Y の数は1,2であるので,2段目で発生したキャリーC R Y の合計は3, 1段目で残っていたキャリー(差分)が5 だったため,2段目での残りのキャリーC R Y の数を示す差分は,5 - 3 = 2 になる。

[0066]

そして,3段目の1つの4 t o 2 C S A には,グループA B の出力 S, C とグループC D の出力 S, C からなる 4 つのデータ(X - 2)が入力される。図10によれば,4 t o 2 C S A で発生したキャリー C R Y の数は1であるので,2段目で残っているキャリー(差分)の数2から3段目で発生したキャリー C R Y の数1を減じると,3段目での残りの キャリー C R Y の数を示す差分は,2 - 1 = 1になる。

【0067】

図11によれば,要素1の入力の組合せがパターンX-3,X-1,X-2,Fの場合 は、3段のワレスツリー加算器の出力S,Cに残っているキャリーCRYの数は1になる ので,補正ホットビットCHは1になる。

【0068】

ワレスツリー加算器12は,4to2CSAが3段積まれていて,各グループの入力デ ータは2⁴ = 16種類あるので,図11により予測される補正ホットビットの種類の組合 せは膨大な数になる。しかしながら,4to2CSAの出力が入力パターンによって一意 に決まること,その出力が次段の4to2CSAの入力なる。したがって,図11に示し た5つのパターンZ,X-1,X-2,X-3,Fに対する出力S,Cに基づいて,3段 のワレスツリー加算器において発生する補正ホットビットの規則性は以下の通りとなる。 【0069】

図12は,3段のワレスツリー加算器の各段の4to2CSAの入力パターンを示す図 である。まず,4to2CSAの入出力の組合せの規則に基づいて,3段のワレスツリー 加算器の各段の4to2CSAの入力パターンを検討する。

【0070】

(1) C S A の入力がパターン Z であれば出力 S C = 0 0 であるので,4 グループの入 カA - D が全てパターン Z の場合は,2 段目の入力パターンも全て Z になり,3 段目の入 50

10

20



カパターンも Z になる。つまり,入力が全てパターン Z の場合は 3 段目の入力パターンは Z になり,その出力 S C = 0 0 になる。

【 0 0 7 1 】

(2) C S A の入力がパターン F であれば出力 S C = 1 1 であるので,4 グループの入 カA - D が全てパターン F の場合は,2 段目の入力パターンも全て F になり,3 段目の入 カパターンも F になる。つまり,入力が全てパターン F の場合は3 段目の入力パターンは F になり,その出力 S C = 1 1 になる。

【0072】

(3) C S A の入力がパターン X であれば出力 S C = 0 1 または 1 0 であるので,ワレ スツリーのどこかでパターン X の入力が発生すると,その先の入力はパターン X に収束す 10 る。そして,その場合 3 段目の出力 S C = 0 1 または 1 0 になる。

【0073】

図13,図14は,入力パターンの組合せ例に対する1段目での差分(不足数),2, 3段目で発生したキャリーCRY,最終的に残った数(補正値)を示す図である。図10 の表を参照して,図13,図14の5つの例について説明する。

【0074】

(1)4グループの入力がパターンXのみの例である。この場合,1段目の4つのCS Aでのキャリーの不足数(差分)は合計4である。2段目以降の入力はパターンXに収束 し,発生するキャリー数は合計3となる。したがって,1段目のキャリーの不足数4に対 して2,3段目のキャリー発生数3であるので,補正すべきキャリー数は1になる。つま り,補正ホットビットは1になる。

20

30

【0075】

(2)4グループの入力にパターンZが含まれる例である。この場合,パターンZが入 力の場合のキャリーの不足数(差分)は0であるので,3つのパターンXにより,1段目 の4つのCSAでのキャリーの不足数(差分)は合計3である。2段目では,パターンZ とXの組合せではパターンX-1となりキャリーが発生せず,パターンXとXの組合せで はパターンX-2となりキャリーが1発生し,発生するキャリー数は合計1となる。さら に,3段目で発生するキャリー数は1である。したがって,1段目のキャリーの不足数3 に対して2,3段目のキャリー発生数2であるので,(1)と同様に,補正すべきキャリ ー数は1になる。つまり,補正ホットビットは1になる。 【0076】

(3) 4 グループの入力にパターンF が含まれる例である。この場合,パターンF が入 力の場合のキャリーの不足数(差分)は2 であるので,3 つのパターンX による不足分の 3 を加えて,1 段目の4 つのC S A でのキャリーの不足数(差分)は合計 5 である。2 段 目では,パターンX とF の組合せではパターンX - 3 となりキャリーが2 発生し,パター ンX と X の組合せではパターンX - 2 となりキャリーが1 発生し,発生するキャリー数は 合計 3 となる。さらに,3 段目で発生するキャリー数は1 である。したがって,1 段目の キャリーの不足数5 に対して2,3 段目のキャリー発生数が4 であるので,(1)(2) と同様に,補正すべきキャリー数は1 になる。つまり,補正ホットビットは1 になる。 【0077】

(4)4グループの入力が全てパターンZの例である。この場合は,1段目の不足数は 0,2,3段目のキャリー発生数は0,その結果補正すべきキャリー数も0になる。 【0078】

(5) 4 グループの入力が全てパターンFの例である。この場合は,ツリーの入力は全 てパターンFになる。よって,1段目で不足する数(差分)は2 × 4 = 8,2段目で発生 するキャリー数は2 × 2 = 4,3段目で発生するキャリー数は2である。したがって,補 正すべきキャリー数は2となる。

【0079】

上記の法則は,ワレスツリー加算器が3段構成に限らず,2段または4段以上の構成で あっても適用される。したがって,入力データである部分積の数にかかわらず上記の法則

50

は適用できる。

 $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$

上記の5つの例をまとめると,入力にパターンXが含まれる場合は,補正値(不足する キャリー数,差分)は1,入力が全てパターンZの場合は0,入力が全てパターンFの場 合は2になる。入力のパターンX,Z,Fは1の数に基づいており,入力が1になるのは ブースデコーダのデコード値が負の部分積を選択しビット反転した場合,つまりデコード 値が - × 1 , - × 2 の場合である。

(14)

[0081]

したがって,この法則を利用すれば,補正すべきキャリー数,つまり補正ホットビット 10 の数は,ブースデコーダのデコード値が - ×1 または - ×2 になる数に基づいて判定する ことができる。すなわち,入力にパターン X が含まれるか否かは,16個のブースデコー ド値のうち負を示す - × 1 / - × 2 がひとつでもあるかどうかで判定する。入力が全てパ ターンFか否かは,16個の全てのブースデコード値が-x1,-x2のどちらかである かどうかで判定する。入力が全てパターンZになるか否かは、16個のブースデコード値 が - × 1 , - × 2 のいずれにもならないかどうかで判定する。

[0082]

図15は,補正ホットビット生成部50の回路図である。補正ホットビットCH「1: 0]は,以下のようにして生成される。まず,補正キャリー判定回路50_1は,32ビ ットの乗数 Y __1の3 ビットの組合せをデコードする16 個のブースデコーダ11 __1~ 1 1 _ 1 6 それぞれのブースデコード値が - × 1 , - × 2 のいずれかであることを検出す るORゲート51 1~51 16と、これら16個のORゲート51の出力を入力して 第1の補正キャリーCRY 1を出力するORゲート52と,同じ16個のORゲート5 1の出力を入力して第2の補正キャリーCRY_2を出力するANDゲート53とを有す る。

[0083]

O R ゲート 5 2 が出力する第 1 の補正キャリーC R Y _ 1 は , 入力にパターン X が一つ でも含まれるか否かを示す。したがって,第1の補正キャリーCRY 1=1であれば, 補正ホットビットは1になる。また,第2の補正キャリーCRY_2は,入力全てがパタ ーンFであるか否かを示す。したがって,第2の補正キャリーCRY_2=1であれば, 補正ホットビットは2になる。

[0084]

補正ホットビット生成回路50_2は,インバータ54とANDゲート55とを有する 。上記したとおり,2ビットの補正ホットビットCH「1:0]は,次の通りである。 CH[0] = CRY_1*(notCRY_2)

C H [1] = C R Y _ 2

これにより,補正ホットビットCH[1:0]は,00,01,10のいずれか,つまり 補正ホットビット数0,1,2いずれかになる。

[0085]

図6に示したとおり,補正ホットビット生成ユニット50は,ワレスツリー加算器21 の動作と並行して行うことができる。そして、補正ホットビットは、ワレスツリー加算器 21以降のどこかで要素1の最下位ビットに加算するようにすればよい。この結果,補正 ホットビットを加算することによる,本来のブースアルゴリズムによる部分積生成回路と ワレスツリー加算器の動作に遅延の影響を与えることはない。

[0086]

「乗算器の具体的構成]

図16,図17は,本実施の形態における乗算回路の具体的な構成を示す図である。図 6の乗算回路の具体例である。この乗算回路は,単精度32ビットまたは倍精度64ビッ トの乗算を行う通常モードと,2つの32ビットの並列データを並列に乗算する並列モー ドとを有する。図16,17には,並列モードでの並列データが示され,図6と同様に並 列データが上位側の要素1と下位側の要素0で構成される。図6と同じ構成には同じ引用

20

30

【0087】

図16において,被乗数として要素1の被乗数X_1と要素0の被乗数X_0とが入力 される。また,乗数として要素1の乗数Y_1と要素0の乗数Y_0とが入力される。要 素1,0の乗数,被乗数はいずれも32ビット構成である。

[0088]

乗算回路は,要素1と要素0を分割する分割回路30を有する。分割回路30は,要素 1,0の並列データを,上位側を要素1の32ビットデータに下位側を全て0にした要素 1の被乗数データX_1と,上位側を全て0(または符号ビットS)に下位側を要素0の 32ビットデータにした要素0の被乗数データX_0とに分割する。

【0089】

図18は,分割回路の一例を示す図である。分割回路30は,並列モードで並列モード 信号MODEが1に制御される場合に,入力される被乗数Xのうち要素1のデータを上位 ビット[63:32]に下位ビット[31:0]を0にし,要素0のデータを下位ビット [31:0]に上位ビット[63:32]を0にして,分割後の要素1のデータX_1, 要素0のデータX_0を出力する。

【0090】

図16に戻り,ブースセレクタ12_1は,分割後の要素1のデータX_1を入力し, ブースデコーダ11による要素1の乗数Y_1のデコード値に応じて,部分積 PM_1を 出力する。同様に,ブースセレクタ12_0は,分割後の要素0のデータX_0を入力し ,ブースデコーダ11による要素0の乗数Y_0のデコード値に応じて,部分積 PM_0 を出力する。好ましくは,ブースデコーダ11は,要素1,0の乗数Y_1,Y_0それ ぞれの16通りの3ビットを同時にデコードし,それぞれ16のデコード値を出力する。 そして,好ましくは,ブースセレクタ12_1,12_0も,要素1,0それぞれの16 のデコード値に応じて,それぞれ16個の部分積 PM_1,PM_0を同時に出力する。 【0091】

図19は、ブースデコーダ11とブースセレクタ12_1、12_0の構成を示す図で ある。図19には、ブースデコーダ11の1組のデコード値(×1、×2、・×2、・× 1)に対するブースセレクタ回路が示されている。ブースセレクタ12_#は、64ビッ トの入力データからデコード値に基づいて選択した64ビットのデータを出力する。そし て、図19内の1ビット分のブースセレクタ回路は、図7に示した回路と同じである。 【0092】

前述したとおり,好ましい例では,ブースデコーダ11が要素1,0の乗数Y_1,Y __0に対してそれぞれの16個のデコード値を出力する。したがって,図16の好ましい ブースデコーダ11とブースセレクタ12は,図19に示した回路を16個×2=32個 有する。

【 0 0 9 3 】

ブースセレクタ12__#は,デコード値が - ×1, - ×2のいずれかの場合に,被乗数 X__1,X__0のビットを反転して出力する。その場合は,反転されたデータにホットビ ットとして1を加算して2の補数を生成する必要がある。そのために,図19の回路は, ブースセレクタ12__#が出力する部分積 P M__#にホットビットを加算する回路60を 有する。このホットビット加算回路60は,デコード値が - ×1, - ×2のいずれかの場 合に1を出力するO R 回路である。そして,部分積 P M__#とホットビット加算回路60 が出力するホットビットHとが,ワレスツリー加算器20に入力され,ホットビットが加 算される。つまり,ホットビット加算回路60は,ホットビットHをワレスツリー加算器 に入力し加算させる。

【0094】

図 1 6 に戻り,ブースセレクタ 1 2 __ 1 , 1 2 __ 0 が要素 1 , 0 の部分積 P M __ 1 , P M __ 0 をそれぞれ出力する。部分積 P M __ 1 , P M __ 0 は,それぞれ 1 6 個の部分積を有 する。好ましくは,ブースセレクタ 1 2 __ 1 , 1 2 __ 0 が要素 1 , 0 それぞれの 1 6 個の 10

20

30

部分積を同時に出力する。そして,要素1,0それぞれの16個の部分積PM_1,PM __0は,ワレスツリー加算器20に入力され,図示しないホットビットと共に加算される 。ワレスツリー加算器20は,要素1,0それぞれの16個の部分積PM_1,PM_0 を,最初に異なるワレスツリー20_1,20_0で加算してから,その加算結果を共通 のワレスツリー21のCSAで加算する。図16には,ワレスツリー加算器20の最終段 の全加算器22が示されている。

【 0 0 9 5 】

図17には、図16のワレスツリー加算器20の構成が示されている。ワレスツリー加 算器20は、要素1の部分積 PM_1を入力して加算する第1のワレスツリー加算器20 _1と、要素0の部分積 PM_0を入力して加算する第2のワレスツリー加算器20_0 と、ゼロマスク回路40_1、40_0と、共通の第3のワレスツリー加算器21と、全 加算器22_1、22_0とを有する。

【0096】

第1,第2のワレスツリー加算器20_1,20_0は,それぞれ3段の4to2CS Aを有し,それぞれ16個の部分積 PM_1, PM_0を加算して,それぞれ加算データ SとキャリーデータCを有する部分積 PM3_1, PM3_0を出力する。つまり,16 入力から2出力が生成される。したがって,第1,第2のワレスツリー加算器20_1, 20_0では,要素1と要素0の部分積 PM_1.PM_0が混ざり合うことはない。 【0097】

ワレスツリー加算器では、更に、それぞれ加算データSとキャリーデータCを有する部 20 分積 P M 3 _ 1 , P M 3 _ 0 の 4 つのデータを一緒に加算する第 3 のワレスツリー加算器 2 1 を有する。但し、この第 3 のワレスツリー加算器 2 1 では、要素 1 , 0 の部分積 P M 3 _ 1 , P M 3 _ 0 が混ざり合う。そこで、マスク回路 4 0 _ 1 が要素 1 の部分積 P M 3 _ 1 の下位側を0 に変換し、マスク回路 4 0 _ 0 が要素 0 の部分積 P M 3 _ 0 の上位側を 0 に変換し、ワレスツリー加算器 2 1 がそれぞれゼロマスクされた要素 1 , 0 の部分積 P M 4 _ 1 , P M 4 _ 0 を加算する。ワレスツリー加算器 2 1 は 1 段の 4 t o 2 C S A を有 し、要素 1 , 0 のそれぞれ加算データSとキャリーデータCとを有する部分積 P M 4 _ 1 , P M 4 _ 0 を加算 で 5 とキャリーデータC とを有する部分積 P M 4 _ 1 , P M 4 _ 0 を加算 して、加算データSとキャリーデータC を有する部分積 P M 5 を出力 する。

【0098】

ワレスツリー加算器 2 1 では,要素 1 の部分積 P M 4 __ 1 と要素 0 の部分積 P M 4 __ 0 が 4 t o 2 S A により加算されるが,対応するビットでは要素 1 または要素 0 のデータしかないので,両要素 1 ,0 のデータが混ざり合うことはない。

【0099】

しかし,ゼロマスク回路40-1で下位側がゼロにマスクされた要素1のデータからは 残っているキャリーが消失する。そこで,補正ホットビットCH[1:0]が,ワレスツ リー加算器21と全加算器22_1に入力され加算される。例えば,補正ホットビットC H[1:0]=01であれば,例えばワレスツリー加算器21にのみ1が加算され,CH [1:0]=10であれば,ワレスツリー加算器21と全加算器22_1にそれぞれ1が 加算される。

【 0 1 0 0 】

そして,全加算器22が出力する乗算値PMは要素1の乗算データと要素0の乗算デー タとを含み,要素1の乗算データはホットビットが補正されている。

【 0 1 0 1 】

図20は、ワレスツリー加算器の構成を示す図である。ワレスツリー加算器は、要素1 、0のそれぞれ16個の部分積PM_1、PM_0を別々に加算する第1、第2のワレス ツリー加算器20_1、20_0と、要素1、0の部分積を合わせて加算する第3のワレ スツリー加算器21と、全加算器22とを有する。そして、第1、第2のワレスツリー加 算器20_1、20_0と第3のワレスツリー加算器21との間に、要素1、0の下位側 と上位側をそれぞれゼロマスクするゼロマスク回路40_1、40_0を有する。さらに 10

,第3のワレスツリー加算器21の入力と,全加算器22の入力に補正ホットビットを入 力する補正ホットビット加算回路62を有する。 【0102】

第1のワレスツリー加算器20_1は,前述のとおり,3段の4to2CSAを有し, 初段は4グループA~Dの入力をそれぞれ加算する4組の4to2CSAを有し,2段目 はグループA,Bそれぞれの加算データとキャリーデータを加算し,グループC,Dそれ ぞれの加算データとキャリーデータを加算する2組の4to2CSAを有し,3段目はグ ループABとCDそれぞれの加算データとキャリーデータを加算する1組の4to2CS Aを有する。

[0103]

マスク回路40_1,40_0は,並列モード信号MODE=1の場合にANDゲート により要素1の下位側のビットを0に変換し,要素0の上位側のビットを0に変換する。 【0104】

そして,第3のワレスツリー加算器21は,要素1の加算データSとキャリーデータC 及び要素2の加算データSとキャリーデータCを有し,それぞれゼロマスクされた部分積 PM4_1,PM4_0を加算して,加算データとキャリーデータを有する部分積PM5 出力する。この部分積PM5の加算データとキャリーデータは,要素1,0のデータを上 位側と下位側に有する。最後に,全加算器22が部分積PM5の加算データとキャリーデ ータを全加算して,乗算データMPを出力する。

【0105】

補正ホットビット加算回路62は,並列モード信号MODE=1で補正ホットビットC H[1:0]を入力するマルチプレクサMUXを有する。補正ホットビット加算回路62 は、CH[1:0]=01,10の場合に、ORゲートの出力「1」を第2のワレスツリ ー加算器21の要素1の最下位の4to2CSAに入力して+1加算し、CH[1:0] =10の場合のみ全加算器22の要素1の最下位の加算器に「1」を入力して+1加算す る。したがって、補正ホットビット加算回路62は、実際には補正ホットビットを第3の ワレスツリー加算器21と全加算器22の入力に供給し、加算させている。図19で説明 したホットビット加算回路60が、第1のワレスツリー加算器20_0の入力にホットビ ットを供給しているのと同様である。

【0106】

[n = 4 , m = 2 の乗算回路]

キャリー補正値である補正ホットビットの予測は,4 t o 2 C S A の入出力組合せで一 意に決まるので,倍精度の数 n と並列数 m を変えても同様に予測することができる。した がって,本実施の形態は,たとえば, n = 4, m = 2 とし,2 次のブースアルゴリズムを 利用した乗算回路に適用することができる。この場合は,データ幅は128ビット,要素 の幅は64ビットになる。その結果,ブースセレクタが出力する部分積の数は,要素1, 0それぞれに32個になる。したがって,第1,第2のワレスツリー加算器20_1,2 0_0は,それぞれ,入力数が8グループになり,4段構成になる。そして,図15の補 正ホットビット生成部の補正キャリー判定回路は,32個のブースデコーダの出力を入力 する構成になる。

[0107]

この場合でも,入力にパターンXが含まれる場合は補正値(差分)は1,全てパターンZの場合は補正値は0,全てパターンFの場合は補正値は2になる。

【 0 1 0 8 】

[3次のブースアルゴリズム]

3次以上のブースアルゴリズムを利用した乗算回路にも,本実施の形態を適用することができる。再び, n = 2, m = 2の例で説明する。

【0109】

図 2 1 は , 3 次のブースアルゴリズムの場合のブースデコード表である。 3 次のブース デコーダは , 乗数の 4 ビットの組合せをデコードして 0 , × 1 , × 2 , × 3 , × 4 , - ×

10

20



図22は,3次のブースアルゴリズムを使用した場合の補正ホットビット生成ユニット を示す図である。図示されるとおり,補正キャリー判定回路50_1のORゲート51_ 1~51_16は,4つのデコード値-×4,-×3,-×2,-×1の論理和を出力す る。それ以外の構成は,図15と同じである。

[0111]

以上説明したとおり,本実施の形態の乗算回路によれば,ブースアルゴリズムの部分積 生成回路とワレスツリー加算器に,並列モードの場合に上位側の要素1にホットビットを 加算する回路を設ける必要がなく構成が簡単になる。また,ワレスツリー加算器により消 失するホットビットを簡単な回路で補正することができる。よって,回路規模を大幅に増 大することなく乗算回路の演算速度が向上する。

[0112]

以上の実施の形態をまとめると、次の付記のとおりである。

[0113]

(付記1)

乗数の組合せをデコードするブースデコーダと,デコード結果に応じて被乗数と前記乗 ²⁰ 数の部分積を生成するブースセレクタとを有する部分積生成回路と,

複数の前記部分積を並列に加算するキャリー保存加算器をツリー状に配置し,所定段の 前記キャリー保存加算器が出力する加算データとキャリーデータを後段の前記キャリー保 存加算器が加算する部分積加算回路と,

複数のデータを並列に乗算する並列モードで,上位側の並列データのデコード結果に応 じて補正加算すべき補正ホットビットを生成する補正ホットビット生成部とを有し,

前記部分積加算回路は,前記並列モードで,下位側の並列データを入力し第1の加算デ ータ及び第1のキャリーデータを生成する第1のキャリー保存加算器と,上位側の並列デ ータを入力し第2の加算データ及び第2のキャリーデータを生成する第2のキャリー保存 加算器と,前記第1の加算データ及び第1のキャリーデータと前記第2の加算データ及び 第2のキャリーデータとを加算する第3のキャリー保存加算器と,前記並列モードで,前 記上位側の並列データに前記補正ホットビットを加算する補正ホットビット加算回路を有

30

10

する乗算回路。 【0114】

(付記2)

さらに、

前記並列モードで,前記上位側の要素データの下位側の桁を0にして前記部分積生成回路に入力される被乗数の上位側の要素データを生成し,前記下位側の要素データの上位側の桁を0または符号ビットにして前記部分積生成回路に入力される被乗数の下位側の要素 データを生成する分割回路を有し,

40

前記ブースセレクタは,前記デコード結果が負の部分積を選択する場合,セレクトされ るデータをビット反転して前記負の部分積を生成し,

前記並列モード及び単一のデータを乗算する通常モードのいずれの場合も,前記負の部 分積の最下位ビットにホットビットが加算される付記1に記載の乗算回路。

[0115**]**

(付記3)

前記部分積加算回路は,前記キャリー保存加算器に前記ホットビットを入力して加算さ せる付記2に記載の乗算回路。

【0116】

(付記4)

さらに,

前記並列モードで,前記第3のキャリー保存加算器に入力される前記第1の加算データ 及び第1のキャリーデータの上位側の桁を0に変更し,前記第2の加算データ及び第2の キャリーデータの下位側の桁を0に変更するゼロマスク回路を有する付記1または2に記 載の乗算回路。

[0 1 1 7 **]**

(付記5)

前記第3のキャリー保存加算器は,第1の前記補正ホットビット加算回路を有し,

前記第1の補正ホットビット加算回路は,前記並列モードで,前記第2の加算データまたは前記第2のキャリーデータに前記補正ホットビットを加算する付記1または4に記載 ¹⁰の乗算回路。

【0118】

(付記6)

前記部分積加算回路は,前記第3のキャリー保存加算器が出力する第3の加算データ及び第3のキャリーデータを加算する全加算器を有し,

前記全加算器は,第2の前記補正ホットビット加算回路を有し,

前記第2の補正ホットビット加算回路は,前記並列モードで,前記第3の加算データ及び前記第3のキャリーデータに前記補正ホットビットを加算する付記5に記載の乗算回路

【0119】

(付記7)

前記キャリー保存加算器は,4つの入力データを演算して加算データとキャリーデータ を有する2つの出力データを出力し,

前記部分積加算回路は、複数段のキャリー保存加算器を有し、

前記補正ホットビット生成部は,前記並列モードで,前記上位側の要素データについて ,前記乗数の複数の組合せのデコード結果が全て正の部分積(Z)の場合は前記補正ホッ トビットを0に,全て負の部分積(F)の場合は前記補正ホットビットを2に,一部に負 の部分積が含まれる場合は前記補正ホットビットを1にする付記1に記載の乗算回路。

[0120]

(付記8)

前記補正ホットビット生成部は,前記第1,第2のキャリー保存加算器と並列に前記補 正ホットビットを生成し,前記補正ホットビット加算回路に前記補正ホットビットを出力 する付記1に記載の乗算回路。

[0121]

(付記9)

乗数の組合せをデコードするブースデコーダと,デコード結果に応じて被乗数と前記乗 数の部分積を生成するブースセレクタとを有する部分積生成回路と,

複数の前記部分積を並列に加算するキャリー保存加算器をツリー状に配置し、所定段の 前記キャリー保存加算器が出力する加算データとキャリーデータを後段の前記キャリー保 存加算器が加算する部分積加算回路とを有し、

前記部分積加算回路は,前記並列モードで,下位側の並列データを入力し第1の加算デ ータ及び第1のキャリーデータを生成する第1のキャリー保存加算器と,上位側の並列デ ータを入力し第2の加算データ及び第2のキャリーデータを生成する第2のキャリー保存 加算器と,前記第1の加算データ及び第1のキャリーデータと前記第2の加算データ及び 第2のキャリーデータとを加算する第3のキャリー保存加算器とを有する乗算回路の乗算 方法において,

複数のデータを並列に乗算する並列モードで,上位側の並列データのデコード結果に応 じて補正加算すべき補正ホットビットを生成し,

前記部分積加算回路は,前記並列モードで,前記上位側の並列データに前記補正ホット ビットを加算する乗算方法。 30

20

【符号の説明】 【0122】 11: ブースデコーダ 12: ブースセレクタ 10:部分積生成回路 20,21,22:ワレスツリー加算器,部分積加算回路 CSA:キャリー保存加算器 22:全加算器 H,HB:ホットビット,補正ホットビット 30:分割回路 40:ゼロマスク回路 60:ホットビット加算回路 62:補正ホットビット加算回路









【図7】



【図8】





CO = (A2*A3 + A2*A4 + A3*A4) C = (A1*(A2xorA3xorA4) + A1*CI + (A2xorA3xorA4)*CI) S = A1xorA2xorA3xorA4xorCI

【図9】

	4to2CSAの4入力の全パターン(0000 - 1111 の16通り)																		
	(1)パターンZ				(4)パターンF														
	A4 A3 A2 A1 C0	00000	0 0 0 0 0	0 0 0 0 0				1 1 1 1	1 1 1 1	1 1 1 1									
発生したC 発生すべきC 差	S C RY RY 分	0 0 0 0 0						1 1 2 4 2											
(2) パターンX-1	A4 A3 A2 A1 C0	1 0 0 0	1 0 0 0	1 0 0 0 0	0 1 0 0	0 1 0 0	0 1 0 0 0	0 0 1 0 0	0 0 1 0 0	0 0 1 0 0	0 0 0 1 0	0 0 0 1 0	0 0 0 1 0						
発生した(発生すべき(差	S C RY RY RY	1 0 1 1			1 0 1 1			1 0 1 1			1 0 1 1								
(3)パターンX-3	2 A4 A3 A2 A1 C0	1 1 0 1	1 1 0 1	1 1 0 0 1	1 0 1 0 1	1 0 1 0	1 0 1 0 1	1 0 0 1 0	1 0 1 0	1 0 0 1 0	0 1 1 0 1	0 1 1 0 1	0 1 1 0 1	0 1 0 1 0	0 1 0 1 0	0 1 0 1 0	0 0 1 1 0	0 0 1 1 0	0 0 1 1 0
発生した(発生すべき(差	S C RY RY RY	1 0 1 2 1			1 0 1 2 1			0 1 1 2 1			1 0 1 2 1			0 1 1 2 1			0 1 1 2 1		
(4) パターンX-3	3 A4 A3 A2 A1 C0	1 1 1 0 1	1 1 1 0 1	1 1 1 0 1	1 1 0 1	1 1 0 1	1 1 0 1	1 0 1 1	1 0 1 1	1 0 1 1 1	0 1 1 1	0 1 1 1	0 1 1 1						
発生した(発生すべき(差	S C RY RY RY	0 1 2 3 1			0 1 2 3 1			0 1 2 3 1			0 1 2 3 1								

____要素1の下位側

グループA (X-3)

グループB (X-1)



【図12】

(1)入力がすべてパターンZの場合

、 、力がすべてパターンZの場合 CSAッリーの入力パターン 1段目 2段目 3段目 グループA Z [CSA] ズ [CSA] グループB Z [CSA] ゴの Z [CSA] ズ [CSA] ス [CSA] 、 入力がすべてパターンZのときのみ、 、 最後の出力もパターンZ (S=0, C=0) になる。

(2)入力がすべてパターンFの場合

(3)上記以外の場合

	CSAツリーの入力パターン
グループA	
グループB	
グループC	F CSA パターンX (SC=01, 10) に収束する
グループD	F CSA

発生したCRY 発生すべきCRY 差分	1 2 1	$ \begin{array}{c} \cdots & 1 & 1 & 1 & 1 & 1 & 1 & 1 & 1 & 1 &$
発生したCRY 発生すべきCRY 差分	2 4 2	・・・1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
発生したCRY 発生すべきCRY 差分	5 10 5	← CSAツリー1段目で発生したCRY ← 最終的に発生する予定のCRY ← 残りのCRY
発生したCRY	1	<u> 2段目のCSA</u> … 0 0 0 0 0 0 0 0 0 0 0 0 … S ¬ グループAのS, C (X-2) … 1 1 1 1 1 1 1 1 … C 」
発生したCRY	2	… 1 1 1 1 1 1 1 1 1 1 1 1S 」グループBのS, C … 0 0 0 0 0 0 0 0 0 0 0 0 0S 」グループCのS, C (X-3) … 1 1 1 1 1 1 1 1 1 1 1C … 1 1 1 1 1 1 X x x x x xC 」 … 1 1 1 1 1 1 x x x x x x xC 」
発生したCRY 差分	3 2	← CSAツリー2段目で発生したCRY ← 残りのCRY
発生したCRY	1	↓ <u>3段日のCSA</u> … 1 1 1 1 1 1 1 1 1 1 … S ブグループABのS, C(X-2) … 0 0 0 0 0 0 0 0 0 0 0 0 … C … 0 0 0 0 x x x x x x … S グループCDのS, C 1 1 1 1 x x x x x x x … C
発生したCRY 差分	1 1	← CSAツリー3段目で発生したCRY ← 最後に残ったCRY
		0 0 0 0 0 0 0 0 0 0 0 0 S

【図13】

(1)入力がすべてパターンXの場合 CSAツリー USA 9 リー 1段目 2段目 3段目 グループA X USA グループB X USA グループB X USA ソー2005 グルーノー グループC X CSA ____X-2 CSA X-2 CSA グループD X CSA 差分(不足数) 4 が 発生したCRY 補正値 21 1 (2)入力にパターンZを含む場合 USAツリー 18日 2段目 3段目 グループA X CSA メー1CSA グループB Z CSA CSAツリー X-2 CSA グループC X CSA グループD X CSA グループD X CSA 差分(不足数) 3 が、 発生したCRY 補正値 1 1 1 (3)入力にパターンFを含む場合 CSAツリー SAツリー 1段目 2段目 3段目 X <u>CSA</u> F <u>CSA</u> X 2005 グループA グループB X-2 CSA グループD X CSA 差分(不足数) 発生したCRY 補正値 5 3 1 1

55

CH[1] = CRY_2





°'

ž

۲⁰











【図20】



【図21】



【図22】



フロントページの続き

(56)参考文献 米国特許第8037119(US,B1) 特開2000-215028(JP,A) 特開平10-149277(JP,A) 特開平8-44540(JP,A) 特開平6-4271(JP,A)

(58)調査した分野(Int.CI., DB名)

G06F 7/533