(19) 日本国特許庁(JP)

(12) 特許公報(B2)

特許第4014902号 (P4014902)

(45) 発行日 平成19年11月28日 (2007.11.28)

- (24) 登録日 平成19年9月21日 (2007.9.21)
- (51) Int.Cl. F I HO 1 L 21/8246 (2006.01) HO 1 L 27/10 4 4 4 B HO 1 L 27/105 (2006.01) HO 1 L 27/10 6 2 1 Z HO 1 L 21/8242 (2006.01) HO 1 L 27/108 (2006.01)

	請求項の数	3	(全	22	頁)
--	-------	---	----	----	----

(21) 出願番号 (22) 出願日 (65) 公開番号 (43) 公開日	特願2002-72199(P2002-72199) 平成14年3月15日 (2002.3.15) 特開2003-273326(P2003-273326A) 平成15年9月26日 (2003.9.26)	(73)特許権者	
審査請求日	平成16年11月24日 (2004.11.24)	(74)代理人	100091672 弁理士 岡本 啓三
前置審査		(72) 発明者 (72) 発明者	小室 玄一 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 末沢 健吉 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内
		審査官	柴山 将隆
			最終百に続く

(54) 【発明の名称】半導体装置の製造方法

(57)【特許請求の範囲】

【請求項1】

- 半導体基板の上方に絶縁膜を形成する工程と、
- 前記絶縁膜上に第1導電膜、誘電体膜及び第2導電膜を順に形成する工程と、
- 前記第2導電膜上に金属又は金属化合物よりなる第1膜を形成する工程と、
- 前記第1膜上に絶縁材よりなる第2膜を形成する工程と、

前記第2膜及び前記第1膜をキャパシタ平面形状にパターニングすることによりハード マスクを形成する工程と、

前記ハードマスクに覆われない領域の前記第2導電膜をエッチングしてキャパシタ上部 電極を形成する工程と、

10

前記ハードマスクに覆われない領域の前記誘電体膜をエッチングしてキャパシタ誘電体膜を形成する工程と、

前記ハードマスクに覆われない領域の前記第1導電膜を前記絶縁膜が露出しない深さまでエッチングする工程と、

前記ハードマスクを構成する前記第2膜をエッチングして除去する工程と、

前記ハードマスクに覆われない領域の残りの前記第1導電膜を最後までエッチングして キャパシタ下部電極を形成する工程と、

前記ハードマスクを構成する前記第1膜をエッチングにより除去する工程とを有することを特徴とする半導体装置の製造方法。

【請求項2】

50

前記キャパシタ下部電極の側面には段が形成されることを特徴とする請求項1に記載の半 導体装置の製造方法。 【請求項3】 前記ハードマスクの前記第2膜は酸化シリコン膜であることを特徴とする請求項1に記載 の半導体装置の製造方法。 【発明の詳細な説明】 [0001]【発明の属する技術分野】 本発明は、半導体装置及びその製造方法に関し、より詳しくは、半導体基板上方にキャパ シタを有する半導体装置とその製造方法に関する。 10 [0002]【従来の技術】 近年、強誘電体キャパシタや高誘電体キャパシタを用いた半導体メモリが有望視されてい る。例えば、強誘電体キャパシタは次のような工程によって形成される。 [0003]まず、図1(a)に示すように、半導体基板101を覆う層間絶縁膜104の上に第1金属 層106、PZT層107、第2金属層108を順に形成する。なお、半導体基板101 には素子分離絶縁層102に囲まれた不純物拡散領域103が形成され、不純物拡散領域 103上の層間絶縁膜104には導電性プラグ105が形成されている。 [0004]20 第2金属層108の上に窒化チタン層110、酸化シリコン層111を順に形成した後に 、酸化シリコン層111と窒化チタン層110をフォトリソグラフィー法によりパターニ ングして導電性プラグ105の上方にキャパシタ平面形状のハードマスク112として残 す。 [0005]次に、図1(b)に示すように、ハードマスク112に覆われない領域の第2金属層108 、PZT層107及び第1金属層106を順にエッチングすることにより、層間絶縁膜1 04上にスタック型の強誘電体キャパシタ113が形成される。 [0006]この後に、図1(c)に示すように、ハードマスク112を構成する酸化シリコン層111 30 を除去し、ついで、エッチャントを変えて窒化チタン層110を除去する。 [0007]以上のように、第1金属層106、PZT層107、第2金属層108のパターニングの ためにレジストマスクを用いずにハードマスク112を使用したのは次のような理由によ る。 [0008]スタック型の強誘電体キャパシタ113を形成するために、レジストマスクを使用して第 1 金属層 1 0 6 、 P Z T 層 1 0 7 、 第 2 金属層 1 0 8 を連続してエッチングすると、レジ ストマスクはそれらの層106,107,108に対してエッチング選択性に乏しくてエ ッチング中に消滅してしまうからである。 40 $\begin{bmatrix} 0 & 0 & 0 & 9 \end{bmatrix}$ ところで、金属膜のパターニングのために上記した二層構造のハードマスクを使用し、か つエッチングガスとして塩素、酸素及びアルゴンからなる混合ガスを使用することは特開 平11-34510号公報に記載されている。また、特開平11-34510号公報には 、金属膜のエッチングの最中にハードマスクのSi0,膜が消滅することが記載されている。 [0010]【発明が解決しようとする課題】 第1及び第2金属層に挟まれるPZT層のパターニングにはハードマスクとして酸化シリ

コン層を用いるのが好ましい。従って、PZT層のエッチング中にハードマスクである酸 化シリコン層が消滅することは、PZT層のエッチングレートの著しい低下を招くので、 PZT層のエッチングが終わるまではハードマスクとして酸化シリコン層111を残すことが重要である。

【0011】

従って、第2金属層108、PZT層107及び第1金属層106のエッチングを終えた 後の状態では、図1(b)に示したように、第2金属層108の上にはハードマスク112 を構成する窒化チタン層110だけでなく酸化シリコン層111が残っていることになる

【0012】

酸化シリコン層111と窒化チタン層110は、キャパシタ113の形成を終えた後にエ ッチングにより除去される。

【0013】

しかし、ハードマスク112を構成するSi02層111を除去する際に、キャパシタ113 の周辺では、酸化シリコンからなる層間絶縁膜104もエッチングされてしまい、キャパ シタ112とその周辺で生じる段差が大きくなる。そのような段差が大きくなると、複数 のキャパシタ112の間では二層目の層間絶縁膜の埋込が悪くなるという不都合が生じる

。 【 0 0 1 4 】

本発明の目的は、キャパシタを形成するために使用されるハードマスクの除去の際に下地 となる絶縁膜に薄層化を生じにくくすることができる半導体装置及びその製造方法を提供 することにある。

20

30

10

【0015】 【課題を解決するための手段】

上記した課題は、半導体基板の上方に絶縁膜を形成する工程と、前記絶縁膜上に第1導 電膜、誘電体膜及び第2導電膜を順に形成する工程と、前記第2導電膜上に金属又は金属 化合物よりなる第1膜を形成する工程と、前記第1膜上に絶縁材よりなる第2膜を形成す る工程と、前記第2膜及び前記第1膜をキャパシタ平面形状にパターニングすることによ リハードマスクを形成する工程と、前記ハードマスクに覆われない領域の前記第2導電膜 をエッチングしてキャパシタ上部電極を形成する工程と、前記ハードマスクに覆われない 領域の前記誘電体膜をエッチングしてキャパシタ誘電体膜を形成する工程と、前記ハード マスクに覆われない領域の前記第1導電膜を前記絶縁膜が露出しない深さまでエッチング する工程と、前記ハードマスクを構成する前記第2膜をエッチングして除去する工程と、 前記ハードマスクに覆われない領域の残りの前記第1導電膜を最後までエッチングしてキ ャパシタ下部電極を形成する工程と、前記ハードマスクを構成する前記第1膜をエッチン グにより除去する工程とを有することを特徴とする半導体装置の製造方法によって解決さ れる。

[0018]

次に、本発明の作用について説明する。

【0019】

本発明によれば、絶縁膜上に形成された第1導電膜、誘電体膜及び第2導電膜をパターニ ングするために用いられるハードマスクの最上層として絶縁材料を用い、その最上層の除 40 去は第1導電膜のエッチングを中断して行い、その後に第1導電膜のエッチングを再開す るようにしている。

【0020】

従って、ハードマスクを構成する絶縁性の最上層をエッチングして除去する場合にその下 の絶縁膜が露出することはなく、キャパシタの下地である絶縁膜のエッチングが抑制され る。

【0021】

また、誘電体膜のエッチングによりハードマスクの側壁に付着するデポ物は、ハードマス クの最上層を除去する前の第1導電膜のエッチングによって除去されるので、ハードマス クの最上層の除去が容易になる。 [0022]

なお、第1導電膜の2段階エッチングによれば、第1導電膜をパターニングして形成され るキャパシタ下部電極の側面には段部が生じる。

【 0 0 2 3 】

さらに、本発明によれば、ハードマスクの最上層を窒化シリコンから構成し、このハード マスクを用いて第1導電膜、誘電体膜及び第2導電膜を連続してエッチングしてキャパシ タを形成するようにしている。

[0024]

キャパシタを形成した後には、ハードマスクを構成する絶縁性の最上層を絶縁膜に対して 選択的にエッチングすることが容易であり、キャパシタの下地である絶縁膜のエッチング 10 が抑制される。

【0025】

【発明の実施の形態】

以下に本発明の実施形態を図面に基づいて説明する。

(第1の実施の形態)

図 2 ~ 図 5 は、本発明の第 1 実施形態に係る半導体装置の製造工程を示す断面図である。 【 0 0 2 6 】

まず、図2(a)に示す断面構造を形成するまでの工程を説明する。

【 0 0 2 7 】

図 2 (a) に示すように、 n 型又は p 型のシリコン(半導体)基板 1 のトランジスタ形成領 20 域の周囲にフォトリソグラフィー法により素子分離用溝を形成した後に、素子分離用溝の 中に酸化シリコン (SiO₂)を埋め込んで素子分離絶縁膜 2 を形成する。そのような構造の素 子分離絶縁膜 2 は、 S T I (Shallow Trench Isolation)と呼ばれる。なお、 L O C O S (Local Oxidation of Silicon)法により形成した絶縁膜を素子分離絶縁膜として採用して もよい。

【0028】

続いて、シリコン基板1のトランジスタ形成領域にp型不純物を導入してpウェル1aを 形成する。さらに、シリコン基板1のトランジスタ形成領域表面を熱酸化して、ゲート絶 縁膜3となるシリコン酸化膜を形成する。

【0029】

30

次に、シリコン基板1の上側全面に非晶質又は多結晶のファスシリコン膜及びタングステンシリサイド膜を順次形成し、これらのシリコン膜及びタングステンシリサイド膜をフォトリソグラフィ法によりパターニングして、ゲート電極4a,4bを形成する。 【0030】

なお、 1 つの p ウェル 1 a 上には 2 つのゲート電極 4 a , 4 b が並列に形成され、それらのゲート電極 4 a , 4 b はワード線の一部を構成する。

【 0 0 3 1 】

次に、 p ウェル 1 a のうちゲート電極 4 a , 4 b の両側に n 型不純物をイオン注入してソ ース / ドレインとなる第 1 ~ 第 3 の n 型不純物拡散領域 5 a ~ 5 c を形成する。

[0032]

40

さらに、 C V D 法により絶縁膜、例えば酸化シリコン(Si 0₂)膜をシリコン基板 1 の全面 に形成した後に、その絶縁膜をエッチバックしてゲート電極 4 a , 4 b の両側部分に絶縁 性のサイドウォールスペーサ 6 として残す。

【0033】

続いて、ゲート電極4 a , 4 b とサイドウォールスペーサ6をマスクに使用して、第1~ 第3の n 型不純物拡散領域5 a ~ 5 c に再び n 型不純物をイオン注入することにより、第 1 ~ 第3の n 型不純物拡散領域5 a ~ 5 c を L D D 構造にする。

【0034】

なお、1つのpウェル1 aの両端側の第1、第2のn型不純物拡散領域5 a , 5 b はキャ パシタの下部電極に電気的に接続され、また、2つのゲート電極4 a , 4 b の間の第3の 50

(4)

n型不純物拡散領域5cはビット線に電気的に接続される。 [0035]以上の工程により、 p ウェル 1 a にはゲート電極 4 a , 4 b と L D D 構造の n 型不純物拡 散領域5a~5cを有する2つのMOSトランジスタTィ,T。が形成される。 [0036]次に、MOSトランジスタT1, T2 を覆うカバー絶縁膜7として約200 nmの厚さの 酸窒化シリコン(SiON)膜をプラズマCVD法によりシリコン基板1の全面に形成する。 その後、TEOSガスを用いるプラズマCVD法により、膜厚1.0µm程度の酸化シリ コン(SiO₂)を第1層間絶縁膜8としてカバー膜7の上に形成する。 [0037]続いて、第1層間絶縁膜8の緻密化処理として、例えば常圧の窒素雰囲気中で第1層間絶 縁膜8を700 の温度で30分間熱処理する。その後に、第1層間絶縁膜8の上面を化 学機械研磨(СМР)法により平坦化する。 [0038] 次に、図2(b)に示すように、フォトリソグラフィ法により第1層間絶縁膜8とカバー絶 縁膜 7 をパターニングして、第 1 、第 2 の不純物拡散領域 5 a , 5 b のそれぞれに到達す る深さの第1、第2のコンタクトホール8a,8bを形成する。 [0039]その後、第1層間絶縁膜8上面と第1、第2コンタクトホール8a,8b内面に、グルー 膜として膜厚30nm程度のチタン(Ti)膜と膜厚50nm程度の窒化チタン(TiN)膜 をスパッタ法により順に形成する。さらに、WF。を用いるCVD法によってタングステン (W)膜をTiN 膜上に成長して第1,第2のコンタクトホール8a,8b内を完全に埋め 込む。 [0040]続いて、図2(c)に示すように、W膜、TiN 膜及びTi膜をCMP法により研磨して第1層 間絶縁膜8の上面上から除去する。第1のコンタクトホール8a内に残されたW膜、TiN 膜及びTi膜は第1、第2の導電性プラグ9a,9bとして使用される。 [0041]次に、図3(a)に示す構造を形成するまでの工程を説明する。 [0042]まず、第1、第2の導電性プラグ9a,9b上と第1層間絶縁膜8上に第1導電膜15と して例えば厚さ200nm程度のイリジウム(Ir) 膜15x、厚さ50nm程度の酸化イ リジウム(I r 0 🖕) 膜 1 5 y 、 厚さ 1 00nm程度のプラチナ(Pt)膜 1 5 z をスパッタ により順に形成する。第1導電膜15は、その他の白金族金属又は白金族金属酸化物を含 む導電膜から構成してもよい。 [0043]なお、第1導電膜15を形成する前又は後に例えば膜剥がれ防止のために第1層間絶縁膜 8をアニールする。アニール方法として、例えば、アルゴン雰囲気中で600~750 のRTA(rapid thermal annealing) を採用する。 [0044]続いて、第1導電膜15上に強誘電体膜16として例えば膜厚100nm程度のPZT膜 をスパッタ法により形成する。強誘電体膜16の形成方法は、その他に、MOD(metal o rganic deposition)法、MOCVD(有機金属CVD) 法、ゾル・ゲル法などがある。ま た、強誘電体膜16の材料としては、PZTの他に、PLCSZT、PLZTのような他 の PZT系材料や、SrBi,Ta,Oa、SrBi,(Ta,Nb),Oa、等のBi層状構造化合物材料、その他の 金属酸化物強誘電体であってもよい。 [0045]

続いて、酸素雰囲気中で強誘電体膜16をアニールにより結晶化する。アニールとして、 例えばアルゴンと酸素の混合ガス雰囲気中で基板温度600 、時間90秒の条件を第1 ステップ、酸素雰囲気中で基板温度750 、時間60秒の条件を第2ステップとする2

10

20

30

40

ステップのRTA処理を採用する。

【0046】

さらに、強誘電体膜16の上に、第2導電膜17として例えば膜厚200nm程度の酸化 イリジウム(Ir0₂)をスパッタ法により形成する。

【0047】

この後、ハードマスクとなるTiN 膜18 a とSiO2膜(絶縁膜)18 b を第2導電膜17上 に順に形成する。TiN 膜18 a は、スパッタ法によって例えば厚さ約200 n m に形成さ れる。また、SiO2膜18 b は T E O S (テトラエトキシシラン)を用いるプラズマC V D 法によって厚さ約800 n m に形成される。

【0048】

10

続いて、SiO₂ 膜18 bの上にレジストRを塗布し、これを露光、現像して第1、第2の導 電性プラグ9a,9bの上方にキャパシタ平面形状になるようにパターンを形成する。 【0049】

続いて、 C_4F_8 とArとCF₄ をエッチングガスに用いて、レジストRに覆われない領域のSiO₂ 膜18bをドライエッチングして除去する。さらに、BCI₃とCI₂ をエッチングガスに用い てレジストRに覆われない領域のTiN 膜18aをドライエッチングして除去する。SiO₂膜 18bのエッチングとTiN 膜18aのエッチングは、エッチャーを換えて行われる。 【0050】

図 3 (b) に示すように、パターニングされたSiO₂ 膜 1 8 bとTiN 膜 1 8 a は、ハードマス ク 1 8 として用いられる。なお、ハードマスク 1 8 の形成後に、レジストRをアッシング 20 によって除去する。

【0051】

次に、ハードマスク18に覆われない領域の第2導電膜17、強誘電体膜16及び第1導 電膜15をICPエッチング装置を用いて以下の条件で順にエッチングする。

【0052】

まず、第2導電膜17である Ir0 x 膜をエッチングする。この場合のエッチング条件は、 HBr を流量10sccm、02を流量40sccmでエッチングチャンバ内に流し、さらにチャンバ 内の圧力を0.4Pa、ウェハステージ温度を400 、ソースパワー800watt、バイア スパワー700wattに設定する。なお、ソースパワーはICPエッチング装置のアンテナ に印加される高周波電源のパワーであり、バイアスパワーは半導体ウェハ(シリコン基板 1)に印加される高周波電源のパワーである。第2導電膜17のエッチングは終点検出器 を用いて検出され、第2導電膜17の膜厚の10%分程度の条件でオーバーエッチングを 行う。なお、終点検出器として、例えば発光分析装置が用いられる。

【0053】

続いて、強誘電体膜16であるPZT膜をエッチングする。この場合のエッチング条件は、CI2 を流量40sccm、Arを流量10sccmでエッチングチャンバ内に流し、さらにチャン バ内の圧力を0.4Pa、ウェハステージ温度を400 、ソースパワー800watt、バイ アスパワー700wattに設定する。強誘電体膜16のエッチングも終点検出器を用いて検 出され、ジャストエッチングが行われる。

【0054】

40

30

誘電体膜16のエッチングを終えた後にハードマスク18を構成するSiO2膜18bを除去 することも考えられるが、第1導電膜15、強誘電体膜16のエッチングに生じた生成物 がSiO2膜18bの側面に貴金属デポ膜として付着しているので、このままではSiO2膜18 bの除去が難しい。

[0055]

そこで、図4(a) に示すように、ハードマスク18の上層部であるSiO₂膜18bを残した 状態で、強誘電体膜16をエッチングし、これに引き続き多層構造の第1導電膜15を途 中までアンダーエッチングする。このアンダーエッチングは、例えば膜厚の50%程度の ハーフエッチングとする。

【0056】

アンダーエッチングは、第1導電膜15のエッチング過程の途中まで行われ、例えば、Pt 膜15z、Ir0x 膜15yのエッチングが終了し、Ir膜15xの上部に達する深さまで行 われる。この場合のエッチング条件として、HBr を流量10sccm、02を流量40sccmでエ ッチングチャンバ内に流し、さらにチャンバ内の圧力を0.4Pa、ウェハステージ温度を 400、ソースパワーを800watt、バイアスパワーを700wattに設定する。

(7)

【0057】

このアンダーエッチング条件により、SiO2 膜18bの側面から貴金属デポ膜が取り除かれる。

【0058】

アンダーエッチングの後に、シリコン基板1をICPエッチング装置から取り出し、プラ 10 ズマエッチング装置に移す。そして、図4(b)に示すように、シリコン基板1を冷却した 状態でCF₄ とCHF₃とArの混合ガスを使用してハードマスク18のSiO₂膜18aをエッチン グして除去する。

【 0 0 5 9 】

Si02 膜18 aのエッチング時にはポリマー系デポ物が生じ、このポリマー系デポ物がハードマスク18から第1導電膜15までの各層の側面上に残る。そのポリマー系デポ物が厚い場合にはエッチングマスクとして機能するので、ポリマー系デポ物を酸素含有ガスを用いるアッシング装置によって除去する。

[0060]

次に、シリコン基板1をICPエッチング装置に戻す。そして、図5(a) に示すように、 20 TiN 膜18aの単層構造となったハードマスク18を用いて第1導電膜15のエッチング を再開する。この場合のエッチング条件は、第1導電膜15の上部のエッチング条件と同 じに設定し、第1導電膜15の残りを所定時間でエッチングする。これにより、第1層間 絶縁膜8の上面が露出する。

【0061】

このように、第1導電膜15のエッチングの途中にハードマスク18のSiO2膜18bを除 去する工程を入れると、第1導電膜15の側面には不連続面、段差などが表れ易くなる。 そのような不連続面又は段差は、キャパシタ特性に影響を与えるものではない。

【0062】

これにより、1つのpウェル1aの上方において、第1層間絶縁膜8の上には2つのキャ 30 パシタQが形成される。それらのキャパシタQは、第1導電膜15からなる下部電極15 aと、強誘電体膜16からなる誘電体膜16aと、第2導電膜17からなる上部電極17 aとを有している。各キャパシタQの下部電極15aは、それぞれ第1、第2導電性プラ グ9a,9bを介して第1、第2のn型不純物拡散領域5a,5bに接続される。 【0063】

次に、図5(b) に示すように、ハードマスク18として残っているTiN 膜18aを除去す る。TiN 膜18aのエッチング条件としては、第1層間絶縁膜8を構成するSiO₂とのエッ チング選択性を高くするために等方性エッチングを採用することが好ましい。そのエッチ ングとしては、例えばCF₄とO₂を含むエッチングガスを用いるダウンフローエッチングに よるドライ処理、又は、NH₄OH とH₂O₂とH₂O の混合液を用いたウェット処理が有効である

40

【0064】

そのようなTiN 膜18 aのエッチング条件によれば、TiN 膜18 aをSiO2膜に対して選択的にエッチングすることが可能であり、キャパシタQの周囲の第1層間絶縁膜8は殆どエッチングされず、キャパシタQの周囲に大きな窪みが生じない。

【0065】

続いて、エッチングによる強誘電体膜16をダメージから回復させるために、キャパシタ Qの回復アニールを行う。この場合の回復アニールは、例えば、基板温度650 、60 分間の条件で酸素雰囲気中で行われる。

[0066]

次に、図 6 (a) に示すように、キャパシタ保護膜 1 9 として膜厚 5 0 n m のアルミナをス パッタによりキャパシタQ表面の上と下地絶縁膜10bの上に形成した後に、酸素雰囲気 中で650 で60分間の条件でキャパシタ〇をアニールする。キャパシタ保護膜19は 、プロセスダメージからキャパシタQを保護するものである。 [0067]その後、TEOSガスを用いるプラズマCVD法により、第2層間絶縁膜20として膜厚 1.0µm程度の酸化シリコン(SiO₂)をキャパシタ保護膜19上に形成する。さらに、 第2層間絶縁膜20の上面をCMP法により平坦化する。この例では、CMP後の第2層 間絶縁膜20の残りの膜厚は、キャパシタ〇の上部電極17a上で300nm程度とする 10 [0068]次に、図6(b)に示すように、レジストマスク(不図示)を用いて第2層間絶縁膜20、 キャパシタ保護膜19、第1層間絶縁膜8及びカバー膜7をエッチングすることにより、 第3のn型不純物領域5 cの上にホール20 aを形成する。 [0069]さらに、ホール20a内と第2層間絶縁膜20上に、グルー膜として膜厚50nmのTiN 膜をスパッタ法により順に形成する。さらに、CVD法によりW膜をグルー層上に成長す るとともにホール20a内を完全に埋め込む。 [0070]続いて、図7(a)に示すように、W膜及びTiN膜をCMP法により研磨して第2層間絶縁 20 膜20の上面上から除去する。そして、ホール20a内に残されたタングステン膜及びグ ルー層を、第3の導電性プラグ21とする。 [0071] 次に、図7(b)に示す構造を形成するまでの工程を説明する。 まず、第3導電性プラグ21上と第2層間絶縁膜20上に、酸化防止膜(不図示)として SiON膜をCVD法により形成する。さらに、酸化防止膜と第2層間絶縁膜20をフォトリ ソグラフィー法によりパターニングしてキャパシタQの上部電極17a上にコンタクトホ ール20bを形成する。 [0073]30 コンタクトホール20bを形成することによりダメージを受けたキャパシタQはアニール によって回復される。そのアニールは、例えば酸素雰囲気中で基板温度550 として6 0分間行われる。 [0074]その後に、第2層間絶縁膜20上に形成された酸化防止膜をエッチバックによって除去す るとともに、第3導電性プラグ21の表面を露出させる。 [0075]次に、キャパシタQの上部電極17a上のコンタクトホール20b内と第2層間絶縁膜2 0の上に多層金属膜を形成する。その後に、多層金属膜をパターニングすることにより、 コンタクトホール20bを通して上部電極17aに接続される一層目金属配線22aと、 40 第4導電性プラグ21に接続される導電性パッド22bを形成する。その多層金属膜とし て、例えば、膜厚60nmのTi、膜厚30nmのTiN、膜厚400nmのAl-Cu、膜厚5 nmのTi、及び膜70nmのTiN を順に形成した構造を採用する。 [0076]なお、多層金属膜のパターニング方法として、多層金属膜の上に反射防止膜(不図示)を 形成し、さらに反射防止膜上にレジスト(不図示)を塗布した後に、レジストを露光、現 像して配線形状等のレジストパターンを形成し、そのレジパターンを用いて反射防止膜と 多層金属膜をエッチングする方法を採用する。 [0077]さらに、第2層間絶縁膜20、一層目金属配線22a及び導電性パッド22bの上に第3

50

層間絶縁膜23を形成する。続いて、第3層間絶縁膜23をパターニングして導電性パッ ド22bの上にホール23aを形成し、そのホール23a内に下から順にTiN 膜及びW膜 からなる第4の導電性プラグ24を形成する。 [0078] その後に、特に図示しないが、ビット線を含む二層目配線を第3層間絶縁膜23上に形成 する。ビット線は、第4の導電性プラグ24、導電性パッド22b、第3導電性プラグ2 1 を介して第3のn型不純物拡散領域5cに電気的に接続される。それに続いて、二層目 配線層を覆う絶縁膜等が形成されるが、その詳細は省略する。 [0079]以上のように本実施形態では、同じハードマスクを用いて第1導電膜15、強誘電体膜1 10 6及び第2導電膜17をエッチングする場合に、多層構造のハードマスク18を用い、そ の最上層としてSiO,膜18bを使用している。そして、強誘電体膜17のエッチングに必 要なSi0,膜18bの除去は、第1導電膜15のエッチングを一時中断して行われる。 [0080]従って、ハードマスク18の最上のSi0, 膜18bを除去する際に、第1層間絶縁膜8は第 1導電膜15によりエッチングから防御される。 [0081]また、ハードマスク18を用いて最後にエッチングされる第1導電膜15は白金族金属又 は白金族酸化物から構成されるので、第1層間絶縁膜8を構成するシリコン化合物絶縁材 料に対して第1導電膜15を選択的にエッチングすることが可能である。 20 [0082]ところで、第1導電膜15のエッチングの中断のタイミングは膜厚の50%程度に限定さ れるものではないが、第1層間絶縁膜8を露出させない程度に第1導電膜15を残してい ることが望ましい。 $\begin{bmatrix} 0 & 0 & 8 & 3 \end{bmatrix}$ ところで、第1導電膜15のエッチングが終わった時点でSi0,膜18bが除去されるよう にSi0, 膜18bの膜厚を調整することも考えられるが、Si0, 膜18bは図4(a) に示した ように、中心よりも縁部でエッチングが進み易く、そのような膜厚の調整は難しい。また 、第1層間絶縁膜8の表面を窒化シリコンから構成することも考えられるが、キャパシタ Qの下部電極15aの膜質が劣ってしまい強誘電体膜16の結晶を劣化させるという別の 30 不都合が生じる。 [0084]なお、第3導電性プラグ21が埋め込まれる第3のコンタクトホール20aは、第2層間 絶縁膜20と第1層間絶縁膜8を一括エッチングして形成されているが、第2実施形態で 説明するように二段階で形成してもよい。 (第2の実施の形態) 図8~図13は、本発明の第2実施形態に係る半導体装置の製造工程を示す断面図である [0085]まず、図8(a)に示すように、第1実施形態に示した工程に従って、シリコン基板1に素 40 子分離絶縁膜2を形成し、 p ウェル1 a を形成し、 M O S トランジスタT1, T2 を形成 し、カバー絶縁膜7及び第1層間絶縁膜8を形成し、さらに、第1層間絶縁膜8の緻密化 処理の後に、第1層間絶縁膜8の上面をCMP法により平坦化する。 [0086]次に、図8(b)に示す構造を形成するまでの工程を説明する。 [0087]

まず、フォトリソグラフィ法により第1層間絶縁膜8とカバー絶縁膜7をパターニングして、第3のn型不純物拡散領域5cに到達する深さのビット線コンタクトホール8cを形成する。その後、第1層間絶縁膜8上面とビット線コンタクトホール8c内面に、グルー膜として厚さ30nmのTi膜と厚さ50nmのTiN膜をスパッタ法により順に形成する。

(9)

さらに、WF。を用いるCVD法によってW膜をTiN 膜上に成長してビット線コンタクトホ ール8 c内を完全に埋め込む。 【0088】

続いて、W膜、TiN 膜及びTi膜をCMP法により研磨して第1層間絶縁膜8の上面上から 除去する。ビット線コンタクトホール8 c内に残されたタングステン膜、TiN 膜及びTi膜 は第1のビット線用導電性プラグ9として使用される。

【 0 0 8 9 】

その後に、図8(c) に示すように、第1層間絶縁膜8上と第1のビット線用導電性プラグ 9の上に、膜厚100nmのSi₃N₄ よりなる酸化防止絶縁膜10aと膜厚100nmのSi 0₂よりなる下地絶縁膜10bをプラズマCVD法により順に形成する。そのSi0₂膜はTE OSを用いてプラズマCVDにより成長される。酸化防止絶縁膜10aは、後のアニール 等による熱処理の際に第1のビット線用導電性プラグ9が異常酸化してコンタクト不良を 起こさないようにするために形成され、その膜厚を例えば70nm以上にすることが望ま しい。

[0090]

次に、図9(a) に示すように、レジストパターン(不図示)を用いて酸化防止絶縁膜10 a、下地絶縁膜10b、第1層間絶縁膜8及びカバー膜7をエッチングすることにより、 第1及び第2の不純物拡散領域5a,5bの上にキャパシタ接続用の第1及び第2のコン タクトホール8a,8bを形成する。

[0091]

さらに、下地絶縁膜10b上面と第1、第2のコンタクトホール8a,8b内面に、グルー膜として膜厚30nmのTi膜と膜厚50nmのTiN膜をスパッタ法により順に形成する。さらに、CVD法によりW膜をTiN膜上に成長して第1、第2のコンタクトホール8a,8b内を完全に埋め込む。

【0092】

続いて、図9(b) に示すように、W膜、TiN 膜及びTi膜をCMP法により研磨して下地絶 縁膜10bの上面上から除去する。これにより第1、第2のコンタクトホール8a,8b 内に残されたタングステン膜、TiN 膜及びTi膜をそれぞれキャパシタ接続用の第1、第2 導電性プラグ11a,11bとする。

【0093】

次に、図9(c)に示す構造を形成するまでの工程を説明する。

【0094】

まず、第1、第2の導電性プラグ11a,11b上と下地絶縁膜10b上に第1導電膜1 5として例えば厚さ200nmのIr膜15x、厚さ50nmのIr0、膜15y、厚さ10 0nmのPt膜15zをスパッタにより順に形成する。第1導電膜15は、その他の白金族 金属又は白金族金属酸化物を含む導電膜から構成してもよい。

【 0 0 9 5 】

なお、第1導電膜15を形成する前又は後に例えば膜剥がれ防止のために下地絶縁膜10 bをアニールする。アニール方法として、例えば、アルゴン雰囲気中で600~750 のRTAを採用する。

【 0 0 9 6 】

続いて、第1導電膜15上に、強誘電体膜16として例えば膜厚100nmのPZT膜を スパッタ法により形成する。強誘電体膜16の形成は、第1実施形態に示した方法による 。また、強誘電体膜16の材料としては、PZTの他に、PLCSZT、PLZTのよう な他のPZT系材料や、SrBi₂Ta₂0₉、SrBi₂(Ta,Nb)₂0₉等のBi層状構造化合物材料、その 他の金属酸化物強誘電体であってもよい。

【 0 0 9 7 】

さらに、酸素雰囲気中で強誘電体膜16をアニールにより結晶化する。アニールとして、 例えばアルゴンと酸素の混合ガス雰囲気中で基板温度600 、時間90秒の条件を第1 ステップ、酸素雰囲気中で基板温度750 、時間60秒の条件を第2ステップとする2

10

20



ステップのRTA処理を採用する。

【0098】

この後に、強誘電体膜16の上に、第2導電膜17として例えば膜厚200nmのlr0₂を スパッタ法により形成する。

【 0 0 9 9 】

次に、図10(a) に示すように、第2導電膜17上にTiN 膜18 a をスパッタにより例え ば200 n mの厚さに形成し、続いて、TiN 膜18 a 上にプラズマCVD法により窒化シ リコン(P-SIN)膜18 c を1000 n mの厚さに形成する。P-SIN 膜18 c は、ソースガ スとしてシラン、アンモニア及び窒素(N₂)を用いて、成長雰囲気中の圧力を約4.0To rr程度、基板温度を約400 に設定して成長される。

【 0 1 0 0 】

次に、P-SIN 膜18 bの上にレジストRを塗布し、これを露光、現像して、キャパシタ接 続用の第1、第2の導電性プラグ9a,9bの上方にキャパシタ平面形状になるようにパ ターニングする。

【0101】

続いて、 $C_4 HF_3$ とArとCF4 をエッチングガスに用いて、レジストRに覆われない領域のP-SIN 膜18cをドライエッチングする。さらに、 $BCI_3 \ge CI_2$ をエッチングガスに用いてレジストRに覆われない領域のTiN 膜18aをドライエッチングして除去する。P-SIN 膜18cのエッチングとTiN 膜18aのエッチングは、エッチャーを換えて行われる。

【0102】

パターニングされたこのようなP-SIN 膜18 cとTiN 膜18 aをハードマスク18として 用いる。P-SIN 膜18 cは、強誘電体膜16のパターニングに適しているマスクである。 なお、ハードマスク18の形成後に、レジストRをアッシングによって除去される。 【0103】

次に、図10(b)に示すように、ハードマスク18に覆われない領域の第2導電膜17、 強誘電体膜16及び第1導電膜15をICPエッチング装置を用いて以下の条件で連続的 に順次エッチングする。

【0104】

まず、第2導電膜17である Ir0 x 膜をエッチングする。この場合のエッチング条件は、 HBr を流量10sccm、02を流量40sccmでエッチングチャンバ内に流し、さらにチャンバ 内の圧力を0.4Pa、ウェハステージ温度を400 、ソースパワー800watt、バイア スパワー700wattに設定する。第2導電膜17のエッチングは終点検出器を用いて検出 され、上部電極の膜厚の10%分程度のオーバーエッチングを行う。

【0105】

続いて、強誘電体膜16であるPZT膜をエッチングする。この場合のエッチング条件は、CI2 を流量40sccm、Arを流量10sccmでエッチングチャンバ内に流し、さらにチャン バ内の圧力を0.4Pa、ウェハステージ温度を400 、ソースパワー800watt、バイ アスパワー700wattに設定する。強誘電体膜16のエッチングも終点検出器を用いて検 出され、ジャストエッチングが行われる。

【0106】

さらに、第1導電膜15を構成するPt膜15z、Ir0x 膜15y、Ir膜15xをエッチン グする。この場合のエッチング条件は、HBr を流量10sccm、02を流量40sccmでエッチ ングチャンバ内に流し、さらにチャンバ内の圧力を0.4Pa、ウェハステージ温度を40 0、ソースパワー800watt、バイアスパワー700wattに設定する。第1導電膜15 のエッチングは終点検出器を用いて検出され、さらに、オーバーエッチングが行われるが 、下地絶縁膜10bは殆どエッチングされない。

【0107】

これにより、図11(a) に示すように、1つの p ウェル1 a の上方において、第1層間絶 縁膜 8 の上には2つのキャパシタQが形成される。キャパシタQは、第1導電膜15から なる下部電極15 a と、強誘電体膜16からなる誘電体膜16 a と、第2導電膜17から

10

20

なる上部電極17aとを有している。各キャパシタQの下部電極15aは、それぞれ第1 、第2導電性プラグ11a,11bを介して第1、第2のn型不純物拡散領域5a,5b に接続される。 【0108】 キャパシタQの形成が終了した時点で、ハードマスク18を構成するP-SIN 膜18cは中 央が厚く、縁が薄く残って、最も厚い部分で600nm程度となっている。

【0109】

次に、図11(b) に示すように、P-SIN 膜18cをダウンフロー装置内でエッチングして 除去する。この場合のエッチングは、例えばエッチング雰囲気中にCF4 を流量100sccm 、N2を流量400sccmで導入し、ウェハステージ温度を60 に設定することにより行わ れる。これにより、SiO2よりなる下地絶縁膜10bは殆どエッチングされずにP-SIN 膜1 8cが除去される。

[0110]

次に、図12(a) に示すように、ハードマスク18として残っているTiN 膜18aを除去 する。TiN 膜18aのエッチング条件としては、第1層間絶縁膜8を構成するSiO₂とのエ ッチング選択性を高くするためには等方性エッチングを採用することが好ましい。そのエ ッチングとしては、例えばCF4 とO₂を含むエッチングガスを用いるダウンフローエッチン グによるドライ処理、又は、NH4OH とH2O2とH2Oの混合液を用いたウェット処理が有効で ある。

[0111]

なお、ハードマスク18を構成するP-SIN 膜18cのエッチングとTiN 膜18aのエッチ ングは別々のエッチャーを用いて行われる。

【0112】

続いて、エッチングによる強誘電体膜16のダメージを回復するために、回復アニールを 行う。この場合の回復アニールは、例えば、基板温度650、60分間の条件で酸素雰 囲気中で行われる。

【0113】

次に、図12(b) に示すように、キャパシタQを覆うキャパシタ保護膜19として膜厚5 0nmのアルミナ膜をスパッタにより下地絶縁膜10bの上に形成する。酸素雰囲気中で 650 で60分間の条件でキャパシタQをアニールする。

[0114]

その後、TEOSガスを用いるプラズマCVD法により、第2層間絶縁膜20として膜厚 1.0µm程度の酸化シリコン(SiO₂)をキャパシタ保護膜19上に形成する。さらに、 第2層間絶縁膜20の上面をСМР法により平坦化する。

[0115]

次に、図13(a)に示す構造を形成するまでの工程を説明する。

[0116]

まず、レジストマスク(不図示)を用いて、第2層間絶縁膜20、保護膜19、下地絶縁 膜10b及び酸化防止絶縁膜10aをエッチングすることにより第1のビット線用導電性 プラグ9の上にホール20cを形成する。

【0117】

さらに、ホール20c内と第2層間絶縁膜20上に、グルー膜として膜厚50nmのTiN 膜をスパッタ法により順に形成する。さらに、CVD法によりW膜をグルー層上に成長す るとともにホール20c内を完全に埋め込む。

【0118】

続いて、W膜及びTiN 膜をCMP法により研磨して第2層間絶縁膜20の上面上から除去 する。そして、ホール20c内に残されたタングステン膜及びグルー層を、第2のビット 線用導電性プラグ21aとする。第2のビット線用導電性プラグ21aは、第1のビット 線用導電性プラグ9を介して第3のn型不純物拡散領域5cに電気的に接続される。 【0119】

50

40

10

20

次に、図13(b)に示す構造を形成するまでの工程を説明する。 [0120]まず、第2のビット線用導電性プラグ21a上と第2層間絶縁膜20上に、第2の酸化防 止膜(不図示)としてSiON膜をCVD法により形成する。さらに、第2の酸化防止膜(不 図示)と第2層間絶縁膜20をフォトリソグラフィー法によりパターニングしてキャパシ タQの上部電極17a上にコンタクトホール20bを形成する。 コンタクトホール20bを形成することによりダメージを受けたキャパシタQはアニール によって回復される。そのアニールは、例えば酸素雰囲気中で基板温度550 として6 0分間行われる。 10 [0122]その後、第2層間絶縁膜20上に形成された酸化防止膜をエッチバックによって除去する とともに、第2のビット線用導電性プラグ21表面を露出させる。 [0123]次に、キャパシタQの上部電極17a上のコンタクトホール20b内と第2層間絶縁膜2 0の上に多層金属膜を形成する。その後に、多層金属膜をパターニングすることにより、 コンタクトホール20bを通して上部電極17aに接続される一層目金属配線22aと、 第2のビット線用導電性プラグ21aに接続される導電性パッド22bを形成する。 [0124]さらに、第2層間絶縁膜20、一層目金属配線22a及び導電性パッド22bの上に第3 20 層間絶縁膜23を形成する。続いて、第3層間絶縁膜23をパターニングして導電性パッ ド22bの上にホール23aを形成し、そのホール23a内に下から順にTiN 膜及びW膜 からなる第3のビット線用導電性プラグ24を形成する。 [0125]その後に、特に図示しないが、ビット線を含む二層目配線を第3層間絶縁膜上に形成する 。そのビット線は、ビット線用導電性プラグ24,21a,9、導電性パッド21bを介 して第3の不純物拡散領域5cに電気的に接続される。それに続いて、二層目配線層を覆 う絶縁膜等が形成されるが、その詳細は省略する。 [0126] 次に、ハードマスク18を構成するP-SIN 膜18cを除去するための条件について説明す 30 る。 [0127] まず、ハードマスク18を構成するP-SIN 膜18cと、下地絶縁膜10b及び第1層間絶 |縁膜8を構成するSi0₂膜とをそれぞれ同じ条件でエッチングする。エッチングガスとして CF₄とN₂混合ガスを用い、ウェハステージ温度を60 に設定し、エッチング雰囲気の圧 力を133Paに設定し、さらに、プラズマ発生用高周波電源の周波数を2.65GHz、そ のパワーを1200Wに設定する。 [0128] そしてCF₄とN₂の混合ガスにおけるCF₄のガス流量比を6~30流量%の範囲で変化させ ることにより、P-SIO 膜とSiO,膜のエッチングレートを調べ、それらのエッチング選択比 40 を求めたところ、図14に示すような結果が得られた。即ち、SiO,膜に対してP-SIO 膜を 選択エッチングするためには、CF₄とN₂のそれぞれの流量比が重要であり、混合ガスのう ちCF』が20%となる条件に設定することによりSiOp膜に対するP-SIO 膜のエッチング選 択比が約35となってエッチング選択比にピークが見られる。 [0129]また、CF₄とN₂の混合ガス中のCF₄の割合を20%として、ウェハステージ温度を60~ 200 の範囲で変化させてP-SIN 膜とSi02膜のそれぞれのエッチングレートを調べ、さ らにエッチング選択比を求めたところ、図15に示すような結果が得られた。図15によ

れば、ウェハステージ温度が高くなるほど、エッチング選択比が低下している。エッチン グ選択比が約35以上になるのは、ウェハステージ温度が60 以下の場合である。

[0130]

従って、ハードマスク18を構成するP-SIN 18cをエッチングして除去するためには、 ウェハステージ温度を例えば60 以下と低くし、且つ、混合ガス中のCF₄を20±10 流量%程度に設定することが好ましい。

[0131]

以上のように、P-SIN 膜をSi0,膜に対して選択的にエッチングすることは可能であり、P-SIN 膜をハードマスクの上層部として用いることは最適である。

[0132]

CF₄とN₂の混合ガス中のCF₄の流量比を20%とし、ウェハステージ温度を60 に設定 してP-SIN 膜を除去する処理の前と後のキャパシタの±5 Vの分極電荷量Qswを調べたと 10 ころ、図16に示す結果が得られ、P-SIN 除去処理の前と後ではキャパシタの分極電荷量 Qswの差が見られず、キャパシタの劣化が生じないことがわかった。なお、図16におい て、T1~T4、C1~C4、B1~B4はそれぞれ半導体ウェハ上の異なる位置を示し ている。

[0133]

ところで、第1導電膜15のエッチングを終えた時点でハードマスク18のP-SIN 膜18 cが図11(a)のように最上層として残っていれば、上記した条件によりハードマスク1 8を下地絶縁膜10bに対して選択的にエッチングすることが可能である。

[0134]

従って、図17に示すように、ハードマスク18をTiN 膜18a、P-SIN 膜18c及びSi 20 0, 膜18bの三層構造から構成し、さらに、Si0, 膜18bの厚さを調整することにより、 第1導電膜15のエッチングを終えた状態でP-SIN 膜18cとTiN 膜18aのみがハード マスク18として残っているようにしてもよい。

[0135]

図17に示したハードマスク18は、例えば厚さ200nmのTiN 膜18a、厚さ600 nmのP-SIN 膜18c、厚さ400nmのSi0, 膜18bを順に形成した構造を有している 。そのSi0, 膜18bは、TEOSを用いてCVD法により形成されている。

[0136]

図18(a)は、そのような三層構造を採用したハードマスクを用いて、第1導電膜15、 強誘電体膜16及び第2導電膜17をエッチングすることにより形成されたキャパシタの 写真に基づく斜視図である。また、図18(b)は、そのキャパシタの断面図である。 [0137]

30

なお、上記した2つの実施形態において、層間絶縁膜を構成する材料として酸化シリコン 膜の代わりに酸化シリコン膜に不純物を導入した絶縁材を用いてもよい。また、上記した ハードマスクの最下層として、TiN 膜の他、チタン化合物膜、又はチタン膜を使用しても よい。さらに、各導電層、絶縁層、誘電体層について示された上記した膜厚は一例であっ て、上記した数値に限定されるものではない。

(付記1)半導体基板の上方に形成された絶縁膜と、

前記第1絶縁膜上に形成され、側面に不連続な段を有するキャパシタ下部電極と、

前記キャパシタ下部電極上に形成され且つ前記キャパシタの上部側面と連続した側面を有 40 するキャパシタ誘電体膜と、

前記キャパシタ誘電体膜上に形成され且つ前記キャパシタ誘電体膜の側面と連続した側面 を有するキャパシタ上部電極と

を有することを特徴とする半導体装置。

(付記2)前記半導体基板の表層に形成された不純物拡散領域と、

前記絶縁膜内に形成されて前記キャパシタ下部電極に接続され、且つ前記不純物拡散領域 に電気的に接続される導電性プラグとを

さらに有することを特徴とする付記1に記載の半導体装置。

(付記3)半導体基板の上方に絶縁膜を形成する工程と、

前記絶縁膜上に第1導電膜、誘電体膜及び第2導電膜を順に形成する工程と、

前記ハードマスクに覆われない領域の前記第2導電膜をエッチングしてキャパシタ上部電 極を形成する工程と、

(15)

- 前記ハードマスクに覆われない領域の前記誘電体膜をエッチングしてキャパシタ誘電体膜 を形成する工程と、
- 前記ハードマスクに覆われない領域の前記第1導電膜を前記絶縁膜が露出しない深さまで エッチングする工程と、
- 前記ハードマスクを構成する前記第2膜をエッチングして除去する工程と、
- 前記ハードマスクに覆われない領域の残りの前記第1導電膜を最後までエッチングしてキ ャパシタ下部電極を形成する工程と、
- 前記ハードマスクを構成する前記第1膜をエッチングにより除去する工程と
- を有することを特徴とする半導体装置の製造方法。

スクを形成する工程と、

- (付記4)前記キャパシタ下部電極の側面には段が形成されることを特徴とする付記3に 記載の半導体装置の製造方法。
- (付記5)前記第2膜は酸化シリコン膜であることを特徴とする付記3又は付記4に記載 の半導体装置の製造方法。
- (付記6)前記酸化シリコン膜は、ソースガスとしてTEOSを用いて形成されることを 20 特徴とする付記5に記載の半導体装置の製造方法。
- (付記7)半導体基板の上方に絶縁膜を形成する工程と、
- 前記絶縁膜上に第1導電膜、誘電体膜及び第2導電膜を順に形成する工程と、
- 前記第2導電膜上に金属又は金属化合物よりなる第1膜を形成する工程と、
- 前記絶縁膜とは異なる材料である窒化シリコン膜よりなる第2膜を前記第1膜上に形成す る工程と、
- 前記第2膜及び前記第1膜をキャパシタ平面形状にパターニングすることによりハードマ スクを形成する工程と、
- 前記ハードマスクに覆われない領域の前記第2導電膜をエッチングしてキャパシタ上部電 極を形成する工程と、
- 30

10

- 前記ハードマスクに覆われない領域の前記誘電体膜をエッチングしてキャパシタ誘電体膜 を形成する工程と、
- 前記ハードマスクに覆われない領域の前記第1導電膜をエッチングしてキャパシタ下部電 極を形成する工程と、
- 前記ハードマスクを構成する前記第2膜をフッ素と窒素を含むエッチングガスを用いてエ ッチングして除去する工程と、
- 前記ハードマスクを構成する前記第1膜をエッチングにより除去する工程と
- を有することを特徴とする半導体装置の製造方法。
- (付記8)前記窒化シリコン膜はプラズマCVD法により形成されることを特徴とする付 記7に記載の半導体装置の製造方法。

- (付記9)前記前記第2膜の除去の際には、前記半導体基板が載置されるステージ温度を 60 以下に設定することを特徴とする付記7又は付記8に記載の半導体装置の製造方法
- (付記10)前記エッチングガスは、CF4とN2混合ガスであって該混合ガス中のCF4のガ ス流量比は20±10流量%であることを特徴とする特徴とする付記7乃至付記9のいず れかに記載の半導体装置の製造方法。
- (付記11)前記第1膜、前記第2膜をパターニングする前に、前記第1膜の上には酸化 シリコン膜からなる第3膜を形成し、前記第3膜は前記第1膜及び前記第2膜とともにパ ターニングされて前記ハードマスクの一部を構成することを特徴とする付記7乃至付記1 0のいずれかに記載の半導体装置の製造方法。

(付記12)前記第3膜の膜厚は、前記第1導電膜のエッチングを終えるまでに除去される厚さに形成されることを特徴とする付記11に記載の半導体装置の製造方法。

(付記13)前記絶縁膜は、酸化シリコン又は酸化シリコン含有膜のいずれかであること を特徴とする付記3乃至付記12のいずれかに記載の半導体装置の製造方法。

(付記14)前記第1膜は、チタン膜又はチタン化合物膜のいずれかであることを特徴と する付記3乃至付記13のいずれかに記載の半導体装置の製造方法。

(付記15)前記第1導電膜は、白金族金属膜と白金族金属酸化物膜の少なくとも1つから構成されていることを特徴とする付記3乃至付記14のいずれかに記載の半導体装置の 製造方法。

(付記16)前記第1導電膜と前記第2導電膜のエッチングのためのエッチングガスとし 10 て、それぞれハロゲンガスに酸素を含む混合ガスを用いることを特徴とする付記3乃至付 記15のいずれかに記載の半導体装置の製造方法。

(付記17)前記誘電体膜は強誘電体膜であり、前記誘電体膜のエッチングガスとして、 ハロゲンガスと不活性ガスの混合ガスを用いることを特徴とする付記3乃至付記16のい ずれかに記載の半導体装置の製造方法。

(付記18)前記半導体基板の表層には不純物拡散領域が形成され、

前記不純物拡散領域に電気的に接続され且つ前記キャパシタ下部電極の上面に接続される 導電性プラグを前記絶縁膜に形成する工程と

をさらに有することを特徴とする付記付記3乃至付記17のいずれかに記載の半導体装置の製造方法。

20

30

(付記19)前記マスクの除去は、ダウンフローエッチングによることを特徴とする付記 3乃至付記18のいずれかに記載の半導体装置の製造方法。

【発明の効果】 以上述べたように本発明によれば、絶縁膜上に形成された第1導電膜、誘電体膜及び第2 導電膜をパターニングするために用いられるハードマスクの最上層として絶縁材料を用い 、その最上層の除去は第1導電膜のエッチングを中断して行っているので、ハードマスク を構成する絶縁性の最上層をエッチングして除去する場合にその下の絶縁膜が露出するこ とはなく、キャパシタの下地である絶縁膜のエッチングが抑制される。

【0139】

[0138]

さらに、本発明によれば、ハードマスクの最上層を窒化シリコンから構成し、このハード マスクを用いて第1導電膜、誘電体膜及び第2導電膜を連続してエッチングしてキャパシ タを形成するようにしているので、キャパシタを形成した後には、ハードマスクを構成す る絶縁性の最上層を絶縁膜に対して選択的にエッチングすることが容易であり、キャパシ タの下地である絶縁膜のエッチングを抑制することができる。

【図面の簡単な説明】

【図1】図1(a)~(c)は、従来の半導体装置の製造工程を示す断面図である。 【図2】図2(a)~(c)は、本発明の第1実施形態に係る半導体装置の形成工程を示す断 面図である(その1)。 【図3】図3(a),(b)は、本発明の第1実施形態に係る半導体装置の形成工程を示す断面 40 図である(その2)。 【図4】図4(a),(b)は、本発明の第1実施形態に係る半導体装置の形成工程を示す断面 図である(その3)。 【図5】図5(a),(b)は、本発明の第1実施形態に係る半導体装置の形成工程を示す断面 図である(その4)。 【図6】図6(a),(b)は、本発明の第1実施形態に係る半導体装置の形成工程を示す断面 図である(その5)。 【図7】図7(a),(b)は、本発明の第1実施形態に係る半導体装置の形成工程を示す断面 図である(その6)。 【図8】図8(a)~(c)は、本発明の第2実施形態に係る半導体装置の形成工程を示す断 50 面図である(その1)。 【図9】図9(a)~(c)は、本発明の第2実施形態に係る半導体装置の形成工程を示す断 面図である(その2)。 【図10】図10(a),(b)は、本発明の第2実施形態に係る半導体装置の形成工程を示す 断面図である(その3)。 【図11】図11(a),(b)は、本発明の第2実施形態に係る半導体装置の形成工程を示す 断面図である(その4)。 【図12】図12(a),(b)は、本発明の第2実施形態に係る半導体装置の形成工程を示す 断面図である(その5)。 【図13】図13(a),(b)は、本発明の第2実施形態に係る半導体装置の形成工程を示す 10 断面図である(その6)。 【図14】図14は、本発明の第2実施形態に係る半導体装置の製造方法に用いられるP-SIN ハードマスクを除去するためのエッチングガス混合比とエッチングレートの関係を示 す図である。 【図15】図15は、本発明の第2実施形態に係る半導体装置の製造方法に用いられるP-SIN ハードマスクを除去するためのエッチング時のウェハステージ温度とエッチングレー トの関係を示す図である。 【図16】図16は、本発明の第2実施形態に係る半導体装置の製造工程におけるハード マスクの除去前と除去後のキャパシタのQswの値の違いを示す図である。 【図17】図17は、本発明の第2実施形態に係る半導体装置の製造工程の他の例を示す 20 断面図である。 【図18】図18(a)は、図17に示したハードマスクを用いて形成されたキャパシタの 斜視図、図18(b)は、図17に示したハードマスクを用いて形成されたキャパシタの断 面図である。 【符号の説明】 1...シリコン(半導体)基板、2...素子分離絶縁膜、3...ゲート絶縁膜、4a,4b...ゲ ート電極、 5 a , 5 b , 5 c ... n 型不純物拡散領域、 6 ... サイドウォールスペーサ、 7 ... カバー絶縁膜、 8 … 層間絶縁膜、 9 … 導電性プラグ、 1 0 a … 酸化防止絶縁膜、 1 0 b … 下地絶縁膜、11a,11b…導電性プラグ、15…第1導電膜、15a…上部電極、1

6...強誘電体膜、16a...誘電体膜、17...第2導電膜、17a...上部電極、18...八-

ドマスク、18a…TiN 膜、18b…Si02膜、18c…P-SIN 膜、19…保護膜、20… 層間絶縁膜、21,21a…導電性プラグ、22a…配線、22b…導電性パッド、23

… 層間絶縁膜、24… 導電性プラグ。

【図1】 従来の半導体装置の製造工程







【図2】

本発明の第1実施形態に係る半導体装置の形成工程断面図(その1)







【 図 3 】 本発明の第1実施形態に係る半導体装置の形成工程断面図(その2)



5c 3

5b

5a 3

-1

`1a

【 図 4 】 本発明の第1実施形態に係る半導体装置の形成工程断面図(その3)





【図5】 本発明の第1実施形態に係る半導体装置の形成工程断面図(その4)

【図6】

本発明の第1実施形態に係る半導体装置の形成工程断面図(その5)













【図7】 本発明の第1実施形態に係る半導体装置の形成工程断面図(その6)











【図9】 本発明の第2実施形態に係る半導体装置の形成工程断面図(その2)







【図10】
本発明の第2実施形態に係る半導体装置の形成工程断面図(その3)





【図11]
本発明の第2実施形態に係る半導体装置の形成工程断面図(その4)



(b)



【図12】
本発明の第2実施形態に係る半導体装置の形成工程断面図(その5)





(b)



【図13】

本発明の第2実施形態に係る半導体装置の形成工程断面図(その6)





【図14】

本発明の第2実施形態に係る半導体装置の製造方法に用いられる P-SINハードマスクを除去するためのエッチング時の エッチングガス混合比とエッチングレートの関係

エッテンジンス加出日山とエッテングレートの関係



【図15】

本発明の第2支施形態に係る半導体装置の製造方法に用いられる P-SINハードマスクを除去するためのエッチング時の ウエハステージ温度とエッチングレートの関係



【図16】

本発明の第2実施形態に係る半導体装置の製造工程における ハードマスクの除去前と除去後のキャパシタのQswの値の違い



【図17】

本発明の第2実施形態に係る半導体装置の 製造工程の他の例を示す断面図





(a)







フロントページの続き

(56)参考文献 特開2002-043540(JP,A) 特開2001-274352(JP,A) 特開2001-230382(JP,A) 特開平11-186521(JP,A)

(58)調査した分野(Int.Cl., DB名)

H01L	21/8246
H01L	21/8242
H01L	27/105
H01L	27/108