(19) **日本国特許庁(JP)**

(51) Int. Cl.

(12) 特 許 公 報(B2)

FL

(11)特許番号

特許第4101643号 (P4101643)

(45) 発行日 平成20年6月18日(2008.6.18)

(24) 登録日 平成20年3月28日 (2008.3.28)

神奈川県厚木市長谷398番地 株式会社

神奈川県厚木市長谷398番地 株式会社

最終頁に続く

半導体エネルギー研究所内

半導体エネルギー研究所内

(72) 発明者 高山 徹

HO1L 25/04	(2006.01)	HO1L	25/04	Z		
HO1L 25/18	(2006.01)	HO1L	29/78	627D		
HO1L 21/336	(2006.01)	HO1L	27/12			
HO1L 29/786	(2006.01)	HO1L	21/20			
HO1L 27/12	(2006.01)					
				請求項の数 6	(全 16 頁)	最終頁に続く
(21) 出願番号	特願2002-377816((P2002-377816)	(73) 特許権	者 000153878		
(22) 出願日	平成14年12月26日	(2002.12.26)		株式会社半導体	エネルギー研究	訊
(65) 公開番号	特開2004-207652((P2004-207652A)		神奈川県厚木市	長谷398番地	<u>t</u>
(43) 公開日	平成16年7月22日((2004. 7. 22)	(72) 発明者	桑原 秀明		
審査請求日	平成17年12月20日	(2005.12.20)		神奈川県厚木市	長谷398番地	株式会社
				半導体エネルギ	一研究所内	
			(72) 発明者	丸山 純矢		
				神奈川県厚木市	長谷398番地	株式会社
				半導体エネルギ	一研究所内	
			(72) 発明者	大野 由美子		

(54) 【発明の名称】半導体装置の作製方法

(57)【特許請求の範囲】

【請求項1】

第1の基板上に絶縁膜を形成し、

前記絶縁膜上に金属膜を形成し、

前記金属膜上に酸化膜を形成することによって、前記金属膜上に酸化金属膜を形成し、 前記酸化膜上に複数の薄膜トランジスタを形成し、

前記複数の薄膜トランジスタ上に層間絶縁膜を形成し、

前記層間絶縁膜上に前記複数の薄膜トランジスタと電気的に接続する第1及び第2の電極をそれぞれ形成し、

前記層間絶縁膜上に、前記第1及び第2の電極の端部をそれぞれ覆うように保護膜を形成し、

前記第1及び第2の電極上に、前記第1及び第2の電極と電気的に接続する第1及び第 2の突起電極を形成し、

前記保護膜及び前記第1及び第2の突起電極上に接着剤を塗布し、

前記接着剤を介して第2の基板を貼り付け、

前記第1の基板を前記金属膜と前記酸化金属膜との界面から剥離し、

前記酸化金属膜を除去し、

前記酸化膜の裏面に熱伝導性を有する膜を形成し、

前記熱伝導性を有する膜の裏面に保護シートを貼り付け、

前記接着剤を除去することによって前記第2の基板を剥離し、

<u>前記第1及び第2の突起電極が多角形の集積回路フィルムに含まれるように前記保護シ</u>ートを分断する工程と、

<u>別の基板上に設けられた第3及び第4の電極を覆うように、金属粒子が分散した接着剤</u>を塗布する工程と、

前記第1及び第2の突起電極と前記別の基板に設けられた前記第3及び第4の電極とが 前記金属粒子を介してそれぞれ電気的に接続するように、かつ、複数の前記集積回路フィ ルムが横並びに配置されるように前記別の基板に貼り合わせる工程とを有することを特徴 とする半導体装置の作製方法。

【請求項2】

第1の基板上に絶縁膜を形成し、

前記絶縁膜上に金属膜を形成し、

前記金属膜上に酸化膜を形成することによって、前記金属膜上に酸化金属膜を形成し、 前記酸化膜上に複数の薄膜トランジスタを形成し、

前記複数の薄膜トランジスタ上に層間絶縁膜を形成し、

<u>前記層間絶縁膜上に前記複数の薄膜トランジスタと電気的に接続する第1及び第2の電極をそれぞれ形成し、</u>

前記層間絶縁膜上に、前記第 1 及び第 2 の電極の端部をそれぞれ覆うように保護膜を形成 し、

前記第1及び第2の電極上に、前記第1及び第2の電極と電気的に接続する第1及び第 2の突起電極を形成し、

前記保護膜及び前記第1及び第2の突起電極上に接着剤を塗布し、

前記接着剤を介して第2の基板を貼り付け、

前記第1の基板を前記金属膜と前記酸化金属膜との界面から剥離し、

前記酸化金属膜を除去し、

前記酸化膜の裏面に熱伝導性を有する膜を形成し、

前記熱伝導性を有する膜の裏面に保護シートを貼り付け、

前記接着剤を除去することによって前記第2の基板を剥離し、

<u>前記第1及び第2の突起電極が多角形の集積回路フィルムに含まれるように前記保護シ</u>ートを分断する工程と、

前記第1及び第2の突起電極上に第1及び第2導電性ペーストをそれぞれ付着させる工程と、

別の基板上に設けられた第3の電極と第4の電極との間に樹脂を塗布する工程と、

前記第1及び第2の突起電極と前記別の基板に設けられた前記第3及び第4の電極とが 前記第1及び第2の導電性ペーストを介して電気的に接続するように、かつ、複数の前記 集積回路フィルムが横並びに配置されるように前記別の基板とを貼り合わせる工程とを有 することを特徴とする半導体装置の作製方法。

【請求項3】

請求項2において、

前記集積回路フィルムに超音波振動を加えることによって、前記樹脂を前記集積回路フィルムと前記別の基板との間隙に拡散させることを特徴とする半導体装置の作製方法。

【請求項4】

請求項1乃至3のいずれか一において、

前記熱伝導性を有する膜は、10W/m・K以上の熱伝導率を有することを特徴とする 半導体装置の作製方法。

【請求項5】

請求項1乃至3のいずれか一において、

前記熱伝導性を有する膜は、ダイヤモンドライクカーボン又はアルミナであることを特徴とする半導体装置の作製方法。

【請求項6】

請求項1乃至5のいずれか一において、

10

20

30

40

20

30

50

前記第1及び第2の突起電極は、10~30μmの半田またはメッキにより形成された 導電体であることを特徴とする半導体装置の作製方法。

【発明の詳細な説明】

[00001]

【発明の属する技術分野】

本発明は、半導体実装技術に関し、特に転写技術を用いて作製した集積回路フィルムを実装した半導体装置およびその作製方法に関する。

[0002]

【従来の技術】

半導体チップを実装して形成される半導体装置の小型化、薄型化にとって、半導体チップ 10の薄型化は益々必要とされる技術である。

[0003]

通常、半導体実装技術においては、半導体素子が形成されたシリコンウェーハの裏面(つまり、素子として機能していない半導体層の一部)を研削(バックグラインド)し、数百μmの厚さにまで薄く加工する。

[0004]

しかしながら、シリコンウェーハ上に形成された絶縁膜や配線などの応力からの影響により、薄く加工したシリコンウェーハは反りを生じる等の問題がある。このような、シリコンウェーハの反りはダイシング等を困難にする等の問題を生じるため、半導体チップのさらなる薄型化への障害となっている。

[0005]

このため、シリコンウェーハの裏面研削工程において貼り付ける保護シートの貼り付け方法を工夫し、シリコンウェーハの反りを抑制するなどの対策がなされている(例えば、特許文献 1 参照)。

[0006]

【特許文献1】

特開2000-61785号公報(第2-4頁、第1図)

[0007]

この他、裏面研削の際、ウェーハの裏面に形成されるキズなども、半導体チップの薄型化への障害となる。

[00008]

従って、上記のような問題を解決するために、シリコンウェーハの裏面加工に頼らずに薄型化が実現できる、新たな半導体実装技術の開発が求められる。

[0009]

【発明が解決しようとする課題】

上記のような問題を鑑み、本発明では、転写技術を用いて作製した集積回路フィルムを実 装した半導体装置およびその作製方法について提供することを課題とする。

[0010]

【課題を解決するための手段】

本発明の半導体装置は、転写技術を用いて作製した集積回路フィルムを実装していること 40 を特徴としている。

[0011]

ここで、集積回路フィルムとは、基板上に形成された半導体膜を用いて作製された集積回路を、基板から分離することにより作製したフィルム状の集積回路をいう。前記基板としてはガラス基板や石英基板などを用いることができる。また集積回路を基板から分離する方法は、転写技術や、前記基板のみを選択的にエッチングする技術等を用いることが可能である。

[0012]

なお、本発明の半導体装置に実装された集積回路フィルムは、島状に分離した複数個の素子を有するものであり、各々の素子を構成する半導体層は30nm~60nmの厚さで形

成されている。また、複数の素子で構成された集積回路は、論理回路、メモリ等の機能を 有するものである。

[0013]

従来より用いられている半導体チップの厚さは、主に半導体層の厚さに依存して決まる。 転写技術を用いることで作製した集積回路フィルムは、膜厚30~60nmの半導体層を 有するフィルムであり、半導体チップと比較して飛躍的に薄い。

[0 0 1 4]

また、本発明の半導体装置に実装された集積回路フィルムにおいて、各々の素子を構成する半導体層の膜面は複数の面方位を有している。

[0015]

なお、前述のような30~60nmの半導体層を有する集積回路フィルムの厚さは、主に 配線および層間絶縁膜の積層数に依存して決まる。

[0016]

また、本発明の半導体装置は、集積回路フィルムに接する、熱伝導率が10W/m・K以上の膜を有することを特徴としている。

[0 0 1 7]

上記のような熱伝導性のよい膜を設けることにより、集積回路フィルムにおいて発生する 熱が放散されやすくなる。

[0018]

本発明の半導体装置は、集積回路フィルムと配線基板とが突起電極を介して電気的に接続していることを特徴としている。

[0019]

なお、前記配線基板はポリイミド等の絶縁体と、銅等の導電体とを用いて形成される。当該基板は硬質または可撓性を有するもののいずれでもよい。絶縁体としては、ポリイミド、ガラスエポキシ等の樹脂材料以外にアルミナや窒化アルミナ等のセラミック材料を用いることが可能である。また銅以外に、金等の材料を用いることが可能である。突起電極は厚さ10~30μmの半田またはメッキにより形成された導電体である。

[0020]

なお、前記基板には、複数個の集積回路フィルムが複数個、横並びに積載されていてもよい。また各々の集積回路フィルムは、CPUやメモリなど機能のことなるものでもよい。

[0021]

また本発明において、集積回路フィルムは、多角形で形成されている。これは、本発明の 集積回路フィルムが、シリコンウェーハのように劈開面に依存した分断を行う必要がない ため可能となる。

[0022]

【発明の実施の形態】

(実施の形態1)

本発明の実施の形態について、図1(A)~(C)を用いて説明する。本発明では、転写技術を用いて作製した集積回路フィルムを実装した半導体装置について説明する。

[0023]

図1(A)において、集積回路フィルム12と基板13とは突起電極(バンプ)15を介して電気的に接続している。集積回路フィルム12は、ガラス基板上に形成したTFTおよびTFTを駆動するための配線などを含めた層を、転写技術を用いて剥離し剥離し形成されたものである。つまり、シリコンウェーハのように裏面研削工程を用いることなく薄型化された集積回路フィルムである。基板13はポリイミド膜に銅などの導電性材料を配線した多層配線基板である。

[0024]

本実施の形態の半導体装置は、集積回路フィルム12と基板13とが、集積回路フィルム に形成されているスタガ型のTFTの上側が(つまり、半導体層を中心としてゲート電極 側が)、基板13と向かい合うように設けられている、フェイスダウン構造である。 10

20

30

00

40

[0025]

集積回路フィルム12には、多結晶珪素膜を島状に分離した半導体層からなるTFTが複数個形成されている。

[0026]

図1(B)は、集積回路フィルム12の一部の断面図である。絶縁膜23の上にNチャネル型TFT21とPチャネル型TFT22が形成されている。なおTFT21、22の半導体層は30~60nmの膜厚である。TFT21,22を覆う絶縁膜31の上には、TFT21、22に電気的信号を伝達するための配線35が形成されている。また、配線35と同じ層に電極33が形成されている。TFT21、22および配線35等を保護するための保護膜34の開口部から電極33が露出している。配線35は1%の珪素を含有するアルミニウム、層間絶縁膜31は酸化珪素等の250 以上の耐熱性を有する膜から形成されている。なお、集積回路フィルム12はガラス基板上に形成したTFT層を転写技術を用いて剥離したものであり、厚さは約1~10μmである。なお、TFT層とは、TFTの他、配線や絶縁層等を含むものをいう。

[0027]

集積回路フィルム 1 2 のうち、電極 3 3 とは反対の絶縁膜 2 3 が設けられている側には、熱伝導性の良い材料からできた膜 1 6 が形成されている。膜 1 6 を設けることにより、集積回路フィルム 1 2 内における発熱を放散することができる。膜 1 6 としては、約 1 0 W/m・K以上の熱伝導性を有するような金属材料(例えば、アルミニウム等)、若しくは、カーボンやアルミニウムを主成分としたセラミック材料(例えば、DLC(Diamond like Carbon)やアルミナ、窒化アルミ等カーボン等)等を用いればよい。

[0028]

図1(C)は、図1(A)に示した集積回路フィルム12と基板13との接続部(点線11で囲まれた部分)における断面図である。電極33の上には導電膜42、43が積層して形成されており、導電膜43の上に突起電極15が形成されている。また、集積回路フィルム12と基板13とは接着剤を用いて貼り合わされている。電極41と突起電極15とは接着剤中の金属粒子を介して電気的に接続している。なお、接着剤以外に導電性ペースト等を用いて電極41と突起電極15とを電気的に接続させてもよい。

[0029]

上記のように、TFTで形成された厚さ数μmの集積回路フィルムを実装することで、飛躍的に薄型化した半導体装置を作製することができる。

[0030]

なお、本実施の形態においては、TFTが形成された集積回路フィルムを用いているが、これ以外にもガラス基板或いは石英上等に形成した結晶質半導体膜を用いてメモリ等を形成したものを集積回路フィルムとした半導体装置を形成してもよい。

[0031]

【実施例】

(実施例1)

本実施例においては、転写技術を用いて作製した集積回路フィルムを実装した半導体装置 の作製方法について図2~5を用いて説明する。

[0032]

本実施例において作製した集積回路フィルムの厚さは数μmであり、従来の半導体チップと比較して飛躍的に薄型化している。従って、当該集積回路フィルムを実装した半導体装置も飛躍的に薄型化する。また、シリコンウェーハで作製した集積回路フィルムとは異なり、劈開面を考慮した切断を行う必要がないため、様々な形状に切り出すことができる。基板の一辺とほぼ同じ寸法で切り出すことも可能である。さらに、シリコンウェーハと異なり、半導体層が各々島状に分離して形成されている。このため、TFTにかかる応力が分散され、曲げなどのストレスに対する強度がシリコンウェーハで作製した集積回路フィルムよりも強く、実装時や実装後の半導体装置においても曲げなどの外的ストレスに強い。また、半導体装置の作製工程においても、裏面研削による薄型化を行う必要がないため

10

20

30

40

、裏面研削工程において発生する不良を回避できる。また、裏面研削工程を要しないため、TFT形成工程と突起電極(バンプ)形成工程とを連続して行うことができる。

[0033]

まず、ガラスからなる第1の基板700上にTFTを形成する。TFT形成は以下のようにして行う。

[0034]

第1の基板700の上に絶縁膜701を形成する。本実施例では、絶縁膜701として酸化窒化珪素膜(SiON)を膜厚100nmで成膜して形成した。成膜はPCVD法を用いて行った。

[0035]

絶縁膜701の上に金属702を形成する。本実施例においては、金属膜702としてタングステン(W)をスパッタ法で膜厚50nmで成膜して形成した。成膜はスパッタ法を用いて行った。

[0036]

さらに金属膜702の上に酸化膜703を形成した。本実施例においては、酸化膜703として、酸化珪素を膜厚200mmで成膜して形成した。成膜はスパッタ法を用いて行った。また、金属膜702と酸化膜703の形成は、大気中にさらすことなく、連続して行った。なお、酸化膜703の膜厚は、上記の値に限らないが、金属膜702の膜厚の2倍以上の膜厚とすることが好ましい。

[0037]

なお、金属膜702と酸化膜703を積層形成することで、金属膜702と酸化膜703との界面に、非晶質の酸化金属膜704aが形成される。なお、本実施例においては、金属膜702としてタングステン、酸化膜703として酸化珪素を用いているため、酸化金属膜704aとして酸化タングステン(WO $_X$)が膜厚4nmで形成される。なお、タングステン(W)以外に、モリブデン(Mo)、タングステンとモリブデンの合金($_X$ Mo $_{1-X}$)等を用いてもよい。また、金属膜704aに酸素を添加し、後の工程における剥離を促進したり、若しくは窒素を添加し、剥離を抑制したりしてもよい。これらの添加の有無、添加量等は、必要に応じて適宜調整すればよい。

[0038]

次に、基板端面に成膜された金属膜702と酸化膜703を02アッシングで除去する。【0039】

次に、酸化膜 7 0 3 の上に下地絶縁膜 7 9 0 を形成する。下地絶縁膜 7 0 5 は酸化窒化珪素膜 (S i O N) を 1 0 0 n m の膜厚で成膜して形成する。下地絶縁膜 7 0 5 は、後に形成する半導体層中にガラス基板などから不純物が混入するのを阻止するために形成される

[0040]

次に、結晶質半導体膜705を形成する。結晶質半導体膜705は非晶質珪素膜を膜厚54nmで成膜した後、これを結晶して形成する。なお、非晶質珪素膜の成膜はPCVD法を用いて行った。また、本実施例において、非晶質珪素膜中には水素が含有されている。

[0041]

本実施例において、上記非晶質珪素膜中には $2\ 1$. $5\ \%$ (組成比)の水素が含有されている。これは、赤外線分光法($F\ T$ - $I\ R$)を用いた定量分析により、上記非晶質珪素膜中の $S\ i$ - $H\ \emph{m}\ 1$. $0\ 6\ \times\ 1\ 0^{22}$ atoms $/\ cm^3$ 、 $S\ i$ - $H_2\ \emph{m}\ 8$. $3\ 4\ \times\ 1\ 0^{19}$ atoms $/\ cm^3$ の 濃度であるという結果より算出して得られた値である。

[0042]

次に上記非晶質珪素膜の表面に触媒金属元素であるNiを添加した後、500、1時間の熱処理を行う。さらに連続して550、4時間、ファーネスによる熱処理を行い、第1の多結晶珪素膜を形成する。

[0043]

なお、410 以上の熱処理を施すことにより、非晶質珪素膜中に含有されている水素は

20

10

30

40

10

20

40

50

拡散する。また、400 以上の熱処理を施すことにより、非晶質の酸化金属膜704aは結晶化し、結晶質の酸化金属膜704bとなる。また結晶化により、酸化金属膜704bは2nmの膜厚になる。つまり、本実施例では、上述のように410 以上の温度条件下での熱処理を施すため、水素拡散と酸化金属膜704aの結晶化が同時に行われている。従って、非晶質の酸化タングステンは結晶質の酸化タングステンとなる。なお、本実施例のような第1の多結晶珪素膜を形成する以外の工程において410 以上の熱処理を施すことも可能である。

[0044]

次に、第1の多結晶珪素膜にエキシマレーザー光を照射して結晶性を向上させた第2の多結晶珪素膜を形成した。

[0045]

次に、オゾン水を用いて第2の結晶質珪素膜表面に1 n mの膜厚の薄い酸化膜を形成し、さらにその上に非晶質珪素膜をスパッタ法により100 n mの膜厚で形成した。そして、550、4時間のファーネスによる熱処理を行い、結晶質珪素膜中に含有されている触媒金属元素を、非晶質珪素膜中へと移動させた(ゲッタリング処理)。ゲッタリング処理後、不要になった非晶質珪素膜(ゲッタリング後は触媒金属元素の効果により結晶質珪素膜となる場合がある)をTMAH溶液を用いて除去し、さらに薄い酸化膜をフッ酸溶液を用いて除去し、結晶質半導体膜705を形成した。

[0046]

なお、上記の結晶質半導体膜705は膜面は、<111>晶帯面に属する複数の結晶面を 有する。

[0047]

なお、実施例のように触媒金属元素としてNiを用いた結晶化以外にも、公知の結晶化方法(固相成長法、レーザー結晶化法等)により結晶質半導体膜705を形成してもよい。

[0048]

[0049]

次に、上記のようにして得られた結晶質半導体膜705をパターニングおよびエッチングにより所望の形状に加工して素子分離した半導体層706a、706bを形成する。

[0050]

[0051]

次に、半導体層706a、706bの上にゲート絶縁膜707を形成する。さらにゲート 絶縁膜707の上にゲート電極708を形成する。ゲート絶縁膜707は酸化珪素膜を3 0nmの膜厚で成膜して形成する。また、ゲート電極は、窒化タンタル(TiN)とタン グステン(W)をそれぞれ膜厚30nm、370nmで成膜した後、パターニングおよび エッチングにより加工して形成する。

[0052]

次に、n型不純物である燐を添加し、n型の低濃度不純物領域709を形成する。さらに

、p型不純物であるボロンを添加し、p型の低濃度不純物領域710を形成する。

[0053]

次にゲート電極708の側壁にサイドウォール711を形成する。

[0054]

次に、 n 型不純物である燐を添加し、 n 型のソース(或いは、ドレイン) 7 1 2 を形成する。さらに、 p 型不純物であるボロンを添加し、 p 型のソース(或いは、ドレイン) 7 1 3 を形成する。

[0055]

上記のように、結晶質半導体膜705を用いてnチャネル型TFT714、pチャネル型 TFT715をそれぞれ形成する。

[0056]

次に、TFT714、715を覆うように層間絶縁膜716を形成する。層間絶縁膜71 6は酸化珪素膜を成膜して形成する。さらに、層間絶縁膜716の表面を平坦化する。層間絶縁膜716の形成後、添加した不純物の活性化を行う。

[0057]

次に、層間絶縁膜 7 1 6 を貫通し、ソース(或いは、ドレイン) 7 1 2 , 7 1 3 に至るコンタクトホールを開孔する。

[0058]

次に、TFT714および715に電気的信号を伝達するための配線717および電極7 18を形成する。配線717および電極718は、層間絶縁膜716の上の同じ層で形成する。なお、本実施例では、チタン(Ti)、1%の珪素を含有するアルミニウム膜(Ai・Si)、チタン(Ti)を積層した後、パターニングおよびエッチングによりこれらを加工して配線717および電極718を形成した。

[0059]

次に、開口部を有する保護膜719を形成する。保護膜719は、層間絶縁膜716の上方に酸化珪素膜を500nmの膜厚で成膜した後、パターニング及びエッチングにより開口部を形成して作製した。なお、保護膜719の開口部において、電極718が露出している。

[0060]

以上のようにして、下地絶縁膜705から保護膜719までが形成されたものをTFT層720とする。

[0061]

次に、電極 7 1 8 の上に導電膜 7 3 0 及び突起電極 (バンプ) 7 3 1 を形成する。導電膜 7 3 0 は、クロム (C r) および銅 (C u) を積層して形成される。また突起電極 7 3 1 は、 P b S n や金 (A u) を材料として、半田により形成される。なお、突起電極 7 3 1 の厚さは 2 0 μ m である。なお、導電膜 7 3 0 は突起電極 7 3 1 との密着性のよい材料であれば、上記以外のものでもよい。

[0062]

なお、半田による熱に耐え得るよう、層間絶縁膜716および保護膜719は250 以上の耐熱性をもつ材料で形成されていることが好ましい。なお、無機材料、有機材料のいずれを用いても構わない。

[0063]

次に、突起電極731が形成されたTFT層720を剥離する工程について説明する。

[0064]

次に、接着剤740を保護膜719の上方に塗布する。なお接着剤は約60μmの膜厚で塗布し、突起電極731を被覆するようにする。接着剤740を塗布後、焼成し、さらに紫外光を照射して効果させる。本実施例では、接着剤740として自己平坦性を有する水溶性樹脂を用いている。なお、接着剤740は、エポキシ系、アクリレート系、シリコーン系等を組成とする。

[0065]

50

10

20

30

10

20

30

40

50

次に、剥離する領域の周縁の一部にダイヤモンドペンで切り込みを入れ、意図的に損傷させる。切り込みを入れた部分は、外圧により金属膜702、酸化金属膜704b、酸化膜703の界面における密着性が低下し、当該部分から剥離が生じやすくなる。なお、ダイヤモンドペンで切り込みを入れる以外に、スクライバー装置を用いて、押し込み量を1mmとし、切り込みを入れてもよい。若しくは、剥離する領域の周縁に沿ってレーザー光を局所的に照射して意図的に損傷を与えることにより、金属膜702、酸化金属膜704b、酸化膜703の界面における密着性を低下させてもよい。

[0066]

次に、両面テープ741を用いて、接着剤740の上に第2の基板742を貼り付ける。ここで、接着剤740が自己平坦性を有するため、接着剤740の表面と第2の基板742の表面がほぼ並行になるように接着できる。さらに、第1の基板700にも両面テープ742を用いて、第3の基板743を貼り付ける。第3の基板743は第1の基板700の破損防止のために貼り付ける。

[0067]

次に、前述の意図的に損傷させ、金属膜702、酸化金属膜704b、酸化膜703の界面において、第1の基板700を物理的手段例えば、人間の手、ノズルから吹付けられるガスの風圧、超音波等)により引き剥がす。

[0068]

以上のようにして、第1の基板700上に形成したTFT層720を第2の基板742に 転写する。

[0069]

なお、転写後、TFT層720の下部には酸化金属膜704bおよび酸化膜703が残る。本実施例では、酸化金属膜704bのみを除去する。

[0070]

次に、酸化膜 7030 上に熱伝導性の良い膜 744 を形成する。本実施例では、膜 744 として D L C (Diamond like Carbon)を 10μ mの厚さで成膜し形成した。なお、 D L C 以外にも A 1_2 O $_3$ 等をもちいてもよい。

[0071]

次に、膜744の上に保護シート745を貼り付ける。保護シート745は粘着剤層を有するものを用いた。

[0072]

次に両面テープ741から第2の基板742を引き剥がす。さらに両面テープ741を引き剥がした後、純水に浸し接着剤740を除去する。これによりTFT層720は保護シート744に貼り付けられた状態となる。

[0073]

次に、保護シート745に貼り付けられたTFT層720を保護シート745ごと切断して所望の形状にし、複数個の集積回路フィルム750を作製する。

[0074]

なお、第2の基板742はTFT層を切断した後に剥がしても構わない。また、第2の基板742を剥がすときに保護シートが剥がれないように、粘着性について考慮しなければならない。

[0075]

また本実施例においては、金属膜を利用した剥離方法について説明したが、当該方法に限らず、第1の基板を溶解する方法や、第1の基板裏面へのレーザー光照射を利用した方法など、他の方法を用いても構わない。

[0076]

以上のように、転写技術を用いて作製した集積回路フィルム 7 5 0 を実装する方法について、次に説明する。

[0077]

ポリイミド膜に銅などの導電性材料を多層で配線した第4の基板751に接着剤752を

塗布する。なお、第4の基板751には電極753が形成されている。また、接着剤752には絶縁膜で覆われた金属粒子が分散されている。

[0078]

次に、第4の基板751の電極753上に集積回路フィルム750の電極718が重なるようにアライメントし、第4の基板751と集積回路フィルム750とを貼り合わせる。この時、電極718上に形成した突起電極731が接着剤752中の金属粒子を介して電極753と電気的に接続する。なお、金属粒子を覆う絶縁膜は、接合する際に突起電極731と電極753の加圧力で破壊されるため導通が得られる。また、突起電極731が形成されていない部分においては、絶縁膜は破壊されないため、絶縁性が保たれる。

[0079]

次に、集積回路フィルム750に紫外線を照射し、保護シート744を剥がす。なお、保護シート744は、集積回路フィルム750と第4の基板751とを貼り合わせる前に剥がしてもよい。

[0800]

以上のようにして、本発明の半導体装置を作製する。

[0081]

(実施例2)

本実施例では、実施例1とは異なる方法で集積回路フィルム750と第4の基板751と を貼り合わせて作製した半導体装置について、図6を用いて説明する。

[0082]

ポリイミド膜に銅などの導電性材料を多層で配線した第5の基板770に樹脂771を塗布する。なお、第4の基板751には電極753が形成されている。

[0083]

また、突起電極731に導電性ペーストを付着させる。

[0084]

次に、第4の基板 7 5 1 の電極 7 5 3 上に集積回路フィルム 7 5 0 の電極 7 1 8 が重なるようにアライメントし、電極 7 5 3 と突起電極 7 3 1 とを貼り合わせる。

[0085]

さらに集積回路フィルム750に超音波振動を加え、樹脂771を集積回路フィルム75 0と第4の基板751の間隙全体に拡散させる。さらに加熱処理を施し、樹脂771を硬化させる。

[0086]

次に、集積回路フィルム750に紫外線を照射し、保護シート745を剥がす。なお、保護シート744は、集積回路フィルム750と第4の基板751とを貼り合わせる前に剥がしてもよい。

[0087]

以上のようにして、本発明の半導体装置を作製する。本実施例により作製した半導体装置 も、実施例 1 と同様に、集積回路フィルムの厚さが数 μ m であるため、従来の半導体チッ プと比較して飛躍的に薄型化している。

[0088]

(実施例3)

本実施例では、転写技術を用いて作製した集積回路フィルムを用いて作製したマルチフィルムモジュールについて、図7を用いて説明する。

[0089]

実施例1に記載の結晶質半導体膜705迄形成する方法を用いて、結晶質半導体膜を形成した後、当該結晶質半導体膜を用いて、CPU、フラッシュメモリ、SRAM、DRAM、Logicをそれぞれ異なる基板上に形成する。

[0090]

次に、実施例1に記載のTFT714、715形成以後の工程と同様の方法を用いて、CPU、フラッシュメモリ、SRAM、DRAM、Logicをそれぞれ搭載した集積回路フィ

10

20

30

40

ルム7001,7002、7003、7004、7005を形成する。なお、本実施例において、集積回路フィルム7001~7005には熱伝導性の良い材料からなる膜が形成されている。

[0091]

次に、プリント基板の両面に多層配線層を形成した第5の基板7010に、実施例1に記載の実装方法、若しくは実施例2に記載の実装方法と同様の方法を用いて、各々の集積回路フィルム7001~7005を貼り付ける。

[0092]

図 7 (A) における断面図 (A - A ') を図 7 (B) に示す。図 7 (B) において、第 5 の基板 7 0 1 0 上には、集積回路フィルム 7 0 0 1 ~ 7 0 0 5 が実装されている。

[0093]

実施例1に記載のように、本発明における集積回路フィルムは、シリコンウェーハのように劈開面に制限されることないため、様々な形状に切断できる。従って、第5の基板上での、集積回路フィルム7001~7005の配置および第5の基板7010における配線の自由度が上がる。

[0094]

以上のようにして、フリップチップ型のマルチフィルムモジュールを作製できる。なお、 本発明のマルチフィルムモジュールは転写技術を用いて作製した集積回路フィルムにより 形成しているため、飛躍的に薄型化している。

[0095]

(実施例4)

本実施例では、本発明の半導体装置を搭載した電子機器の例について図10を用いて説明する。本発明の半導体装置を搭載することによりより薄型化した電気機器を作製できる。なお本発明の半導体装置は図8、9のように実装され、各電子機器の本体内部に搭載されている。

[0096]

図8において、マザーボード800には、本発明を適用して作製したマルチフィルムモジュール820が実装されている。マルチフィルムモジュール820には複数の集積回路フィルム821~824が実装されている。各々の集積回路フィルムは、Logic821、Flash Memory822、SRAM823、DRAM824を実装しており、それぞれ異なる基板上で形成された後、転写技術を用いて作製されたものである。また、CPU810、Logic811も、本発明を適用して薄型化したものである。本発明の半導体装置Logic811のようにL字形など様々な形状をとることができる。なお、実施例1~3には、フェイスダウン型の半導体装置の例を示したが、ワイヤボンディング法により実装しても構わない。この場合においても、様々な形状の集積回路フィルムを実装できる。

[0097]

また図9(A)において、基板903にはドライバー901およびコントローラ902が 実装されている。なお、図9(B)は図9(A)の断面図(B-B')である。基板90 3にはFPC904が装着されており、FPC904を介して、例えば表示装置などに接 続される。ドライバー901およびコントローラ902は本発明の半導体装置である。な お、本実施例において基板903は可撓性を有する基板である。

[0098]

図 1 0 (A) は、本発明を適用して作製したノート型のパーソナルコンピュータであり、 本体 3 0 0 1、筐体 3 0 0 2、表示部 3 0 0 3、キーボード 3 0 0 4 などによって構成されている。

[0099]

図 1 0 (B) は、本発明を適用して作製した携帯情報端末(P D A) であり、本体 3 0 2 1 には表示部 3 0 2 3 と、外部インターフェイス 3 0 2 5 と、操作ボタン 3 0 2 4 等が設けられている。また操作用の付属品としてスタイラス 3 0 2 2 がある。

[0100]

50

10

20

30

図 1 0 (C) はビデオカメラであり、本体 3 0 3 1 、表示部 3 0 3 2 、音声入力 3 0 3 3 、操作スイッチ 3 0 3 4 、バッテリー 3 0 3 5 、受像部 3 0 3 6 などによって構成されている。

[0101]

図 1 0 (D) は、本発明を適用して作製した携帯電話である。本体 3 0 4 1 には表示部 3 0 4 4 と、音声出力部 3 0 4 3 、操作スイッチ 3 0 4 5 、アンテナ 3 0 4 6 等が設けられている。

[0102]

図 1 0 (E) はデジタルカメラであり、本体 3 0 5 1 、表示部(A) 3 0 5 7 、接眼部 3 0 5 3 、操作スイッチ 3 0 5 4 、表示部(B) 3 0 5 5 、バッテリー 3 0 5 6 などによって構成されている。

10

[0103]

【発明の効果】

本発明の半導体装置に実装している集積回路フィルムの厚さは数μmであり、従来のものと比較して飛躍的に薄型化している。従って、当該集積回路フィルムを実装した本発明の半導体装置も飛躍的に薄型化している。また、集積回路フィルムを様々な形状に切り出すことができるため、例えば一つの多層配線基板に複数個の集積回路フィルムを実装する場合において、レイアウトが多様化し実装密度を上げることができる。本発明の半導体装置に実装された集積回路フィルムは、半導体層が各々島状に分離して形成されている。これがある、TFTにかかる応力が分散され、曲げなどのストレスに対する強度がシリコンウェーハで作製した集積回路フィルムよりも強く、実装時や実装後の半導体装置においても地げなどの外的ストレスに強い。また、半導体装置を作製する工程においても、裏面研削工程において発生する不良を回避でき、歩留まりの向上につながる。また、裏面研削工程を要しないため、TFT形成工程と突起電極(バンプ)形成工程とを連続して行うことができる。


[0104]


【図面の簡単な説明】


- 【図1】本発明の半導体装置を説明する図。
- 【図2】本発明の半導体装置の作製方法を説明する図。
- 【図3】本発明の半導体装置の作製方法を説明する図。
- 【図4】本発明の半導体装置の作製方法を説明する図。
- 【図5】本発明の半導体装置の作製方法を説明する図。
- 【図6】本発明の半導体装置の作製方法を説明する図。
- 【図7】本発明の半導体装置の作製方法を説明する図。
- 【図8】本発明の半導体装置を適用したモジュールの模式図。
- 【図9】本発明の半導体装置を適用したモジュールの模式図。
- 【図10】本発明の半導体装置を適用した電子機器。

20

【図1】










12 集積回路フィルム 13 基板 15 突起電極(パンプ) 16膜 21,22 TFT 23絶線膜 31 絶縁膜 33 電極 34 保護膜 35 配線 41 電極 42 導電膜

【図2】




【図3】






740 接着剤 741 両面テープ 742 第2の基板 743 第3の基板 746 両面テープ

【図4】




744 膜 745 保護シート 750 集積回路フィルム

【図5】




(B)




750 集積回路フィルム 751 第4の基板 752 接着剤 753a,753b 電極 718a,718b 電極 731a,731b 突起電極(バンプ)

【図6】





(B)



750 集積回路フィルム 751 第4の基板 753a,753b 電極 771 樹脂 772 導電性ベースト 718a,718b 電極 731a,731b 突起電極(バンブ)


【図7】






7091,7002,7003,7004,7005 集積回路フィルム 7010 第5の基板 7011 基板 7012 多層配線層 7013 ボール 7014 導電体


【図8】



【図9】



【図10】



フロントページの続き

(51) Int.CI. F I

H 0 1 L 21/20 (2006.01)

(72)発明者 後藤 裕吾

神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究所内

(72)発明者 新川 悦子

神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究所内

(72)発明者 山崎 舜平

神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究所内

審査官 今井 拓也

(56)参考文献 特開平11-74533(JP,A)

特開平8-262474(JP,A)

特開2002-244576(JP,A)

特開2001-102523(JP,A)

(58)調査した分野(Int.CI., DB名)

H01L 25/04

H01L 25/18

H01L 21/336

H01L 29/786

H01L 27/12

H01L 21/20