

(19)日本国特許庁(JP)

(12)特許公報(B2)

(11)特許番号  
特許第7236549号  
(P7236549)

(45)発行日 令和5年3月9日(2023.3.9)

(24)登録日 令和5年3月1日(2023.3.1)

(51)国際特許分類	F I
H 0 1 L 23/12 (2006.01)	H 0 1 L 23/12 5 0 1 P
H 0 1 L 23/00 (2006.01)	H 0 1 L 23/00 C
H 0 1 L 23/34 (2006.01)	H 0 1 L 23/34 A

請求項の数 4 (全15頁)

(21)出願番号	特願2021-545754(P2021-545754)	(73)特許権者	520350546 珠海越亜半導体股 分 有限公司 ZHUHAI ACCESS SEMIC ONDUCTOR CO., LTD 中華人民共和国 5 1 9 1 7 5 広東省珠海 市斗門区珠峰大道北 3 2 0 9 号 F P C 廠 房
(86)(22)出願日	令和2年7月24日(2020.7.24)	(74)代理人	110001195 弁理士法人深見特許事務所
(65)公表番号	特表2022-542332(P2022-542332 A)	(72)発明者	陳 先 明 中華人民共和国 5 1 9 1 7 5 広東省珠海 市斗門区珠峰大道北 3 2 0 9 号 F P C 廠 房
(43)公表日	令和4年10月3日(2022.10.3)	(72)発明者	謝 炳 森 中華人民共和国 5 1 9 1 7 5 広東省珠海 市斗門区珠峰大道北 3 2 0 9 号 F P C 廠 房
(86)国際出願番号	PCT/CN2020/104571		
(87)国際公開番号	WO2021/253573		
(87)国際公開日	令和3年12月23日(2021.12.23)		
審査請求日	令和3年8月4日(2021.8.4)		
(31)優先権主張番号	202010546032.7		
(32)優先日	令和2年6月16日(2020.6.16)		
(33)優先権主張国・地域又は機関	中国(CN)		

最終頁に続く

(54)【発明の名称】 放熱兼電磁シールドの埋め込みパッケージ構造の製造方法

(57)【特許請求の範囲】

【請求項 1】

放熱兼電磁シールドの埋め込みパッケージ構造の製造方法であって、スルーホール及びキャビティユニットを備える第1の誘電体層を提供するステップであって、前記第1の誘電体層の周面及び前記スルーホール内は金属層で被覆されているステップと、

キャビティユニット内に絶縁層を設け、電子部品を前記絶縁層の底部に実装し、前記絶縁層を硬化させ且つそれにフォトリソグラフィを行って電子部品の端子を露出させるステップであって、前記電子部品の上端は前記絶縁層から露出するステップと、

前記第1の誘電体層の上面及び下面に第1の金属層を形成し、前記第1の金属層に対してフォトリソグラフィを行って第1の回路層及び第1のシールド層を形成するステップであって、前記第1の回路層は前記端子及び前記スルーホールに連通し、前記第1のシールド層は前記第1の誘電体層の周面の金属層に連通するステップと、を含み、

キャビティユニット内に絶縁層を設け、電子部品を前記絶縁層の底部に実装し、前記絶縁層を硬化させ且つそれにフォトリソグラフィを行って電子部品の端子を露出させるステップは、

前記第1の誘電体層の下面にテープを積層するステップと、

一定量の感光性液体誘電体材料をキャビティユニットに充填して絶縁層を形成するステップと、

電子部品を前記絶縁層の底部に実装するステップと、

10

20

前記絶縁層を半硬化させるステップと、

前記テープを取り外すステップと、

前記絶縁層を高温で硬化させ且つそれにフォトリソグラフィを行って電子部品の端子を露出させるステップと、を含むことを特徴とする放熱兼電磁シールドの埋め込みパッケージ構造の製造方法。

【請求項 2】

前記第 1 の金属層を形成するステップは、

金属及び / 又は金属合金材料であるシード層を前記第 1 の誘電体層の上面に形成するステップと、

一定の厚さの金属材料である被覆層を前記シード層の表面に形成するステップと、を含むことを特徴とする請求項 1 に記載の放熱兼電磁シールドの埋め込みパッケージ構造の製造方法。

10

【請求項 3】

前記金属層の数が  $N$  であり、第  $N$  の金属層の表面に第  $N + 1$  の誘電体層を形成し、前記第  $N + 1$  の誘電体層に対してフォトリソグラフィ及びコーティングを行って第  $N + 1$  の金属層を形成するステップと、

前記第  $N + 1$  の金属層に対してフォトリソグラフィを行って第  $N + 1$  の回路層及び第  $N + 1$  のシールド層を形成するステップであって、前記第 1 の回路層、……前記第  $N + 1$  の回路層は前記スルーホールに連通し、前記第 1 のシールド層、……前記第  $N + 1$  のシールド層は前記誘電体層の周面の金属層に連通する ( $N - 1$ ) ステップと、をさらに含むことを特徴とする請求項 1 又は 2 に記載の放熱兼電磁シールドの埋め込みパッケージ構造の製造方法。

20

【請求項 4】

前記第 1 のシールド層は前記第  $N + 1$  のシールド層及び前記誘電体層の周面の金属層に連通し、前記第 1 のシールド層と前記第  $N + 1$  のシールド層との連通方式は、

前記キャビティユニットの上面に位置する対応する第  $N + 1$  の誘電体層を完全にエッチ除去し、金属を充填することで前記第 1 のシールド層及び前記第  $N + 1$  のシールド層を金属によってシームレスに接続する方式、

前記キャビティユニットの上面に位置する対応する第  $N + 1$  の誘電体層を部分的にエッチ除去してスルーホールウィンドウを形成し、金属を充填することで前記第 1 のシールド層及び前記  $N + 1$  のシールド層をスルーホールによって連通させる方式、のうちの少なくとも 1 つを含むことを特徴とする請求項 3 に記載の放熱兼電磁シールドの埋め込みパッケージ構造の製造方法。

30

【発明の詳細な説明】

【技術分野】

【0001】

本出願は半導体パッケージ技術分野に関し、特に放熱兼電磁シールドの埋め込みパッケージ構造の製造方法に関する。

【背景技術】

【0002】

電子製品の体積が日に日に軽く且つ薄くなり、集積度が日増しに高くなり、埋め込みパッケージ技術もますます人気になってきているが、集積度の増加や、演算能力の向上につれて、パッケージの放熱性、電磁干渉耐性への要件も次第に高くなっている。

40

【0003】

現在の市場では、放熱性は電子部品の 1 つの表面において接続銅柱によって実現され、電磁干渉耐性は基板の外部において金属パッケージハウジングを用いて実現されることが多く、従来のパッケージ技術では、放熱と抗電磁干渉の機能を両立させて設計することができない。

【発明の概要】

【発明が解決しようとする課題】

50

## 【 0 0 0 4 】

本出願は関連技術における技術的課題の1つを少なくともある程度を解決することを目的とする。このために、本出願は放熱兼電磁シールドの埋め込みパッケージ構造及びその製造方法並びに基板を提供し、以下は本明細書で詳しく説明された主題の概要である。本概要は特許請求の範囲を限定するためのものではない。前記技術的解決手段は以下のとおりである。

## 【課題を解決するための手段】

## 【 0 0 0 5 】

第1の態様によれば、本出願の実施例は、

上面及び下面を備え、内部に少なくとも1つのキャビティユニットが設けられる誘電体層と、

10

前記キャビティユニット内に設けられる絶縁層であって、前記キャビティユニットが前記絶縁層により部分的に充填される、絶縁層と、

一端が前記絶縁層に埋め込まれ、他端が前記キャビティユニット内に露出し、端子を含む電子部品と、

前記誘電体層の上面及び下面を貫通し、前記端子に連通するスルーホールと、

前記誘電体層の6つの表面及び前記スルーホール内を被覆し、それぞれシールド層及び回路層を形成するための金属層であって、前記シールド層は前記電子部品の露出した一端を被覆し、前記シールド層と前記回路層は前記誘電体層によって隔てられる、金属層と、を備える放熱兼電磁シールドの埋め込みパッケージ構造を提供する。

20

## 【 0 0 0 6 】

本出願の第1の態様の実施例に係る放熱兼電磁シールドの埋め込みパッケージ構造は、少なくとも以下の有益な効果を奏する。一方では、誘電体層の6つの表面にシールド層を形成することで、電磁放射から全方位的に保護する効果を達成する。他方では、スルーホールが電子部品の端子に連通し且つ上下面の回路層まで引き出すことで効率的な放熱を実現する。なお、電子部品の端子の裏面に位置するシールド層は電磁シールド機能を実現できるだけでなく、放熱機能も備える。

## 【 0 0 0 7 】

任意選択で、本出願の1つの実施例では、前記誘電体層は少なくとも1層を備え、各層の前記誘電体層の表面に回路層が設けられる。

30

## 【 0 0 0 8 】

任意選択で、本出願の1つの実施例では、前記電子部品の露出した一端を被覆するシールド層及び前記誘電体層表面のシールド層はさらにスルーホールを介して連通することができる。

## 【 0 0 0 9 】

任意選択で、本出願の1つの実施例では、前記金属層はシード層及び被覆層を備え、前記シード層は前記被覆層の底部に設けられる。

## 【 0 0 1 0 】

任意選択で、本出願の1つの実施例では、前記絶縁層は高温で硬化可能な液体感光性誘電体材料である。

40

## 【 0 0 1 1 】

第2の態様によれば、本出願の実施例は、

スルーホール及びキャビティユニットを備える第1の誘電体層を提供するステップであって、前記第1の誘電体層の周面及び前記スルーホール内は金属層で被覆されているステップと、

キャビティユニット内に絶縁層を設け、電子部品を前記絶縁層の底部に実装し、前記絶縁層を硬化させ且つそれにフォトリソグラフィを行って電子部品の端子を露出させるステップであって、前記電子部品の上端は前記絶縁層から露出するステップと、

前記第1の誘電体層の上面及び下面に第1の金属層を形成し、前記第1の金属層に対してフォトリソグラフィを行って第1の回路層及び第1のシールド層を形成するステップで

50

あって、前記第 1 の回路層は前記端子及び前記スルーホールに連通し、前記第 1 のシールド層は前記第 1 の誘電体層の周面の金属層に連通するステップと、を含む放熱兼電磁シールドの埋め込みパッケージ構造の製造方法を提供する。

【 0 0 1 2 】

本出願の第 2 の態様の実施例に係る放熱兼電磁シールドの埋め込みパッケージ構造の製造方法は、少なくとも以下の有益な効果を奏する。一方では、誘電体層の 6 つの表面にシールド層を形成することで、電磁放射から全方位的に保護する効果を達成する。他方では、電子部品の端子を上下面の回路層に接続することによって効率的な放熱を実現する。なお、電子部品の端子の裏面に位置するシールド層は電磁シールド機能を実現できるだけでなく、放熱機能も備える。

10

【 0 0 1 3 】

任意選択で、本出願の 1 つの実施例では、キャビティユニット内に絶縁層を設け、電子部品を前記絶縁層の底部に実装し、前記絶縁層を硬化させ且つそれにフォトリソグラフィを行って電子部品の端子を露出させるステップは、

前記第 1 の誘電体層の下面にテープを積層するステップと、

一定量の感光性液体誘電体材料をキャビティユニットに充填して絶縁層を形成するステップと、

電子部品を前記絶縁層の底部に実装するステップと、

前記絶縁層を半硬化させるステップと、

前記テープを取り外すステップと、

前記絶縁層を高温で硬化させ且つそれにフォトリソグラフィを行って電子部品の端子を露出させるステップと、をさらに含む。

20

【 0 0 1 4 】

任意選択で、本出願の 1 つの実施例では、前記第 1 の金属層を形成するステップは、

金属及び / 又は金属合金材料であるシード層を前記第 1 の誘電体層の上面に形成するステップと、

一定の厚さの金属材料である被覆層を前記シード層の表面に形成するステップと、を含む。

【 0 0 1 5 】

任意選択で、本出願の 1 つの実施例では、

前記第 N の金属層の表面に第 N + 1 の誘電体層を形成し、前記第 N + 1 の誘電体層に対してフォトリソグラフィ及びコーティングを行って第 N + 1 の金属層を形成するステップと、

前記第 N + 1 の金属層に対してフォトリソグラフィを行って第 N + 1 の回路層及び第 N + 1 のシールド層を形成するステップであって、前記第 1 の回路層、...前記第 N + 1 の回路層は前記スルーホールに連通し、前記第 1 のシールド層、...前記第 N + 1 のシールド層は前記誘電体層の周面の金属層に連通する ( N - 1 ) ステップと、をさらに含む。

30

【 0 0 1 6 】

任意選択で、本出願の 1 つの実施例では、前記第 1 のシールド層は前記第 N + 1 のシールド層及び前記誘電体層の周面の金属層に連通し、前記第 1 のシールド層と前記第 N + 1 のシールド層との連通方式は、

40

前記キャビティユニットの上面に位置する対応する第 N + 1 の誘電体層を完全にエッチ除去し、金属を充填することで前記第 1 のシールド層及び前記第 N + 1 のシールド層を金属によってシームレスに接続する方式、

前記キャビティユニットの上面に位置する対応する第 N + 1 の誘電体層を部分的にエッチ除去してスルーホールウィンドウを形成し、金属を充填することで前記第 1 のシールド層及び前記 N + 1 のシールド層をスルーホールによって連通させる方式、のうちの少なくとも 1 つを含む。

【 0 0 1 7 】

第 3 の態様によれば、本出願の実施例は、上記第 1 の態様に記載の放熱兼電磁シールド

50

埋め込みパッケージを備える基板を提供する。

【0018】

本出願の第3の態様の実施例に係る基板は、少なくとも以下の有益な効果を奏する。一方では、基板の6つの表面にシールド層を形成することで、電磁放射から全方位的に保護する効果を達成する。他方では、基板内部のスルーホールが電子部品の端子に連通し且つ上下面の回路層まで引き出すことで効率的な放熱を実現する。なお、電子部品の端子の裏面に位置するシールド層は電磁シールド機能を実現できるだけでなく、放熱機能も備える。

【0019】

本出願の他の特徴及び利点は以下の明細書で説明され、その一部は明細書によって明らかになり、或いは本出願を実施することで分かるようになる。本出願の目的及びその他の利点は、明細書、特許請求の範囲及び図面において特別に指摘された構造で実現し且つ取得する。

10

【0020】

図面は本出願の技術的解決手段をさらに理解するためのものでありながら、明細書の一部となり、本出願の実施例とともに本出願の技術的解決手段を説明することに用いられ、本出願の技術的解決手段を限定するものではない。

【図面の簡単な説明】

【0021】

【図1】本出願の一実施例によって提供される放熱兼電磁シールドの埋め込みパッケージ構造の断面図である。

20

【図2】本出願のもう1つの実施例によって提供される放熱兼電磁シールドの埋め込みパッケージ構造の製造方法のフローチャートである。

【図3】本出願のもう1つの実施例によって提供される放熱兼電磁シールドの埋め込みパッケージ構造の製造方法におけるステップS100に対応する断面図である。

【図4】本出願のもう1つの実施例によって提供される放熱兼電磁シールドの埋め込みパッケージ構造の製造方法におけるステップS200に対応する断面図である。

【図5】本出願のもう1つの実施例によって提供される放熱兼電磁シールドの埋め込みパッケージ構造の製造方法におけるステップS200に対応する断面図である。

【図6】本出願のもう1つの実施例によって提供される放熱兼電磁シールドの埋め込みパッケージ構造の製造方法におけるステップS300に対応する断面図である。

30

【図7】本出願のもう1つの実施例によって提供される放熱兼電磁シールドの埋め込みパッケージ構造の製造方法におけるステップS300に対応する断面図である。

【図8】本出願のもう1つの実施例によって提供される放熱兼電磁シールドの埋め込みパッケージ構造の製造方法の中間状態に対応する断面図である。

【図9】本出願のもう1つの実施例によって提供される放熱兼電磁シールドの埋め込みパッケージ構造の製造方法の中間状態に対応する断面図である。

【図10】本出願のもう1つの実施例によって提供される放熱兼電磁シールドの埋め込みパッケージ構造の断面図である。

【図11】本出願のもう1つの実施例によって提供される放熱兼電磁シールドの埋め込みパッケージ構造の製造方法の中間状態に対応する断面図である。

40

【図12】本出願のもう1つの実施例によって提供される放熱兼電磁シールドの埋め込みパッケージ構造の製造方法の中間状態に対応する断面図である。

【図13】本出願のもう1つの実施例によって提供される放熱兼電磁シールドの埋め込みパッケージ構造の断面図である。

【図14】本出願のもう1つの実施例によって提供される放熱兼電磁シールドの埋め込みパッケージ構造の断面図である。

【発明を実施するための形態】

【0022】

本出願の目的、技術的解決手段及び利点をより明確にするために、以下は図面及び実施

50

例に合わせて、本出願をさらに詳しく説明する。なお、ここで説明された具体的な実施例は本出願を説明するためのものに過ぎず、本出願を限定するものではないため、技術上の実質的な意味を持たず、いかなる構造の修飾、比例関係の変更又は大きさの調整は、本出願が達成可能な効果及び達成可能な目的に影響を及ぼさない限り、本出願で開示された技術内容の範囲内にあるべきだということを理解されたい。

#### 【0023】

この部分は本出願の具体的な実施例を説明し、本出願の好ましい実施例は図面に示され、図面は、本出願の各構成要素及び全体の技術的解決手段が直観的且つ具体的に理解されるように、明細書の文字部分の説明を図形で補足するものであり、しかし、それを本出願の保護範囲を限定するものとして理解すべきではない。

10

#### 【0024】

明細書において、「若干」の意味は1つ又は複数であり、「複数」の意味は2つ及び2つ以上であり、「より大きい」「より小さい」「超える」などはその数を含まないと理解され、「以上」「以下」「以内」などはその数を含むと理解される。「第1」「第2」という記述があれば、それは構成要素を区別することだけを目的とし、相対的な重要性を指示もしくは示唆する、又は、示された構成要素の数もしくは示された構成要素の順番を暗黙的に示すものではないと理解すべきである。

#### 【0025】

図1を参照すると、本出願は、上面及び下面を備え、内部には少なくとも1つのキャビティユニット130が設けられる誘電体層100と、前記キャビティユニット130内に設けられる絶縁層200であって、前記キャビティユニット130が前記絶縁層200により部分的に充填される、絶縁層200と、一端が前記絶縁層200に埋め込まれ、他端が前記キャビティユニット130内に露出し、端子310を含む電子部品300と、前記誘電体層100の上面及び下面を貫通し、前記端子310に連通するスルーホール400と、前記誘電体層100の6つの表面及び前記スルーホール400内を被覆し、それぞれシールド層510及び回路層520を形成するための金属層500であって、前記シールド層510は前記電子部品300の露出した一端を被覆し、前記シールド層510と前記回路層520は前記誘電体層100によって隔てられる、金属層500と、を備える放熱兼電磁シールドの埋め込みパッケージ構造を提供する。

20

#### 【0026】

一実施例において、誘電体層100の内部には1つ又は複数のキャビティユニット130が設けられ、キャビティユニット130は、必要とされる電子部品300の数に応じて配置され、アレイ配列であっても、非アレイ配列であってもよく、キャビティユニット130が形成された後に絶縁層200を充填し、絶縁層200はキャビティユニット130を完全に満たすのではなく、電子部品300を配置し且つ金属で被覆するための一定の空間が予め確保される。電子部品300は接続端子310があるか否かによって正面と裏面に分けられ、正面には、絶縁層200の底部に設けられ且つキャビティユニット130の下面に近い接続端子310が設けられ、裏面は絶縁層200の上に露出する。金属層500はシールド層510及び回路層520を備え、シールド層510は誘電体層100の周囲及び上下の6つの表面を被覆するだけでなく、さらに電子部品300の裏面の上部を被覆する。シールド層510を配置することによって電磁放射から全方位的に保護する効果を達成することができる。また、誘電体層100の内部にはスルーホール400が設けられ、スルーホール400は電子部品300の接続端子310に連通し、かつ誘電体層100の上面及び下面の回路層520まで延在する。電子部品300の片面放熱技術に対して、スルーホール400が誘電体層100の上面及び下面の回路層520に連通するという放熱方式によって電子部品300の放熱面積を増加させ、放熱効率を向上させ、そして、電子部品300の裏面を被覆するシールド層510は同様に放熱機能を備えるため、電子部品300の放熱効率をさらに向上させる。さらに、絶縁層200材料を用いてキャビティユニット130に予め充填し、実装した後の積層後薄化プロセスを必要とされず、生産サイクルを大幅に短縮し、生産コストを削減するとともに材料の使用量を減らし、環境

30

40

50

への汚染を軽減する。

【 0 0 2 7 】

なお、電子部品 3 0 0 はデバイスやチップを含むが、これらに限定されず、アクティブデバイスであってもパッシブデバイスであってもよく、独立したチップやデバイスであっても複数のチップやデバイスの組み合わせであってもよい。用途別に分類すると、異なる電源デバイスであってもよいし、無線周波数チップ又はロジックチップであってもよい。チップ又はデバイスの種類及び数は、実際の需要に応じた、3 D 背合わせ積み重ね式複数のチップの組み合わせ、あるいは上下左右にある単層のアレイ組み合わせによって設計することができる。電子部品 3 0 0 は正面を下に向けてキャビティユニット 1 3 0 内に取り付けることができ、下面回路層 5 2 0 と連通することで電気伝導と放熱を行い、また、裏面を下に向けてキャビティユニット 1 3 0 内に取り付けてもよく、この場合、端子 3 1 0 は上に向かって上面に設けられる回路層 5 2 0 に連通して電気伝導と放熱を行うことができる。電子部品 3 1 0 の具体的な取付方向は設計の需要に応じて設定することができ、いずれも本出願の保護範囲内にある。

10

【 0 0 2 8 】

図 1 4 を参照すると、本出願の一実施例は放熱兼電磁シールドの埋め込みパッケージ構造を提供し、前記誘電体層 1 0 0 は少なくとも 1 層を備え、各層の前記誘電体層 1 0 0 の表面にも回路層 5 2 0 が設けられる。

【 0 0 2 9 】

一実施例において、誘電体層 1 0 0 は、単層電子部品 3 0 0 の埋め込みパッケージを実現する単層であってもよく、積層電子部品 3 0 0 の埋め込みパッケージを実現する複数層であってもよく、各層誘電体層 1 0 0 の表面にも回路層 5 2 0 が設けられ、各層誘電体層 1 0 0 の間の回路層 5 2 0 はスルーホール 4 0 0 を介して連通し、最終的には最外層の誘電体層 1 0 0 の上面又は下面及び周面にシールド層 5 1 0 及び回路層 5 2 0 を形成し、シールド、放熱及び電氣的インターフェース引出という機能を実現する。

20

【 0 0 3 0 】

本出願の一実施例は放熱兼電磁シールドの埋め込みパッケージ構造を提供し、前記電子部品 3 0 0 の露出した一端を被覆するシールド層 5 1 0 及び前記誘電体層 1 0 0 表面のシールド層 5 1 0 はさらにスルーホールを介して連通することができる。

【 0 0 3 1 】

図 1 0 及び図 1 3 を参照すると、一実施例において、前記電子部品 3 0 0 の露出した一端を被覆するシールド層 5 1 0 及び誘電体層 1 0 0 表面のシールド層 5 1 0 は一体の金属層 5 0 0 であってもよく、金属層 5 0 0 の中間には誘電体層 1 0 0 を挟むように誘電体層 1 0 0 を充填して、元々一体に接続されていた金属層 5 0 0 の中間に金属スルーホール 4 0 0 を形成して連通させてもよく、いずれもシールド及び放熱の機能を達成することができ、また、離間して誘電体層 1 0 0 を充填する方式は、金属及び電子部品 3 0 0 の表面の熱膨張率の相違による応力ダメージを軽減することができる。

30

【 0 0 3 2 】

図 6 ~ 図 1 3 を参照すると、本出願の一実施例は放熱兼電磁シールドの埋め込みパッケージ構造を提供し、前記金属層 5 0 0 はシード層 5 3 0 及び被覆層 5 4 0 を備え、前記シード層 5 3 0 は前記被覆層 5 4 0 の底部に設けられる。

40

【 0 0 3 3 】

一実施例において、金属層 5 0 0 は比較的薄いシード層 5 3 0 及び比較的厚い被覆層 5 4 0 で構成され、シード層 5 3 0 は被覆層 5 4 0 の底部に設けられ、シード層 5 3 0 は被覆層 5 4 0 のために良好な被覆基盤を提供して、被覆層 5 4 0 の品質を向上させることができる。シード層 5 3 0 はチタン、銅、チタンタングステン合金などの金属材料であってもよいが、これらに限定されない。被覆層 5 4 0 は金属の銅であってもよいが、これに限定されない。

【 0 0 3 4 】

図 1 を参照すると、本出願の一実施例は放熱兼電磁シールドの埋め込みパッケージ構造

50

を提供し、前記絶縁層 200 は高温で硬化可能な液体感光性誘電体材料である。

【0035】

一実施例において、絶縁層 200 は液体感光性誘電体材料であり、ディスペンス、印刷などの方式で充填することができる。液体感光性誘電体材料は高温硬化の性能を備え、液体状態では電子部品 300 の実装位置及び露出高さを容易に調整し、調整した後に硬化させて電子部品 300 をより正確に取り付けることができる。絶縁層 200 の材料はインクであってもよいが、インクに限定されない。また、液体感光性誘電体材料を用いてキャビティユニットに予め充填し、実装した後の積層後薄化プロセスを必要とされず、生産サイクルを大幅に短縮し、生産コストを削減するとともに材料の使用量を減らし、環境への汚染を軽減する。

10

【0036】

上記放熱兼電磁シールドの埋め込みパッケージ構造に基づいて、本出願の放熱兼電磁シールドの埋め込みパッケージ構造の製造方法の各実施例を提供する。

【0037】

図 2 を参照すると、本出願のもう 1 つの実施例は放熱兼電磁シールドの埋め込みパッケージ構造の製造方法のフローチャートをさらに提供し、当該方法は以下のステップを含むが、これらのステップに限定されない。

【0038】

S100 では、スルーホール 400 及びキャビティユニット 130 を備える第 1 の誘電体層 110 を提供し、前記第 1 の誘電体層 110 の周面及び前記スルーホール 400 内は金属層 500 で被覆されている。

20

【0039】

図 3 に示すように、第 1 の誘電体層 110 を用いて有機フレームを作製し、フレームは内部の少なくとも 1 つのスルーホール 400 及び少なくとも 1 つのキャビティユニット 130 を備え、キャビティユニット 130 の体積及び数は、埋め込む必要のある電子部品 300 のサイズと設計要件に応じて設定し、スルーホール 400 の数及び位置は電子部品の位置及び放熱量に基づいて設定することができる。

【0040】

S200 では、キャビティユニット 130 内に絶縁層 200 を設け、電子部品 300 を前記絶縁層 200 の底部に実装し、前記絶縁層 200 を硬化させ且つそれにフォトリソグラフィを行って電子部品 300 の端子 310 を露出させ、前記電子部品 300 の上端は前記絶縁層 200 から露出する。ステップ S200 をさらに細分化すると、当該ステップ S200 は、

30

前記第 1 の誘電体層 110 の下面にテープ 600 を積層するステップ S210 と、

一定量の感光性液体誘電体材料をキャビティユニット 130 に充填して絶縁層 200 を形成するステップ S220 と、

電子部品 300 を前記絶縁層 200 の底部に実装するステップ S230 と、

前記絶縁層 200 を半硬化させるステップ S240 と、

前記テープ 600 を取り外すステップ S250 と、

前記絶縁層 200 を高温で硬化させ且つそれにフォトリソグラフィを行って電子部品 300 の端子 310 を露出させるステップ S260 と、を含むが、これらに限定されない。

40

【0041】

図 4 ~ 図 5 に示すように、図 4 では、第 1 の誘電体層 110 の下面にテープ 600 を積層して、キャビティユニット 130 の底部を封止し、液体感光性誘電体材料からなる絶縁層 200 を充填し、液体材料を充填することは絶縁層 200 の充填量および充填高さを制御するのに役立ち、電子部品 300 の実装を容易にするだけでなく、電子部品 300 を実装した後の積層後薄化プロセスを必要とせず、生産サイクルを大幅に短縮し、コストを削減する。最後に電子部品 300 を絶縁層 200 の底部に実装し、電子部品 300 の端子 310 は下を向き、第 1 の誘電体層 110 の下面に近く、電子部品 300 の頂部は絶縁層 200 より高く、この後に金属層 500 に接続して放熱およびシールドを行うことを容易

50

にする。図5では、液体の絶縁層200を凝固させて、テープ600を取り外すのを容易にするために、充填が済んだ絶縁層200を半硬化させる。半硬化温度はテープ600に損傷を与えることなく、テープ600を取り外した後に絶縁層200を高温で硬化させ、さらに硬化後の絶縁層200の表面においてフォトリソグラフィを行って電子部品の端子310を露出させる。

#### 【0042】

なお、テープ600は支持の役割を果たし、高温硬化処理が必要とされないため、支持テープ600に対する高い性能要件を低減し、生産コストを削減できる。それに、支持テープ600を高温で処理する必要がないため、支持テープ600の複数回の再利用を実現することができ、従来において電子部品300と支持テープ600とが直接接触して高温で硬化し、テープ600を除去する際に電子部品300の表面に一定の割合の接着剤が残留して不良になると異なって、この方法は高温硬化時にテープ600と直接接触する必要がないため、電子部品300に接着剤が残留するリスクを無くし、製品の歩留まりを向上させる。

10

#### 【0043】

S300では、前記第1の誘電体層110の上面及び下面に第1の金属層501を形成し、前記第1の金属層501に対してフォトリソグラフィを行って第1の回路層521及び第1のシールド層511を形成し、前記第1の回路層521は前記端子310及び前記スルーホール400に連通し、前記第1のシールド層511は前記第1の誘電体層110の周面の金属層500に連通する。

20

#### 【0044】

図6に示すように、一実施例において、前記第1の金属層501を形成するステップは、金属及び/又は金属合金材料であるシード層530を前記第1の誘電体層110の上面に形成するステップと、

一定の厚さの金属材料である被覆層540を前記シード層530の表面に形成するステップと、を含む。

#### 【0045】

図6に示すように、ステップS200をもとに、無電解銅メッキ又はスパッタリングの方法を用いて、第1の誘電体層110の上面及び下面全体に薄い金属シード層530を形成し、よく用いられるシード層530金属はチタン、銅、チタタンゲステン合金であるが、上記金属に限定されない。さらに、金属シード層530に金属被覆層540のめっきを施し、金属の良好な電気及び熱伝導率を考慮すると、銅という金属を用いて電気めっきを行い、電子部品300の裏面及び絶縁層200の上方の側壁部をすべて金属で被覆するために、穴埋め電気めっきプロセスによってキャビティユニット130及びすべての金属シード層530に一定の厚さの銅という金属を形成し、且つ電子部品300を周面の金属層500に接続することで、パッケージの外面まで熱をより良好に伝達して、部品の動作温度を効果的に低下させることができる。

30

#### 【0046】

本出願のいくつかの実施例では、シード層530は被覆層540のために良好な被覆基盤を提供して、被覆層540の品質を向上させることができるため、本出願の1つの実施例では、好ましくは、シード層530の厚さは1000ナノメートルであり、被覆層540の厚さは8000ナノメートルである。シード層530及び被覆層540の厚さは相対的設計され、設計の具体的な厚さパラメータは実際のプロセス及び設計要件を満たせばよく、いずれも本出願の請求範囲内である。

40

#### 【0047】

図7に示すように、第1の金属層501に対してフォトリソグラフィを行って第1の回路層521及び第1のシールド層511を形成し、第1の金属層501の表面にフォトレジスト又は感光性ドライフィルムを貼り付け、フォトレジスト又は感光性ドライフィルムを露光、現像する方式によって回路パターンを形成し、エッチングの方式でパターンに対応する部分の被覆層540及びシード層530を除去し、第1の回路層521及び第1の

50

シールド層 5 1 1 を形成する。第 1 の回路層は電子部品の端子 3 1 0 に連通し且つ第 1 の誘電体層 1 1 0 の両端の表面に位置し、電子部品 3 0 0 の電気ピンの外部への引出を実現でき、その後に電子部品 3 0 0 に電気を導通させ又はテストすることを容易にする。第 1 のシールド層 5 1 1 は第 1 の誘電体層の周面の金属層 5 0 0 に直接連通し、抗電磁干渉及び放熱の役割を実現する。最後に、フィルム剥離という方式でフォトレジスト又は感光性ドライフィルムを除去する。

【 0 0 4 8 】

図 8 ~ 図 1 0 を参照すると、本出願のもう 1 つの実施例によって提供される放熱兼電磁シールドの埋め込みパッケージ構造の製造方法は以下のステップをさらに含んでも良い。

【 0 0 4 9 】

前記第 1 の金属層 5 0 1 の表面に第 2 の誘電体層 1 2 0 を形成し、前記第 2 の誘電体層 1 2 0 に対してフォトリソグラフィコーティングを行って第 2 の金属層 5 0 2 を形成する。図 8 では、ステップ 5 3 0 0 に基づく第 2 の誘電体層 1 2 0 は上下 2 つの部分をも有し、上下 2 つの部分をも有する第 2 の誘電体層 1 2 0 の外側の表面にフォトレジスト又は感光性ドライフィルムを貼り付け、フォトレジスト又は感光性ドライフィルムに対してフォトリソグラフィを行って金属スルーホール 4 0 0 を形成し、さらに電気めっきを施して金属柱及び周面金属層 5 0 0 を形成する。まず第 2 の誘電体層 1 2 0 材料を圧着して接続をより強固にして、次にプラズマエッチング又はつや出しなどのプロセスを用いて第 2 の誘電体層 1 2 0 材料を薄くして、金属柱の上下面及び誘電体材料の上下面を露出させる。図 9 では、化学めっき又は物理的スパッタリングの方式によって第 2 の誘電体層 1 2 0 材料の周囲及び上下面に第 2 の金属層 5 0 2 を形成し、第 2 の金属層 5 0 2 は金属シールド層 5 3 0 及び被覆層 5 4 0 を備え、さらにパターン電気めっき又はネガティブエッチングの方式によって前記第 2 の金属層 5 0 2 に対してフォトリソグラフィを行って第 2 の回路層 5 2 2 及び第 2 のシールド層 5 1 2 を形成する。前記第 1 の回路層 5 2 1 及び前記第 2 の回路層 5 2 2 は前記スルーホール 4 0 0 に連通し、前記第 1 のシールド層 5 1 1 及び前記第 2 のシールド層 5 1 2 は前記第 1 の誘電体層 1 1 0 の周面の金属に連通する。図 1 0 に示すように、外層の両面に非導電性の誘電体材料であるソルダーレジストを塗布又は圧着し、露光及び現像によってソルダーレジストに特定のソルダーレジスト開口部 7 0 0 を空ける。回路層 5 2 0 は電子部品 3 0 0 と連通し、ソルダーレジスト開口部 7 0 0 を介して回路層 5 2 0 とシールド層 5 1 0 を隔離し、内部の電子素子の電気ピンと周面シールド層との間の電氣的隔離を実現でき、それによって、内部電子素子のレイアウトとテストを行う。

【 0 0 5 0 】

図 1 4 を参照すると、本出願の 1 つの実施例では、多層パッケージ構造として構成することもでき、即ち、前記第 N の金属層 5 0 0 の表面に第 N + 1 の誘電体層 1 0 0 を形成し、前記第 N + 1 の誘電体層 1 0 0 に対してフォトリソグラフィコーティングを行って第 N + 1 の金属層 5 0 0 を形成する。

【 0 0 5 1 】

前記第 N + 1 の金属層 5 0 0 に対してフォトリソグラフィを行って第 N + 1 の回路層 5 2 0 及び第 N + 1 のシールド層 5 1 0 を形成し、前記第 1 の回路層 5 2 1、... 前記第 N + 1 の回路層 5 2 0 は前記スルーホール 4 0 0 に連通し、前記第 1 のシールド層 5 1 1、... 前記第 N + 1 のシールド層 5 1 0 は前記第 1 の誘電体層 1 1 0 の周面の金属に連通する ( N - 1 )。本出願の放熱兼電磁シールドの埋め込みパッケージ構造の層数は基盤レイアウト及び配線層数の需要に応じて複数層を設けてもよく、内部回路層 5 2 0 の間は内部スルーホール 4 0 0 を介して最終的に外層誘電体層 1 0 0 の表面に連通し、シールド層 5 1 0 は各誘電体層 1 0 0 の周面の金属層 5 0 0 及び内部スルーホール 4 0 0 を介して連通する。

【 0 0 5 2 】

図 8 ~ 図 1 3 を参照すると、本出願のもう 1 つの実施例によって提供される放熱兼電磁シールドの埋め込みパッケージ構造の製造方法であって、前記第 1 のシールド層 5 1 1 及び前記第 2 のシールド層 5 1 2 は前記第 1 の誘電体層 1 1 0 の周面の金属に連通し、前記

10

20

30

40

50

第1のシールド層511と前記第2のシールド層512との連通方式は以下のうちの少なくとも1つを含む。

【0053】

前記キャビティユニット130の上面に位置する対応する第2の誘電体120を完全にエッチ除去し、上記実施例で説明された図8～図10に示すように、前記第1のシールド層511及び前記第2のシールド層512をシームレスに接続する。

【0054】

一実施例において、前記第1のシールド層511と前記第2のシールド層512との連通方式はさらに以下のとおりであってもよい。前記キャビティユニット130の上面に位置する対応する第2の誘電体層120を部分的にエッチ除去して、前記第1のシールド層511及び前記第2のシールド層512に第2の誘電体120を充填し、図11に示すように、ステップS300に基づく第2の誘電体層120の上下面にフォトレジスト又は感光性ドライフィルムを貼り付け、フォトレジスト又は感光性ドライフィルムに対してフォトリソグラフィを行って金属スルーホール400を形成する。前記金属スルーホール400は回路層520に接続される金属スルーホール400を含むだけではなく、キャビティユニット130上面の金属層500に位置する金属スルーホール400も含む。さらに、電気めっきを行って金属柱と周面の金属層500を形成し、第2の誘電体層120材料を圧着し、プラズマエッチング又はつや出しなどのプロセスを用いて第2の誘電体層120材料を薄くし、金属スルーホール400の上面又は下面及び第2の誘電体層120の上面と下面を露出させる。図12に示すように、化学めっき又は物理的スパッタリングの方式によって第2の誘電体層120材料の表面に金属シード層530及び被覆層540を備える第2の金属層502を形成し、さらにパターン電気めっき又はネガティブエッチングの方式によって第2の回路層522及び第2のシールド層512を形成する。なお、キャビティユニット130の上面に位置する第2のシールド層512は、金属をスルーホール400に充填する方式によって垂直方向の第1のシールド層511に連通する。金属スルーホール400及び誘電体を離間して設置する連通関係は電子部品300の表面応力の均一な拡散に役立ち、パッケージ構造全体の応力効果を向上させる。図13に示すように、外層の両面に、非導電性の誘電体材料であるソルダーレジストを塗布又は圧着し、露光及び現像によってソルダーレジストに特定のソルダーレジスト開口部700を空ける。回路層520は電子部品300と連通し、ソルダーレジスト開口部700を介して回路層520及びシールド層510を隔離し、内部電子素子の電気ピンと周面シールド層との間の電氣的隔離を実現でき、それによって、内部電子素子のレイアウトとテストを行う。

【0055】

本出願のもう1つの実施例は、上記いずれかの実施例に係る放熱兼電磁シールドの埋め込みパッケージ構造を備える基板をさらに提供する。

【0056】

以上は本出願の好ましい実施例を詳しく説明したが、本出願は上記実施形態に限定されず、当業者であれば、本出願の趣旨から逸脱しない限り、様々な同等の変形又は置換を行うことができ、これらの同等の変形又は置換はいずれも本出願の特許請求の範囲により限定される範囲内に含まれる。

【符号の説明】

【0057】

- 100 誘電体層
- 110 第1の誘電体層
- 120 第2の誘電体層
- 130 キャビティユニット
- 200 絶縁層
- 300 電子部品
- 310 端子
- 400 スルーホール

10

20

30

40

50

- 5 0 0 金属層
- 5 0 1 第 1 の金属層
- 5 0 2 第 2 の金属層
- 5 1 0 シールド層
- 5 1 1 第 1 のシールド層
- 5 1 2 第 2 のシールド層
- 5 2 0 回路層
- 5 2 1 第 1 の回路層
- 5 2 2 第 2 の回路層
- 5 3 0 シード層
- 5 4 0 被覆層
- 6 0 0 テープ
- 7 0 0 ソルダーレジスト開口部

【 図面 】

【 図 1 】





图 1

【 図 2 】



10

20

【 図 3 】




图 3

【 図 4 】




图 4

30

40

50

【图 5】




图 5

【图 6】




图 6

10

【图 7】




图 7

【图 8】




图 8

20

【图 9】




图 9

【图 10】




图 10

30

40

50

【図 1 1】




图 11

【図 1 2】




图 12

10

【図 1 3】





图 13

【図 1 4】



20

30

40

50

## フロントページの続き

市斗門区珠峰大道北3209号FPC廠房

(72)発明者 黄本霞

中華人民共和国519175広東省珠海市斗門区珠峰大道北3209号FPC廠房

(72)発明者 馮磊

中華人民共和国519175広東省珠海市斗門区珠峰大道北3209号FPC廠房

審査官 正山旭

(56)参考文献 米国特許出願公開第2018/0053732(US, A1)

中国特許出願公開第106997870(CN, A)

特開2015-198246(JP, A)

米国特許出願公開第2017/0162556(US, A1)

米国特許出願公開第2014/0077394(US, A1)

中国特許出願公開第111029332(CN, A)

米国特許出願公開第2017/0309571(US, A1)

米国特許出願公開第2020/0144192(US, A1)

中国特許出願公開第106057745(CN, A)

米国特許出願公開第2019/0051612(US, A1)

(58)調査した分野 (Int.Cl., DB名)

H01L 23/12

H01L 23/00

H01L 23/34