

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2010-288233

(P2010-288233A)

(43) 公開日 平成22年12月24日(2010.12.24)

(51) Int.Cl. F I テーマコード(参考)  
 H04L 9/10 (2006.01) H04L 9/00 621Z 5J104

審査請求 未請求 請求項の数 5 O L (全 11 頁)

(21) 出願番号 特願2009-142622 (P2009-142622)  
 (22) 出願日 平成21年6月15日(2009.6.15)

(71) 出願人 000003078  
 株式会社東芝  
 東京都港区芝浦一丁目1番1号  
 (74) 代理人 100076233  
 弁理士 伊藤 進  
 (72) 発明者 本山 雅彦  
 東京都港区芝浦一丁目1番1号 株式会社  
 東芝内  
 Fターム(参考) 5J104 AA20 AA32 AA43 AA47 JA07  
 JA13 NA02 NA09 NA10 NA39


(54) 【発明の名称】 暗号処理装置

(57) 【要約】

【課題】電力解析攻撃に対する耐性を確保しつつ、処理時間を短くできる暗号処理装置を提供する。

【解決手段】暗号処理装置1は、それぞれが暗号処理を実行する第1及び第2のラウンド関数演算回路27a、27bと、第1のラウンド関数演算回路27aと前記第2のラウンド関数演算回路27bを並列に動作させる並列動作モード(PM)と、第1のラウンド関数演算回路27aと第2のラウンド関数演算回路27bを直列に動作させる直列動作モード(SM)とをランダムに切り替えて、第1のラウンド関数演算回路27aと第2のラウンド関数演算回路27bを動作させる制御回路30とを有する。

【選択図】 図2



## 【特許請求の範囲】

## 【請求項 1】

それぞれが暗号処理を実行する第 1 及び第 2 の暗号演算回路と、

前記第 1 の暗号演算回路と前記第 2 の暗号演算回路を並列に動作させる並列動作モードと、前記第 1 の暗号演算回路と前記第 2 の暗号演算回路を直列に動作させる直列動作モードとをランダムに切り替えて、前記第 1 の暗号演算回路と前記第 2 の暗号演算回路を動作させる制御回路と、

を有することを特徴とする暗号処理装置。

## 【請求項 2】

前記制御回路は、前記並列動作モードと前記直列動作モードの実行サイクルの間にダミー演算をランダムに挿入することを特徴とする請求項 1 に記載の暗号処理装置。 10

## 【請求項 3】

前記第 1 及び前記第 2 の暗号演算回路は、それぞれ前記乱数又は前記乱数とは異なる乱数に基づき生成されたマスクデータを用いてデータマスキングを行いながら、前記暗号処理を実行することを特徴とする請求項 1 又は 2 に記載の暗号処理装置。

## 【請求項 4】

前記第 1 及び前記第 2 の暗号演算回路のそれぞれは、AESを利用した暗号用と復号用のラウンド関数演算回路を含むことを特徴とする請求項 1 から 3 のいずれか 1 つに記載に暗号処理装置。

## 【請求項 5】

前記第 1 及び前記第 2 の暗号演算回路は、DESを利用したラウンド関数演算回路であることを特徴とする請求項 1 から 3 のいずれか 1 つに記載に暗号処理装置。 20

## 【発明の詳細な説明】

## 【技術分野】

## 【0001】

本発明は、暗号処理装置に関し、特に、電力解析攻撃に対する耐性を有する暗号処理装置に関する。

## 【背景技術】

## 【0002】

従来より、暗号処理装置で消費される電力から暗号処理装置で用いられる秘密情報を取り出す電力解析という方法がある。このような解析方法への対策として、例えばデータマスキング法という技術が提案されている（例えば、特許文献 1 参照）。データマスキング法によれば、乱数発生回路がマスクデータとしての乱数を生成し、暗号処理回路は、その乱数発生回路から供給されるマスクデータを用いてデータマスキングを行いながら、暗号処理を実行する。 30

## 【0003】

データマスキング法は、一般に、入力された平文と乱数であるマスクデータとの排他的論理和等の演算を行うことによって、入力された平文を無関係のデータに変換して暗号処理を行うようにして、電力解析攻撃に対する耐性を高めている。

上記提案に係る暗号処理装置では、DESの暗号演算の一部であるS関数を 2 つ用いて、その 2 つのS関数をランダムに切り替えるようにして、電力解析攻撃に対する耐性を持たせている。 40

## 【0004】

しかしながら、その提案の暗号処理装置では、S関数の部分の回路規模が二倍になっているにも拘わらず、処理時間は、それまでの従来装置と同じである。

## 【先行技術文献】

## 【特許文献】

## 【0005】

【特許文献 1】特開 2000 - 66585 号（特許第 3600454 号）公報

## 【発明の概要】 50

【発明が解決しようとする課題】

【0006】

そこで、本発明は、電力解析攻撃に対する耐性を確保しつつ、処理時間を短くできる暗号処理装置を提供することを目的とする。

【課題を解決するための手段】

【0007】

本発明の一態様によれば、それぞれが暗号処理を実行する第1及び第2の暗号演算回路と、前記第1の暗号演算回路と前記第2の暗号演算回路を並列に動作させる並列動作モードと、前記第1の暗号演算回路と前記第2の暗号演算回路を直列に動作させる直列動作モードとをランダムに切り替えて、前記第1の暗号演算回路と前記第2の暗号演算回路を動作させる制御回路とを有する暗号処理装置を提供することができる。

10

【発明の効果】

【0008】

本発明によれば、電力解析攻撃に対する耐性を確保しつつ、処理時間を短くできる暗号処理装置を実現することができる。

【図面の簡単な説明】

【0009】

【図1】本発明の形態に係わる暗号処理装置1の構成を示す構成図である。

【図2】本発明の実施の形態に係わる暗号回路モジュール15の構成を示すブロック図である。

20

【図3】本発明の実施の形態における並列動作モードPMと直列動作モードSMの切り替えによる演算状況の例を説明するための図である。

【図4】本発明の実施の形態の変形例に係る暗号処理装置の暗号回路モジュール15Aの構成例を示すブロック図である。

【図5】本発明の実施の形態の変形例における並列動作モードPMと直列動作モードSMの切り替えによる演算状況の例を説明するための図である。

【発明を実施するための形態】

【0010】

以下、図面を参照して本発明の実施の形態を説明する。

(構成)

30

まず、図1に基づき、本発明の実施の形態に係わる暗号処理回路が搭載される暗号処理装置の構成を説明する。図1は、本実施の形態に係わる暗号処理装置1の構成を示す構成図である。

【0011】

暗号処理装置1は、中央処理装置(CPU)11と、プログラム等を記憶したROM12と、CPU11の作業用記憶領域としてのRAM13と、外部とのデータの送受信を行うための送受信インターフェース回路(以下、送受信I/Fと略す)14と、暗号処理回路を含む暗号回路モジュール15と、暗号回路モジュール15とバス16との暗号回路I/F17と、乱数を発生する回路である乱数発生回路18を含んで構成されている。CPU11と、ROM12と、RAM13と、送受信I/F14と、暗号回路I/F17は、バス16を介して互いに接続されている。

40

【0012】

暗号処理装置1は、例えば、IC(Integrated Circuit)カードであり、カードリーダ装置等の外部装置(図示せず)からのデータを受信すると、そのデータに対して所定の暗号処理を施し、その暗号処理結果のデータを出力又は送信する。外部装置とのデータの送受信は、送受信I/F14を介して、例えば、図示しない無線通信用の回路を介して無線通信により行われる。

【0013】

また、CPU11と暗号回路モジュール15間で送受信されるデータも、暗号化される。

50

暗号回路モジュール15は、2つの暗号処理回路を含み、暗号化及び/又は復号化の処理、を実行する。本実施の形態の暗号処理回路は、DES(Data Encryption Standard)のラウンド関数を用いた回路である。DESのラウンド関数にはデータ入力の他に、各ラウンドに入力されるラウンド鍵(拡大鍵)が、鍵データとして入力される。

乱数発生回路18は、乱数を生成して出力する回路である。

【0014】

また、図2は、暗号回路モジュール15の構成を示すブロック図である。

図2に示すように、暗号回路モジュール15は、入力端子21、選択回路であるセレクタ22、23a、23b、24a、24b、25、レジスタ26、所定のラウンド関数を演算するラウンド関数演算回路27a、27b、鍵スケジューラ28、出力端子29、及び制御回路30を有して構成されている。

10

【0015】

入力端子21は、暗号回路I/F17からの入力データDinを入力する端子である。セレクタ22は、ラウンド関数演算の結果出力と入力データDinのいずれか一方を、選択信号S0に応じて選択して出力するための回路である。レジスタ26は、セレクタ22の出力を入力し、入力データDin又はラウンド関数演算の中間結果を保持して出力するための回路である。

【0016】

セレクタ24a、24bは、図2に示すように、それぞれ制御回路30からの選択信号S1、S2に応じて、レジスタ26の出力あるいはラウンド関数演算回路27b、27aの出力のいずれか一方を選択して出力するための回路である。

20

【0017】

ラウンド関数演算回路27a、27bは、所定の暗号化演算処理あるいは所定の復号化演算処理の暗号処理を実行する回路である。よって、暗号処理は、暗号化処理あるいは復号化処理を意味する。ラウンド関数演算回路27aとラウンド関数演算回路27bのそれぞれは、鍵スケジューラ28からの鍵データであるラウンド鍵Kinを入力する入力端子を有する。

【0018】

セレクタ22は、暗号処理を開始するときは、制御回路30からの選択信号S0により入力端子21からの入力データDinを選択して、レジスタ26に出力するように制御され、ラウンド関数演算中は、制御回路30からの選択信号S0によりラウンド関数演算の演算結果のデータを選択して、レジスタ26に出力するように制御される。

30

【0019】

レジスタ26は、暗号処理中は、暗号処理の中間結果を保持する。レジスタ26の出力は、2つのセレクタ24aと24bのそれぞれの一方の入力端子に入力される。セレクタ24aの他方の入力端子には、ラウンド関数演算回路27bの出力が入力される。セレクタ24bの他方の入力端子には、ラウンド関数演算回路27aの出力が入力される。

【0020】

セレクタ24aの出力は、ラウンド関数演算回路27aに供給され、セレクタ24bの出力は、ラウンド関数演算回路27bに供給される。

40

ラウンド関数演算回路27aと27bの出力は、セレクタ25に入力される。セレクタ25の出力は、セレクタ22の他方の入力端子に供給され、かつ出力端子29に供給される。最終的な暗号処理の結果は、出力データDoutとして出力端子29から出力される。

【0021】

セレクタ24a、24b、25は、それぞれ、制御回路30からの選択信号S1、S2、S3に応じて2つの入力的一方を選択して出力する。

鍵スケジューラ28は、制御回路30からの制御信号CSに基づいて、2つのラウンド鍵Kin1、Kin2を生成して出力する回路である。2つのラウンド鍵Kin1、Kin2は、それぞれ鍵スケジューラ28の2つの出力端子28a、28bから出力される。2つのラウンド鍵Kin1、Kin2は、2つのセレクタ23a、23bに入力される。2つのセレクタ23aと23b

50

は、それぞれ、制御回路30からの選択信号S4とS5に応じて、入力された2つのラウンド鍵Kin1,Kin2のいずれか一方を選択して、ラウンド関数演算回路27a、27bに出力する。

【0022】

セレクタ23aと23bは、2つのラウンド関数演算回路に入力されるラウンド鍵Kin1,Kin2を制御するための回路である。後述するように、並列動作モードPMのときは、セレクタ23aと23bは、そのサイクルにおいて実行するラウンド関数演算に使用されるラウンド鍵を選択して出力する。セレクタ23aと23bは、直列動作モードSMのときは、そのサイクルにおいて先に演算処理を行うラウンド関数演算回路に最初のラウンド鍵を、後に演算処理を行うラウンド関数演算回路に2番目のラウンド鍵を入力するように、制御される。すなわち、2つのラウンド関数演算回路は、互いに時間をずらして動作する。例えば、あるサイクルにおいて、ラウンド関数演算回路27bが先に処理を行い、かつ第1の出力端子28aから最初のラウンド鍵が出力され、第2の出力端子28bから2番目のラウンド鍵が出力されていた場合、セレクタ23aと23bは、ラウンド関数演算回路27bに、最初のラウンド鍵が供給され、ラウンド関数演算回路27aに2番目のラウンド鍵が供給されるように制御される。

10

【0023】

制御回路30は、制御回路部30aと出力回路部30bとを含んで構成されている。制御回路30は、並列動作モードPMと直列動作モードSMの2つのモードで、暗号処理を実行するように暗号回路モジュール15を制御するための回路である。

20

【0024】

制御回路部30aは、暗号処理においてラウンドの状態（例えば、実行サイクルが何ラウンド目であるか等）を管理し、鍵スケジューラ28への制御信号CSと、出力回路部30bに対する制御信号CS1を出力する回路部である。

さらに、制御回路30は、乱数発生回路18からの乱数データRNに基づいて、ラウンド関数演算回路27aと27bを、後述する並列動作モードPMと直列動作モードSMでランダムに動作させるようにするための選択信号Si（ここで、iは、1から5）を出力する。

【0025】

図2の場合、乱数データRNは、出力回路部30bに入力される。出力回路部30bは、乱数データの値に応じて、並列動作モードPMと直列動作モードSMのいずれかのモードでラウンド関数演算回路を動作させるように、選択信号Siを生成して出力する回路部である。

30

【0026】

例えば、乱数データRNは、「1」と「0」のランダムデータでもよい。乱数データRNの「1」が並列動作モードPM、「0」が直列動作モードSMに対応させて、出力回路部30bは、そのモードに応じた選択信号Siを出力するようにしてもよい。

【0027】

（動作）

次に図2に示した暗号回路モジュール15の動作を説明する。

制御回路30は、乱数発生回路18からの乱数に応じて、並列動作モードPMと直列動作モードSMをランダムに変化させながら、ラウンド関数演算回路27aと27bを動作させる。

40

【0028】

並列動作モードPMでラウンド関数演算を行う場合は、セレクタ24aと24bは、共にレジスタ26からの出力を選択する。そのため、制御回路30からは、レジスタ26の出力を選択するように、選択信号S1,S2がセレクタ24aと24bに出力される。従って、ラウンド関数演算回路27aと27bには、レジスタ26の出力が入力される。ラウンド関数演算回路27aと27bには、同じデータが入力され、それぞれ処理が行われる。ラウンド関数演算回路27aと27bのそれぞれの出力は、セレクタ25に出力される。セレクタ25は、選択信号S3に応じていずれかの一方の出力を選択し、レジスタ26に出力する。

50

## 【 0 0 2 9 】

一方、直列動作モードSMでラウンド関数演算を行う場合は、2つのラウンド関数演算回路27aと27bの動作順序によって2通りの場合がある。第1の場合は、一つのサイクルにおいて、ラウンド関数演算回路27aを先に演算を行い、引き続き、その結果をラウンド関数演算回路27bが行う場合であり、第2の場合は、一つのサイクルにおいてラウンド関数演算回路27bが先に演算を行い、引き続き、その結果をラウンド関数演算回路27aが行う場合である。

## 【 0 0 3 0 】

ラウンド関数演算回路27aが先に演算を行う第1の場合は、セレクタ24aは、レジスタ26からの出力をラウンド関数演算回路27aに出力し、ラウンド関数演算回路27aは、レジスタ26からの出力に対して暗号処理を行う。その結果はセレクタ24bにも出力されているので、セレクタ24bは、選択信号S2に応じてラウンド関数演算回路27aからの出力をラウンド関数演算回路27bに供給する。ラウンド関数演算回路27bは、ラウンド関数演算回路27aからの出力に対して暗号処理を行い、結果をセレクタ25に出力する。セレクタ25には、ラウンド関数演算回路27aからの出力とラウンド関数演算回路27bからの出力が入力されている。セレクタ25は、選択信号S3に応じて、ラウンド関数演算回路27bからの出力を選択し、レジスタ26に出力する。レジスタ26は、セレクタ25から出力された結果を保持する。

## 【 0 0 3 1 】

ラウンド関数演算回路27bが先に演算を行う第2の場合は、セレクタ24bは、レジスタ26からの出力をラウンド関数演算回路27bに出力し、ラウンド関数演算回路27bは、レジスタ26からの出力に対して暗号処理を行う。その結果はセレクタ24aにも出力されているので、セレクタ24aは、選択信号S1に応じてラウンド関数演算回路27bからの出力をラウンド関数演算回路27aに供給する。ラウンド関数演算回路27aは、ラウンド関数演算回路27bからの出力に対して暗号処理を行い、結果をセレクタ25に出力する。セレクタ25には、ラウンド関数演算回路27bからの出力とラウンド関数演算回路27aからの出力が入力されている。セレクタ25は、選択信号S3に応じて、ラウンド関数演算回路27aからの出力を選択し、レジスタ26に出力する。

## 【 0 0 3 2 】

制御回路30は、乱数発生回路18からの乱数に基づいて、暗号処理回路の動作モードを、並列動作モードPMと直列動作モードSMの間で切り替える切り替え制御部を構成する。

## 【 0 0 3 3 】

制御回路30は、ラウンドの状態を管理しながら、鍵スケジューラ28に対して制御信号CSを出力する。制御信号CSは、ラウンドの情報を含むデータを含む。すなわち、鍵スケジューラ28は、制御回路28からの制御信号CSに基づいて、ラウンドの状態に応じたラウンド鍵を、2つの出力端子から出力する。

並列動作モードPMの場合は、鍵スケジューラ28は、同じデータを2つの出力端子28a、28bから出力し、直列動作モードSMの場合は、異なるデータを2つの出力端子28a、28bから出力する。特に、鍵スケジューラ28は、直列動作モードSMの場合、第1の場合と第2の場合に応じて、2つのラウンド関数演算回路のそれぞれに対応するラウンド鍵を出力する。

例えば、第3ラウンドが並列動作モードPMで実行されるとき、第3のラウンド鍵の鍵データが、鍵スケジューラ28の2つの出力端子28a、28bから出力される。第4と第5ラウンドが直列動作モードSMで実行されるときは、第4のラウンド鍵の鍵データが、第4ラウンドの暗号演算を実行するラウンド関数演算回路へ鍵スケジューラ28の一方の出力端子から出力され、第5のラウンド鍵の鍵データが、第5ラウンドの暗号演算を実行するラウンド関数演算回路へ鍵スケジューラ28の他方の出力端子から出力される。

## 【 0 0 3 4 】

図3は、本実施の形態における並列動作モードPMと直列動作モードSMの切り替えによる演算状況の例を説明するための図である。

10

20

30

40

50

## 【0035】

上述した図2に示す暗号回路モジュール15によれば、並列動作モードPMと直列動作モードSMが乱数RNに基づいてランダムに実行される。言い換えれば、暗号処理回路の動作モードが、並列動作モードPM又は直列動作モードSMにランダムに変化する。例えば、図3の(a)に示す例では、最初のサイクルでは直列動作モードSMで第1と第2ラウンドが実行され、次のサイクルでは並列動作モードPMで第3ラウンドが実行され、その次のサイクルも並列動作モードPMで第4ラウンドが実行され、その次のサイクルでは直列動作モードSMで第5と第6ラウンドが実行されている。そして、最後から1つ前のサイクルでは第14ラウンドは並列動作モードPMで実行され、最後のサイクルでは第15と第16ラウンドが直列動作モードSMで実行されて、暗号処理が終了している。

10

## 【0036】

並列動作モードPMと直列動作モードSMは乱数RNに基づいてランダムに実行されるので、全てのサイクルが直列動作モードSMである場合(図3の(b)の場合)もあり得るし、全てのサイクルが並列動作モードPMである場合(図3の(c)の場合)もあり得る。しかし、通常は、全てのサイクルが直列動作モードSMとなる確率(図3の(b)の場合)あるいは全てのサイクルが並列動作モードPMとなる確率(図3の(c)の場合)は低く、並列動作モードPMと直列動作モードSMがランダムに混在する。

## 【0037】

従って、通常は、全体の暗号処理時間 $T_{sp}$ は、全てのサイクルにおいて直列動作モードSMが実行される図3の(b)の場合の時間 $T_s$ よりも長く、全てのサイクルにおいて並列動作モードPMが実行される図3の(c)の場合の時間 $T_p$ よりも短くなる。

20

## 【0038】

さらに、ランダムに並列動作モードPMと直列動作モードSMがランダムに切り替わりながら実行されるため、電力解析攻撃への耐性も確保されている。また、2つの動作モードがランダムに組み合わせられるので、暗号処理に要する全体の処理時間が変化するため、電力解析のタイミングを合わせることが困難になるので、その点においても電力解析攻撃への耐性は高い。

## 【0039】

以上のように、本実施の形態に係る暗号処理装置によれば、電力解析攻撃に対する耐性を確保しつつ、処理時間を短くできる暗号処理装置を提供することができる。

30

次に、上述した実施の形態に係る暗号処理装置の変形例について説明する。上述した実施の形態に係る暗号処理装置を、以下に説明するように一部変更あるいは追加してもよい。

## 【0040】

## (変形例1)

本変形例に係る暗号処理装置は、2つの動作モードの実行サイクルの間にダミーのラウンド鍵を用いた暗号演算すなわちダミー演算をランダムに挿入するように構成される。

図4は、本変形例に係る暗号処理装置の暗号回路モジュール15Aの構成例を示すブロック図である。図2と同じ構成要素については同じ符号を付し説明は省略する。

## 【0041】

40

図4では、鍵スケジューラ28Aには、乱数発生回路18からの乱数RN1が入力される。鍵スケジューラ28Aは、入力された乱数RN1に応じて、直列動作モードSM時に、ダミーのラウンド鍵を生成して出力するダミー生成部28cを含む。なお、乱数RN1は、上述した乱数RNと同じものでもよいし、異なるものでもよい。

## 【0042】

DESやAES等のアルゴリズムの特徴として、同じ鍵を用いて暗号化のためのラウンド処理と復号化のためのラウンド処理を行うと、データが元に戻る(すなわち出力データが入力データと同じになる)という性質がある。従って、この性質を利用して、ランダムに発生する直列動作モードSM時に、乱数RN1に基づいて生成されたラウンド鍵を用いて、2つのラウンド関数演算回路はラウンド演算を実行するダミー演算のサイクルを実行する。さら

50

に、ダミー生成部 28c がダミーのラウンド鍵を出力するタイミング（すなわちダミー演算サイクルの挿入されるタイミング）も、乱数RN1に基づいて決定される。

【0043】

図5は、本変形例における並列動作モードPMと直列動作モードSMの切り替えによる演算状況の例を説明するための図である。

上述した図4に示す暗号回路モジュール15Aによれば、並列動作モードPMと直列動作モードSMが乱数RNに基づいて混在しながらランダムに実行され、かつダミー演算サイクルが乱数RN1に基づいてランダムに挿入される。例えば、図5の(a)に示す例では、最初に直列動作モードSMで第1と第2ラウンドが実行され、次に並列動作モードPMで第3ラウンドが実行され、その次では、直列動作モードSMでダミー演算が実行され、その次では直列動作モードSMで第4と第5ラウンドが実行されている。そして、第14ラウンドの後にダミー演算が実行され、最後に第15と第16ラウンドが直列動作モードSMで実行されて、暗号処理が終了している。

10

【0044】

以上のように、並列動作モードPMと直列動作モードSMが乱数RNに基づいて混在しながらランダムに実行されるだけでなく、さらにダミー演算サイクルが乱数に基づいてランダムに挿入されるので、電力解析攻撃に対して上述した実施の形態の場合よりも、より高い耐性を確保しつつ、処理時間を短くできる暗号処理装置を実現することができる。

【0045】

さらに、暗号演算処理の最初と最後の部分の少なくとも一方には1以上のダミー演算サイクルを必ず追加するようにしてもよい。これは、電力解析は、特に、最初と最後、ここでは第1と第16ラウンドの実行時に対して行われることが多いからである。

20

【0046】

図5の(b)では、暗号演算処理の最初の部分（すなわち第1ラウンドの前の部分）FPに、1以上のダミー演算サイクルが追加されている例が示されている。図5の(b)では、最初の部分FPには、2つのダミー演算サイクルが追加されているが、追加されるダミー演算サイクルの数は、乱数RN1に基づいて決定される。

【0047】

さらに、図5の(b)では、暗号演算処理の最後の部分（すなわち第16ラウンドの後の部分）LPに、ダミー演算サイクルが追加されている例を示す。図5の(b)では、最後の部分LPには、1つのダミー演算サイクルが追加されているが、追加されるダミー演算サイクルの数は、乱数RN1に基づいて決定される。

30

【0048】

このように、最初と最後の両部分には必ず、あるいは最初と最後の部分の少なくとも一方には、1以上のダミー演算サイクルが追加される。その追加されるダミー演算サイクルの数は、ランダムに決定される。

【0049】

以上のように、並列動作モードPMと直列動作モードSMの実行サイクルの間へのダミー演算の挿入と、暗号演算処理の最初と最後の部分へのダミー演算の追加を行うことにより、より高い耐性を確保しつつ、処理時間を短くできる暗号処理装置を実現することができる。

40

【0050】

なお、ダミー演算の挿入と追加の一方だけを行うようにしても、より高い耐性を確保しつつ、処理時間を短くできる暗号処理装置を実現することができる。

【0051】

(変形例2)

本変形例に係る暗号処理装置は、ラウンド関数演算にマスクデータを利用して暗号処理を実行するように構成される。

本変形例は、上述した実施の形態あるいは変形例1に係る暗号処理装置において、データマスクング法による暗号処理が適用されて、具体的には、各ラウンド関数演算回路にマ

50



スクデータが入力され、マスクデータを用いてデータマスキングを行いながら、暗号処理が実行される例である。

【0052】

図2あるいは図4において、点線で示すように、ラウンド関数演算回路27aと27bにマスクデータMが入力される。マスクデータMは、乱数発生回路18から出力される乱数を用いて生成される。なお、マスクデータMを生成するために用いられる乱数は、上述した乱数RNと同じものでもよいし、異なるものでもよい。

【0053】

データマスキング法は、特開2000-66585号(特許第3600454号)公報に示されるような方法を用いることができる。その場合、該公報に示されるような方法とは異なり、第一の暗号演算回路は、第一のマスクパターンのみを用いて暗号演算を行い、第二の暗号演算回路は、第二のマスクパターンのみを用いて暗号演算を行うような回路構成とすることができる。そして、直列動作モードでは、上記公報に記載の方法よりも高速に暗号処理を行うことが可能となり、並列動作モードでは、上記公報に記載の方法と同じ処理速度となる。

【0054】

本変形例によれば、上述した実施の形態あるいは変形例1に係る暗号処理装置において、データマスキングによる耐性の向上も追加されるので、電力解析攻撃に対して、より高い耐性が確保できる。

【0055】

なお、上述した実施の形態及び2つの変形例に係る暗号処理装置は、DESのラウンド関数を用いた暗号処理装置であるが、暗号処理方式としてはDESに限らず、他の方式を用いてもよい。

例えば、暗号処理方式としてAES(Advanced Encryption Standard)を用いることができる。DESの場合は、暗号用と復号用で同じ演算回路を用いるが、AESの場合は、2つの暗号演算回路のそれぞれに、暗号用と復号用の2つの演算回路が含まれ、2つの演算回路が切り替えられて実行されるように構成される。その場合は、制御回路30から暗号用と復号用のいずれの演算回路を用いるかを指示する信号が制御信号に含まれる。上述した変形例1におけるダミーのラウンド鍵を用いる場合は、2つの演算回路の一方を暗号用とし、他方を復号用として、それぞれに異なるラウンド鍵を供給するように、制御回路30は、2つのラウンド関数演算回路27a、27bと鍵スケジューラ28Aを制御する。

【0056】

さらになお、上述した実施の形態及び2つの変形例に係る暗号処理装置では、暗号用の演算回路が2つ(具体的には、ラウンド関数演算回路27aと27b)ある例であるが、3つ以上あってもよい。

【0057】

また、上述した実施の形態及び各変形例では、各暗号処理装置として、ICカードの例を挙げて説明したが、他の機器でもよい。

本発明は、上述した実施の形態に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等が可能である。

【符号の説明】

【0058】

1 暗号処理装置、15 暗号回路モジュール、16 バス、21 入力端子、22, 23a, 23b, 24a, 24b, 25 セレクタ、28c ダミー生成部、30 制御回路


10

20

30


40

【図 1】




1...暗号処理装置  
16...バス

【図 2】




15...暗号回路モジュール  
 21...入力端子  
 22, 23ab, 24a, 25...セレクタ  
 28a, 29...出力端子  
 30...制御回路

【図 3】



【図 4】



15A...暗号回路モジュール  
 21...入力端子  
 22, 23ab, 24a, 25...セレクタ  
 28a, 29...出力端子  
 28c...発生回路  
 30...制御回路

【 図 5 】

