

發明專利說明書

公告本

(本說明書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※申請案號：96135607

※申請日期：96.9.21

※IPC 分類：H01L 21/316 (2006.01)

一、發明名稱：(中文/英文)

用以形成氧化矽膜之成膜方法與裝置

FILM FORMATION METHOD AND APPARATUS FOR FORMING
SILICON OXIDE FILM

二、申請人：(共 1 人)

姓名或名稱：(中文/英文)

日商東京威力科創股份有限公司

TOKYO ELECTRON LIMITED

代表人：(中文/英文)

佐藤 潔

SATO, KIYOSHI

住居所或營業所地址：(中文/英文)

日本國東京都港區赤坂五丁目3番6號

3-6, AKASAKA 5-CHOME, MINATO-KU, TOKYO 107-8481, JAPAN

國 籍：(中文/英文)

日本 JAPAN

三、發明人：(共 5 人)

姓 名：(中文/英文)

1. 長谷部 一秀
HASEBE, KAZUHIDE
2. 石田 義弘
ISHIDA, YOSHIHIRO
3. 藤田 武彦
FUJITA, TAKEHIKO
4. 小川 淳
OGAWA, JUN
5. 中島 滋
NAKAJIMA, SHIGERU

國 籍：(中文/英文)

1. 日本 JAPAN
2. 日本 JAPAN
3. 日本 JAPAN
4. 日本 JAPAN
5. 日本 JAPAN

四、聲明事項：

主張專利法第二十二條第二項 第一款或 第二款規定之事實，其事實發生日期為： 年 月 日。

申請前已向下列國家（地區）申請專利：

【格式請依：受理國家（地區）、申請日、申請案號 順序註記】

有主張專利法第二十七條第一項國際優先權：

1. 日本；2006年09月28日；特願2006-265818
2. 日本；2006年09月28日；特願2006-264469
3. 日本；2007年08月22日；特願2007-215809
4. 日本；2007年08月24日；特願2007-218026

無主張專利法第二十七條第一項國際優先權：

- 1.
- 2.

主張專利法第二十九條第一項國內優先權：

【格式請依：申請日、申請案號 順序註記】

主張專利法第三十條生物材料：

須寄存生物材料者：

國內生物材料 【格式請依：寄存機構、日期、號碼 順序註記】

國外生物材料 【格式請依：寄存國家、機構、日期、號碼 順序註記】

不須寄存生物材料者：

所屬技術領域中具有通常知識者易於獲得時，不須寄存。

五、中文發明摘要：

本發明係利用CVD(chemical vapor deposit, 化學氣相沈積)於可選擇性供給具有矽源氣體的第1處理氣體與具有氧化氣體的第2處理氣體之處理區域內, 在被處理基板上形成氧化膜。為此, 重複進行複數次交替具有第1及第2步驟之循環。第1步驟係供給第1處理氣體, 於被處理基板表面上形成含矽之吸附層。第2步驟係供給第2處理氣體, 使被處理基板表面上之吸附層氧化。使用1價或2價之胺基矽烷氣體作為矽源氣體, 與使用3價之胺基矽烷之情形相比, 較低設定循環中之處理溫度。

六、英文發明摘要：

七、指定代表圖：

(一)本案指定代表圖為：第(1)圖。

(二)本代表圖之元件符號簡單說明：

2	成膜裝置
4	處理容器
5	處理區域
6	頂棚板
8	歧管
10	密封部件
12	晶舟
12A	支柱
14	保溫筒
16	工作臺
18	蓋體
20	旋轉軸
22	磁性流體密封
24	密封部件
25	升降機構
30	第1處理氣體供給系統
30S	矽源氣體之氣源
32	第2處理氣體供給系統
32S	O ₂ 氣之氣源
36	惰性氣體供給系統
36S	N ₂ 氣之氣源

40	氣體分散噴嘴
40A	氣體噴射孔
42	氣體分散噴嘴
42A	氣體噴射孔
50、52、56	氣體供給線路
50A、52A、56A	開閉閥
50B、52B、56B	流量控制器
52	氣體供給線路
66	氣體激發部
68	排氣口
70	開口
72	蓋體
74	電極
76	高頻率電源
78	供電線路
80	絕緣保護蓋體
82	排氣覆蓋部件
84	氣體出口
86	加熱器
100	主控制部
GE	真空排氣系統

八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

(無)

九、發明說明：

【發明所屬之技術領域】

本發明係關於一種於半導體處理中，於半導體晶圓等被處理基板上形成氧化矽膜之成膜方法與裝置。此處，所謂半導體處理係指為達成以下目的而實施之各種處理：藉由於晶圓或如LCD(Liquid Crystal Display，液晶顯示器)般之FPD(Flat Panel Display，工作臺顯示器)用玻璃基板等被處理基板上以特定圖案形成半導體層、絕緣層、導電層等，而製造被處理基板上含有半導體元件或與半導體元件連接的配線、電極等之構造物。

【先前技術】

於構成半導體積體電路之半導體元件之製造中，對被處理基板例如半導體晶圓施行成膜、蝕刻、氧化、擴散、改質、退火、除去自然氧化膜等各種處理。例如，於半導體晶圓上形成氧化矽膜之情形時，可於垂直式(所謂批次式)熱處理裝置中，使用四乙氧基矽烷(TEOS： $\text{Si}(\text{OC}_2\text{H}_5)_4$)進行作為一種成膜處理之CVD(Chemical Vapor Deposition，化學氣相沈積)處理。

近年來，隨著對半導體積體電路之進一步高積體化及更高微細化之要求，業者期望減少半導體元件製造步驟中之熱歷程，改善元件特性。於垂直式處理裝置中，業者亦期望按照如此要求對半導體處理方法加以改良。例如，於CVD處理中，亦採用以下方法：一面間斷地供給原料氣體等，一面以1層或數層為單位，使原子或分子級厚度之層

重複成膜。如此之成膜方法，一般稱為ALD(Atomic Layer Deposition，原子層沈積技術)或者MLD(Molecular Layer Deposition，分子層沈積技術)，藉此即使晶圓不曝露於相對高溫下亦可進行目的處理。又，採用ALD(原子層沈積技術)或MLD(分子層沈積技術)進行成膜，因階梯覆蓋(step coverage)良好，故伴隨元件微細化而適於嵌入狹小的半導體元件內之凹部例如閘極間距。例如，日本專利特開2004-281853號公報(專利文獻1)中，揭示有利用ALD法於300°C~600°C低溫下使氮化矽膜進行成膜之方法。又，日本專利特開2003-7700號公報(專利文獻2)中，亦揭示有此種ALD法。

【發明內容】

本發明之目的在於提供一種可維持特定成膜速率，另一方面可於低溫下形成良好品質的矽氧化膜之半導體處理用成膜方法及裝置。

本發明之第一形態係一種半導體處理用成膜方法，其係於可選擇性供給具有矽源氣體的第1處理氣體與具有氧化氣體的第2處理氣體之處理區域內，利用CVD於被處理基板上形成氧化膜者，且藉由複數次重複進行交替具有下述步驟之循環，並對每次上述循環所形成的薄膜施行積層，而形成具有特定厚度之上述氧化膜，此處，使用1價或2價之胺基矽烷氣體作為上述矽源氣體，與使用3價之胺基矽烷氣體之情形相比，較低設定上述循環中之處理溫度，上述步驟係

對上述處理區域供給上述第1處理氣體，另一方面停止對上述處理區域供給上述第2處理氣體之第1步驟；藉此，於上述被處理基板表面形成含矽之吸附層；及對上述處理區域供給上述第2處理氣體，另一方面停止對上述處理區域供給上述第1處理氣體，並使上述被處理基板表面上之上述吸附層氧化之第2步驟。

本發明之第二形態係一種半導體處理用之成膜裝置，其包括：具備收納被處理基板之處理區域之處理容器、於上述處理區域內支持上述被處理基板之支持部件、加熱上述處理區域內的上述被處理基板的加熱器、對上述處理區域內進行排氣之排氣系統、對上述處理區域供給具有矽源氣體的第1處理氣體之第1處理氣體供給系統、對上述處理區域供給具有氧化氣體的第2處理氣體之第2處理氣體供給系統、選擇性激發供給至上述處理區域內的上述第2處理氣體之激發機構、及控制上述裝置動作之控制部；且上述控制部，為了利用CVD於上述被處理基板上形成氧化膜，藉由複數次重複進行交替具有下述步驟之循環，並對每次上述循環所形成的薄膜施行積層，而形成具有特定厚度之上述氧化膜，此處，使用1價或2價之胺基矽烷氣體作為上述矽源氣體，與使用3價之胺基矽烷氣體之情形相比，較低設定上述循環中之處理溫度，上述步驟係

對上述處理區域供給上述第1處理氣體，另一方面停止對上述處理區域供給上述第2處理氣體之第1步驟；藉此，於上述被處理基板表面形成含矽之吸附層；及對上述處理

區域供給上述第2處理氣體，另一方面停止對上述處理區域供給上述第1處理氣體，並使上述被處理基板表面上的上述吸附層氧化之第2步驟。

本發明之第三形態係一種包含用以在處理器上執行的程式指令之可以電腦讀取之媒體，上述程式指令於由處理器執行時，控制半導體處理用之成膜裝置，其係利用CVD於可選擇性供給具有矽源氣體的第1處理氣體與具有氧化氣體的第2處理氣體之處理區域內，於被處理基板上形成氧化膜；藉由複數次重複進行交替具有下述步驟之循環，並對每次上述循環中形成的薄膜施行積層，而形成具有特定厚度之上述氧化膜，此處，使用1價或2價之胺基矽烷氣體作為上述矽源氣體，與使用3價之胺基矽烷氣體之情形相比，較低設定上述循環中之處理溫度，上述步驟係

對上述處理區域供給上述第1處理氣體，另一方面停止對上述處理區域供給上述第2處理氣體之第1步驟；藉此，於上述被處理基板表面形成含矽之吸附層；及對上述處理區域供給上述第2處理氣體，另一方面停止對上述處理區域供給上述第1處理氣體，並使上述被處理基板表面上之上述吸附層氧化之第2步驟。

本發明之另外目的及優勢將以下列描述來闡述，且一部分自描述中將顯而易見，或者可藉由實施本發明來得知。本發明之目的及優勢將藉由下文所特定指出之工具及組合實現及獲得。

併入且構成本說明書之一部分附圖說明本發明之實施例，以及連同用於說明本發明之原理的上文所給定之普遍描述及下文給定之實施例之詳細描述。

【實施方式】

本發明者們於本發明開發過程中，對半導體處理中利用CVD形成氧化矽膜之方法之相關先前技術之問題點進行研究。其結果，本發明者們獲得如下所述之見識。

先前，作為用於藉由CVD形成氧化矽膜之矽源氣體，一般使用的是二氯矽烷(DCS： SiH_2Cl_2)、單矽烷(SiH_4)、四氯矽烷(TCS： SiCl_4)、二矽烷(Si_2H_6)、六氯二矽烷(Si_2Cl_6)、TEOS($\text{Si}(\text{OC}_2\text{H}_5)_4$)等。

於使用如此矽源氣體之情形時，一般而言，若降低處理溫度則會產生成膜速率下降或者氧化矽膜的膜質下降之問題。成膜速率係決定處理產量(throughput)之重要因素，又，氧化矽膜之膜質係因伴隨元件微細化而薄膜化，故愈來愈受重視之因素。例如，於閘極氧化膜由較薄氧化矽膜形成之情形時，若膜質並不良好則存在洩漏電流增大之虞。根據如此理由，於使用上述矽源氣體之情形時，例如，即使利用ALD或MLD法，如上述專利文獻1所記載處理溫度亦必須設為 300°C 以上。

對此，根據本發明者們之研究發現：於使用1價或2價胺基矽烷氣體作為矽源氣體之情形時，若利用ALD或MLD法，則即使將處理溫度設定為不足 300°C ，亦可維持特定成膜速率，另一方面亦可形成良好品質的氧化矽膜。尤其

於使用1價胺基矽烷氣體作為矽源氣體之情形時，以200°C以下，進而100°C以下之處理溫度，能夠獲得良好效果。因此，能夠進一步減輕半導體元件於製造步驟中之熱歷程，改善元件特性。

再者，至於形成氧化矽膜所能夠使用之1價胺基矽烷氣體(1分子內具有1個胺基之胺基矽烷氣體)，可舉出： $\text{SiH}_3\text{NC}_2(\text{CH}_3)_4$ 、 $\text{SiH}_3(\text{NHC}(\text{CH}_3)_3)$ 、 $\text{SiH}_3(\text{N}(\text{CH}_3)_2)$ 。又，至於2價胺基矽烷氣體(1分子內具有2個胺基之胺基矽烷氣體)，可舉出：BTBAS(雙(第三丁基胺基)矽烷)、BDEAS(雙(二乙基胺基)矽烷)、BDMAS(雙(二甲基胺基)矽烷)。

以下，參照圖式就基於如此見解而構成之本發明之實施形態加以說明。再者，於以下說明中，對於具有大致相同功能及構成之構成要素賦予同一符號，僅在必要時進行重複說明。

[第一實施形態]

圖1係表示本發明第一實施形態之成膜裝置(垂直式電漿CVD裝置)之剖面圖。圖2係表示圖1所示之裝置的一部分之截斷面圖。該成膜裝置2具有能夠選擇性供給以下氣體之處理區域，上述氣體為具有1價或2價胺基矽烷氣體作為矽源氣體之第1處理氣體、及具有作為氧化氣體之氧氣(O_2)之第2處理氣體。成膜裝置2構成為於如此處理區域內利用CVD於被處理基板上形成矽氧化膜。

成膜裝置2具有頂棚圓筒狀之處理容器4，其將留有間隔

而容納處理經重疊之複數個半導體晶圓(被處理基板)之處理區域5定於內部，且下端開口。處理容器4之整體例如由石英形成。處理容器4內之頂棚中，配設密封有石英製頂棚板6。成形為圓筒狀之歧管8，經由O型環等密封部件10而與處理容器4之下端開口連接。再者，亦可不另外設置歧管8而以圓筒狀石英製處理容器來構成整體。

歧管8例如由不鏽鋼構成，支持處理容器4之下端。通過歧管8之下端開口，使石英製晶舟12升降，藉此晶舟12可相對於處理容器4進行裝卸。晶舟12中多階載置有多片半導體晶圓W作為被處理基板。例如，於本第一實施形態之情形時，晶舟12之支柱12A上能夠大致等間距地多階支持例如50~100片左右直徑為300 mm之晶圓W。

晶舟12係介隔石英製保溫筒14而載置於工作臺16上。工作臺16於旋轉軸20上受到支持，該旋轉軸20貫通開關歧管8下端開口之例如不鏽鋼製蓋體18。

旋轉軸20之貫通部中插入有例如磁性流體密封22，以便氣密性密封旋轉軸20並且支持旋轉軸20能夠旋轉。於蓋體18之周邊部與歧管8之下端部，插入有例如由O型環等構成之密封部件24，從而保持容器內之密封性。

旋轉軸20例如安裝於由晶舟升降機等升降機構25支持之臂26之前端。藉由升降構造25使晶舟12及蓋體18等一體性升降。再者，亦可將工作臺16固定設置於蓋體18側，以便進行晶圓W之處理而無需旋轉晶舟12。

於歧管8之側部連接有氣體供給部，該氣體供給部用以

將特定處理氣體供給至處理容器4內的處理區域5。氣體供給部包括第1處理氣體供給系統30、第2處理氣體供給系統32、及惰性氣體供給系統36。第1處理氣體供給系統30將供給具有1價或2價胺基矽烷氣體之第1處理氣體作為矽源氣體。第2處理氣體供給系統32將供給具有氧氣(O₂)之第2處理氣體作為氧化氣體。惰性氣體供給系統36例如供給N₂氣作為稀釋用、淨化用、或者壓力控制用之惰性氣體。根據需要，可於第1及第2處理氣體中混合入適當量之載氣(稀釋氣體)，以下為了使便於說明而不言及載氣。

具體而言，第1處理氣體供給系統30及惰性氣體供給系統36，具有共通之氣體分散噴嘴40，第2處理氣體供給系統32具有氣體分散噴嘴42。各氣體分散噴嘴40、42由使歧管8的側壁向內側貫通再向上方彎曲延伸之石英管構成(參照圖1)。各氣體分散噴嘴40、42上，以沿其長度方向(上下方向)且遍布晶舟12上的晶圓W整體之方式，隔開特定間隔形成有複數個氣體噴射孔40A、42A。氣體噴射孔40A、42A，以形成與晶舟12上的複數個晶圓W平行的氣流之方式，於水平方向上大致均勻地分別供給對應之處理氣體。再者，第1處理氣體供給系統30及惰性氣體供給系統36可以分別單獨具有氣體分散噴嘴之方式構成。

噴嘴40經由氣體供給路徑(氣體通路)50、56分別與矽源氣體及N₂氣之氣源30S、36S連接。噴嘴42經由氣體供給路徑(氣體通路)52與O₂氣之氣源32S連接。氣體供給路徑50、52、56上，配設有開閉閥50A、52A、56A與如同質量

流量控制器之流量控制器 50B、52B、56B。藉此，能夠分別對矽源氣體、O₂氣、及N₂氣進行流量控制並且進行供給。

於處理容器4之一部分側壁上，沿其高度方向設置有氣體激發部66。為對其內部氣體環境進行真空排氣，與氣體激發部66相對向之處理容器4的相反側上配設有細長排氣口68，該細長排氣口68例如藉由將處理容器4側壁沿上下方向切削而形成。

具體而言，氣體激發部66於上下方向上具有細長開口70，該細長開口70藉由將處理容器4側壁沿上下方向以特定寬度進行切削而形成。開口70由與處理容器4外壁氣密性焊接接合之石英製保護層72覆蓋。保護層72以突出於處理容器4外側之方式形成剖面凹部狀，且具有上下細長的形狀。

藉由該構成，而形成自處理器4側壁突出且一側向處理容器4內開口之氣體激發部66。即，氣體激發部66之內都空間，與處理容器4內之處理區域5連通。於上下方向上形成充分長的開口70，以便於高度方向上能夠覆蓋晶舟12上所保持的全部晶圓W。

於保護層72兩側壁之外側面上，以沿其長度方向(上下方向)相互對向之方式，設置有一對細長之電極74。用於電漿產生之高頻電源76經由供電線78與電極74連接。例如藉由對電極74施加13.56 MHz高頻電壓，而於一對電極74間形成用以激發電漿之高頻電場。再者，高頻電壓之頻率

並非限定於13.56 MHz，亦可使用其他頻率例如400 kHz等。

將第2處理氣體之氣體分散噴嘴42於晶舟12上的最下層晶圓W以下之位置，向處理容器4之半徑方向之外側彎曲。其後，氣體分散噴嘴42，垂直豎立於氣體激發部66內之最裏面(離處理容器4中心最遠之部分)之位置。亦如圖2所示，氣體分散噴嘴42設置於一對相對向之電極74所夾持之區域(高頻電場最強之位置)，即向實際產生主要電漿之電漿產生區域PS之外側偏離之位置上。具有由氣體分散噴嘴42之氣體噴射孔42A噴射的O₂氣之第2處理氣體朝向電漿產生區域PS噴射，並於此處受到激發(分解或者活化)，以含氧自由基(O*、O₂*)之狀態供給至晶舟12上之晶圓W上(記號「*」表示係自由基)。

於保護層72之外側，例如以覆蓋其之方式安裝有由石英構成之絕緣保護層80。於作為絕緣保護層80內側且與電極74相對向之部分，配設有包括冷媒通路之冷卻機構(未圖示)。冷媒通路中藉由使作為冷媒之例如經冷卻之氮氣流動，而使電極74冷卻。再者，於絕緣保護層80外側，配設有將其覆蓋以防止高頻波洩漏之遮罩(未圖示)。

於氣體激發部66之開口70之外側附近即開口70之外側(處理容器4內)之其中一側，垂直豎立設置有第1處理氣體及惰性氣體之氣體分散噴嘴40。將含有矽源氣體之第1處理氣體或者含有N₂之惰性氣體，自形成於氣體分散噴嘴40中之氣體噴射孔40A朝向處理容器4之中心方向噴射。

另一方面，於與氣體激發部66對向設置之排氣口68，以覆蓋其之方式利用焊接安裝有由石英構成之剖面成形為"コ"字狀之排氣口保護層部件82。排氣口保護層部件82，沿處理容器4之側壁向上方延伸，於處理容器4之上方形形成有氣體出口84。於氣體出口84中連接有配設有真空泵等之真空排氣系統GE。

以包圍處理容器4之方式，配設有對處理容器4內的氣體環境及晶圓W進行加熱之加熱器86。於處理容器4內之排氣口68附近，配設有用以控制加熱器86之熱電偶(未圖示)。

進而，成膜裝置2具有包括控制裝置整體動作之電腦等的主控制部100。圖3係表示主控制部100之構成之圖。如圖3所示，主控制部100連接有操作面板121、溫度感應器(群)122、壓力計(群)123、加熱器控制器124、MFC(主流量控制器)125(與圖1之流量控制器50B、52B、56B對應)、閥控制部126、真空泵127(與圖1之真空排氣系統GE對應)、晶舟升降機128(與圖1之升降機構25對應)、電漿控制部129等。

操作面板121具有顯示畫面及操作按鈕，並將控制器之操作指示傳送至主控制部100，又，將來自主控制部100之各種資訊顯示於顯示畫面上。溫度感應器(群)122，測定處理容器4內及排氣管內之各部分溫度，且將其測定值通知主控制部100。壓力計(群)123，測定處理容器4內及排氣管內各部分之壓力，且將測定值通知主控制部100。

加熱器控制器 124 係用以單獨控制加熱器 86 之各區。加熱器控制器 124 將根據來自主控制部 100 之指示，使加熱器 86 之各區通電而對該等加熱。又，加熱器控制器 124 單獨測定加熱器 86 各區之耗電，再通知主控制部 100。

MFC 125 配置於氣體供給線路之配管中。MFC 125 將流動於各配管中之氣體流量控制為由主控制部 100 指示之量。又，MFC 125 測定實際流動之氣體流量，並通知主控制部 100。

閥控制部 126 配置於各配管中，將配置於各配管上之閥的開度控制為由主控制部 100 指示之值。真空泵 127 與排氣管連接，將處理容器 4 內之氣體排出。

晶舟升降機 128 藉由使蓋體 18 上升而將載置於旋轉工作臺 16 上之晶舟 11 (半導體晶圓 W) 載入處理容器 4 內。又，晶舟升降機 128，藉由使蓋體 18 下降而自處理容器 4 內卸載旋轉工作臺 16 上所載置之晶舟 11 (半導體晶圓 W)。

電漿控制部 129 響應來自主控制部 100 之指示，對氣體激發部 66 進行控制。藉此，使供給至氣體激發部 66 內之氧氣活化，生成自由基。

主控制部 100 包括：配方記憶部 111、ROM(唯讀記憶體)112、RAM(隨機存取記憶體)113、I/O 埠 114、及 CPU(中央處理單元)115。該等由匯流排 116 而相互連接，並經由匯流排 116 而在各部間傳輸資訊。

於配方記憶部 111 中記憶有配置用配方及複數個製程用配方。於成膜裝置 2 製造之初，僅儲存有配置用配方。配

置用配方係生成基於各成膜裝置之熱模型等時執行者。製程用配方係每一次使用者實際進行之熱處理(製程)中所準備之配方。製程用配方固定自將半導體晶圓W載入處理容器4內起至處理結束卸載晶圓為止之各部分的溫度變化、處理容器4內的壓力變化、處理氣體之供給開始及停止的時序及供給量等。

ROM 112係包含EEPROM(電子可擦除可編程式唯讀記憶體)、快閃記憶體、硬磁碟等，且將CPU 115之動作程式等加以記憶之記錄媒體。RAM 113發揮作為CPU 115之工作區等之功能。

I/O埠 114與操作面板 121、溫度感應器 122、壓力計 123、加熱器控制器 124、MFC 125、閥控制部 126、真空泵 127、晶舟升降機 128、電漿控制部 129等連接，控制資料或信號之輸入輸出。

CPU(Central Processing Unit，中央處理單元)115構成主控制部 100之中樞。CPU 115執行ROM112中記憶之控制程式，依據來自操作面板 121之指示，按照配方記憶部 111所記憶之配方(製程用配方)控制成膜裝置 2之動作。即，CPU 115對溫度感應器(群)122、壓力計(群)123、MFC 125等測定處理容器 4內及排氣管內之各部分溫度、壓力、流量等。又，CPU 115基於該測定資料，將控制信號等輸出至加熱器控制器 124、MFC 125、閥控制部 126、真空泵 127等中，依據製程用配方對上述各部進行控制。

其次，就使用圖1所示裝置，於主控制部100之控制下進行之成膜方法(所謂ALD或MLD成膜)加以說明。於該第一實施形態之成膜方法中，利用電漿CVD於半導體晶圓W上形成氧化矽膜。因此，對容納有晶圓W之處理區域5選擇性供給具有1價或2價胺基矽烷氣體作為矽源氣體之第1處理氣體、及具有作為氧化氣體之氧(O₂)氣之第2處理氣體。

首先，將保持有多片例如50~100片尺寸300 mm之晶圓W之常溫晶舟12載入設為特定溫度之處理容器4內，再密封處理容器4。其次，對處理容器4內進行真空抽吸，維持特定的處理壓力，並且待機至使晶圓溫度上升穩定為成膜用處理溫度為止。其次，一面使晶舟12旋轉一面分別對第1及第2處理氣體進行流量控制，並且自氣體分散噴嘴40、42間斷供給第1及第2處理氣體。

概括而言，首先，自氣體分散噴嘴40之氣體噴射孔40A中，以形成與晶舟12上的複數個晶圓W平行的氣流之方式，供給具有矽源氣體之第1處理氣體。此期間，矽源氣體之分子、或者由其等分解而產生之分解生成物之分子或原子吸附於晶圓之經預處理之表面上而形成吸附層(吸附)。

其次，自氣體分散噴嘴42之氣體噴射孔42A，以形成與晶舟12上的複數個晶圓W平行的氣流之方式，供給具有O₂氣之第2處理氣體。第2處理氣體，於通過一對電極74間的電漿產生區域PS時，受到選擇性激發而使其中一部分電漿

化。此時生成 O^* 、 O_2^* 等氧自由基(活性種)。該等自由基自氣體激發部66之開口70向處理容器4的中心流出，並以層流狀態供給至晶圓W相互之間。若對晶圓W供給氧自由基，則會與晶圓W上的吸附層之Si產生反應，藉此於晶圓上形成氧化矽物之薄膜(氧化)。

圖4係表示本發明第一實施形態之成膜方法中供給氣體及施加RF(高頻率)之態樣之時序圖。如圖4所示，於該第一實施形態之成膜方法中，交替重複進行第1至第4步驟T1~T4。即，重複進行複數次包括第1至第4步驟T1~T4之循環，將每次循環中形成的氧化矽物之薄膜加以積層，藉此獲得具有最終厚度之氧化矽膜。

具體而言，於第一步驟T1中，對處理區域5供給第1處理氣體(於圖4中表示為Si源)，另一方面停止對處理區域5供給第2處理氣體(於圖4中表示為 O_2)。於第2步驟T2中，停止對處理區域5供給第1及第2處理氣體。於第3步驟T3中，對處理區域5供給第2處理氣體，另一方面停止對處理區域5供給第1處理氣體。又，於第3步驟T3中，接通RF電源76，於氣體激發部66中將第2處理氣體電漿化，藉此將第2處理氣體於經激發之狀態下供給至處理區域5中。於第4步驟T4中，停止對處理區域5供給第1及第2處理氣體。

第2及第4步驟T2、T4用作將殘留於處理容器4內的氣體排除之淨化步驟。此處，所謂淨化係指藉由一面使 N_2 氣等惰性氣體流動一面對處理容器4內進行真空排氣、或者藉由停止全部氣體供給並對處理容器4內進行真空排氣，而

除去處理容器4內之殘留氣體。又，亦可於第2及第4步驟T2、T4之前半程中僅進行真空排氣，而於後半程中一併進行真空排氣與惰性氣體供給。再者，於第1及第3步驟T1、T3中，在供給第1及第2處理氣體時，可停止處理容器4內之真空排氣。然而，於一面對處理容器4內進行真空排氣一面供給第1及第2處理氣體之情形時，於第1至第4步驟T1~T4之全部過程中，可持續進行處理容器4內之真空排氣。

於圖4中，將第1步驟T1設定為約1~180秒，將第2步驟T2設定為約1~60秒，將第3步驟T3設定為約1~300秒，將第4步驟T4設定為約1~60秒。又，通常藉由第1至第4步驟T1~T4之1個循環而形成之膜厚約為0.2 nm。因此，若目標膜厚為例如10 nm，則該循環需要重複進行約50次左右。其中，該等時間或厚度僅表示一個例示，但並不限定於該數值。

圖5A-F係模式性表示使用作為1價胺基矽烷氣體之 $\text{SiH}_3\text{NC}_2(\text{CH}_3)_4$ 作為矽源氣體之情形時Si晶圓W表面之反應之圖。再者，如下所述，1價胺基矽烷氣體具有以下優點：與2價胺基矽烷氣體相比，可獲得較高成膜速率(因此可降低處理溫度)。

供給至處理區域5中之矽源氣體即 $\text{SiH}_3\text{NC}_2(\text{CH}_3)_4$ 氣體，於處理區域5中經加熱而活化，如圖5A至圖5B所示，於半導體晶圓W表面上形成含矽吸附層。此處，存在於Si晶圓W表面上之OH基，例如來自經沈積之 SiO_2 膜之表面。於形

成吸附層之時，因 $\text{NC}_2(\text{CH}_3)_4$ 自矽中分離出來，故吸附層中不含有氮(N)。又， $\text{NC}_2(\text{CH}_3)_4$ 由淨化步驟除去。因此，於所形成之氧化矽膜中難以含有氮，從而可形成良好品質之氧化矽膜。又，因矽源氣體係1價胺基矽烷，故於形成吸附層時難以產生結構性阻障，因此難以妨礙分子吸附。因此，可使吸附速度不知降低，而獲得較高成膜速率。

其次，經由淨化步驟將氧自由基供給至處理區域5。藉此，如圖5C至圖5D所示，半導體晶圓W上之吸附層受到氧化(吸附層之H由O取代)，於半導體晶圓W上形成氧化矽膜。藉由重複進行包含如此吸附步驟與氧化步驟之1個循環，而如圖5E至圖5F所示將矽氧化膜加以積層。

於上述MLD法中，於使用作為1價胺基矽烷氣體之 $\text{SiH}_3\text{NC}_2(\text{OH}_3)_4$ 作為矽源氣體之情形時成膜處理之處理條件如下所述。

矽源氣體之供給量，較好的是設為1~500 sccm。若小於1 sccm，則產生無法向晶圓W供給充分的矽源之可能性。若多於500 sccm，則產生有利於吸附於晶圓W上之矽源的比例變得過低之虞。矽源氣體之供給量，更好的是設為50~500 sccm。藉由設為如此範圍，而可促進矽源吸附於晶圓W上。

處理區域5內之壓力(處理壓力)，較好的是設為0.1~50 Torr(133 Pa=1 Torr)。可藉由設為如此範圍之壓力，而促進矽源氣體吸附於晶圓W上。處理區域5內之壓力，更好的是設為1~30 Torr。藉由設為如此範圍之壓力，而可使得

處理區域5內之壓力控制變得容易。

將處理區域5內之溫度(處理溫度)設定為 $25^{\circ}\text{C}\sim 300^{\circ}\text{C}$ ，較好的是 $25^{\circ}\text{C}\sim 200^{\circ}\text{C}$ ，更好的是 $25^{\circ}\text{C}\sim 100^{\circ}\text{C}$ 。若處理溫度超過 300°C ，則存在無法回避膜厚不均之虞。於使用1價胺基矽烷氣體作為矽源氣體之情形時，如下所述，獲得的成膜速率高於使用2價或3價胺基矽烷氣體之情形，相應地使得晶圓W表面之反應性得以促進。然而，此處可將處理溫度設定為較低值，使得晶圓W表面之反應性相應得以促進，藉此維持基準範圍內之成膜速率。因此，能夠減輕半導體元件製造步驟中之熱歷程，提昇元件特性。再者，可於上述循環開始前利用實驗來確定處理溫度，以獲得基準範圍內之成膜速率。

圖6A-C係表示於使用作為2價胺基矽烷氣體之雙(第三丁基胺基)矽烷(BTBAS： $\text{SiH}_2(\text{NH}(\text{C}_4\text{H}_9))_2$)作為矽源氣體時半導體晶圓W表面上之反應之圖。再者，2價胺基矽烷氣體例如BTBAS，具有與1價胺基矽烷氣體相比穩定性較高之優點。

供給至處理區域5之矽源氣體即BTBAS氣體，於處理區域5中受熱而活化，如圖6A至圖6B所示，於半導體晶圓W表面上形成含矽吸附層。此時，BTBAS之Si與表面的OH基的O反應，而使三甲基胺基脫離。BTBAS與OH的反應性較高，於形成吸附層時難以產生結構性阻障，故難以妨礙分子之吸附。因此，可使吸附速度不致下降，而獲得高成膜速率。

其次，經淨化步驟將氧自由基供給至處理區域5。藉此，如圖6C所示，半導體晶圓W上之吸附層經氧化(吸附層之H由O取代)，而於半導體晶圓W上形成氧化矽膜(其中，圖6C表示氧化矽膜表面吸附H而形成OH基之狀態)。藉由重複進行包含如此吸附步驟及氧化步驟之1個循環，而將氧化矽膜積層。

於上述MLD法中，於使用作為2價胺基矽烷氣體之BTBAS作為矽源氣體之情形時成膜處理之處理條件如下所述。

較好的是使矽源氣體之供給量為1~500 sccm。若小於1 sccm，則產生無法向晶圓W供給充分的矽源之虞。若多於500 sccm，則產生有利於吸附於晶圓W上之矽源比例變得過低之虞。更好的是使矽源氣體之供給量為50~500 sccm。藉由設為如此範圍，而促進矽源吸附於晶圓W上。

較好的是使處理區域5內之壓力(處理壓力)為0.1~50 Torr(133 Pa=1 Torr)。可藉由設為如此範圍之壓力，而促進矽源吸附於晶圓上。更好的是使處理區域5內之壓力為1~30 Torr。藉由設為如此範圍之壓力，而使得處理區域5內之壓力控制變得容易。

使處理區域5內之溫度(處理溫度)為25°C~300°C，較好的是25°C~200°C，更好的是25°C~100°C。若處理溫度超過300°C，則存在膜厚之不均將超出容許之虞。此時，亦可將處理溫度設定為低於使用3價胺基矽烷氣體時之值，使得晶圓W表面之反應性相應得以促進，藉此維持基準範圍

內之成膜速率。藉此，能夠減少半導體元件在製造步驟中之熱歷程，提昇元件特性。

又，於上述MLD法中，使用1價或2價胺基矽烷氣體作為矽源氣體之情形時成膜處理之共通處理條件如下所述。

較好的是使RF功率為10 W~1500 W。若小於10 W，則氧自由基會變得難以生成。若超過1500 W，則產生構成氣體激發部66之石英壁可能受損之虞。更好的是使RF功率為50 W~500 W。可藉由設為如此範圍，而有效生成氧自由基。

較好的是使氣體激發部66內之壓力(氣體噴射孔之壓力)為0.133 Pa~13.3 kPa，更好的是70 Pa~400 Pa。可藉由設為如此範圍之壓力，而產生電漿且不致出現問題，並且供給氧化晶圓W上吸附層之Si所充分之氧自由基。

如上所述，以能夠本質地進行低溫成膜且獲得良好膜質之MLD法為前提，進而，使用1價或2價胺基矽烷氣體作為於形成吸附層時難以產生結構性阻障的矽源氣體。進而，為了將吸附層氧化，而使用無需使溫度上升便可使反應進行之O₂氣電漿般之氧自由基。藉此，可將良好膜質之SiO₂膜，於100°C以下進而於室溫(25°C)之先前無法考慮之低溫下，以高成膜速率進行成膜。

[實驗1：成膜速率及組成]

使用圖1所示之裝置，藉由上述第一實施形態之成膜方法形成氧化矽膜，並進行其成膜速率及組成之評價。於該實驗中，單獨使用作為1價胺基矽烷氣體之SiH₃NC₂(CH₃)₄、及作為2價胺基矽烷氣體之BTBAS作為矽

源氣體。進而，作為比較例，使用作為3價胺基矽烷氣體之Tri-DMAS($\text{SiH}(\text{N}(\text{CH}_3)_2)_3$)作為矽源氣體。

此時成膜處理之處理條件基準如上述第一實施形態中所述，重複進行42次上述循環，形成具有特定厚度之氧化矽膜。具體而言，使被處理基板為100片300 mm矽晶圓，成膜溫度為 100°C ，處理壓力於第1步驟T1中為533 Pa(4 Torr)，於第3步驟T3中為66.5 Pa(0.5 Torr)。矽源氣體之流量中，使 $\text{SiH}_3\text{NC}_2(\text{CH}_3)_4$ 為300 mL/min(sccm)，使BTBAS為2000 mL/min(sccm)，使Tri-DMAS為300 mL/min(sccm)。使 O_2 氣之供給量為2000 mL/min(sccm)，使激發其之高頻電源之頻率為13.56 MHz，功率為50 W。再者，為了淨化處理容器內部，而於第一步驟T1之前，持續進行處理容器內之真空抽吸，並且以3500 mL/min(sccm)之流量供給 N_2 氣體作為淨化氣體。又，於於第3步驟T3之前，持續進行處理容器內的真空抽吸，並且以3500 mL/min(sccm)之流量供給6秒鐘 N_2 氣作為淨化氣體。

對於如此形成之氧化矽膜(半導體晶圓W)之中心部(CT)及端部(ED)，測定膜中所含各成分(Si、O、N)之濃度。於此測定中，使用X射線光電子分光裝置(XPS: X-ray Photoelectron Spectrometer)。其結果，由上述第一實施形態之成膜方法形成之薄膜經確認幾乎不含氮，且為氧化矽膜(SiO_2)。

圖7係表示由該實驗獲得之不同矽源氣體與氧化矽膜的成膜速率之關係之圖表。圖7之縱軸，表示於將作為3價胺

基矽烷氣體之 Tri-DMAS($\text{SiH}(\text{N}(\text{CH}_3)_2)_3$) 用作矽源氣體時之成膜速率標準化作為 1 之由各矽源氣體所得之成膜速率。

如圖 7 所示，2 價胺基矽烷氣體之成膜速率高於 3 價胺基矽烷氣體，1 價胺基矽烷氣體之成膜速率高於 2 價胺基矽烷氣體。一般認為，其原因在於：越是低價胺基矽烷氣體，在 Si 吸附時，越難以產生結構性阻障，故難以妨礙其他分子之吸附。

[實驗 2：氧化氣體]

將使用 BTBAS 作為矽源氣體，且將 O_2 氣電漿化後用作氧化氣體之情形，與並未進行電漿化便使用臭氧 (O_3) 氣體之情形進行比較。於電漿化後使用 O_2 氣體時之條件，與上述實驗 1 相同。並未進行電漿化便使用 O_3 氣體時之條件，除了以 250 g/Nm^3 之流量供給 O_3 氣體以外，其餘與上述實驗 1 相同。對於如此形成之氧化矽膜，測定其成膜速率及膜厚之面內均勻性。分別在晶舟 12 之上部 (TOP)、中央部 (CTR)、及下部 (BTM) 分別選擇一片，作為樣品晶圓 W。

圖 8 係表示由該實驗獲得之不同處理氣體與氧化矽膜的成膜速率及膜厚面內均勻性之關係之圖表。圖 8 之左縱軸表示使用 O_3 氣作為氧化氣體時以中央部 (CTR) 晶圓之成膜速率為 1 進行標準化之各部分晶圓之成膜速率。右縱軸表示使用 O_3 氣作為氧化氣體時以中央部 (CTR) 將晶圓之面內均勻性為 1 進行標準化之各部分晶圓之面內均勻性。

如圖 8 所示，於使用 O_2 氣電漿之情形時，獲得成膜速率 (速度) 為使用未將氧氣自由基化的 O_3 氣時之 5 倍左右。

又，使用 O₂ 氣電漿之情形與使用未將氧氣自由基化的 O₃ 氣之情形相比，膜厚之面內均勻性非常良好。

[實驗3：處理溫度]

對於使用 BTBAS 作為矽源氣體，且經電漿化後使用 O₂ 氣作為氧化氣體之情形，進行以處理溫度為參數之實驗。處理溫度以外之條件與上述實驗 1 相同。作為處理溫度，使用與室溫 (25°C)、75°C、100°C、200°C、300°C 不同之值。對如此形成之氧化矽膜，測定其成膜速率及膜厚之面內均勻性。

圖 9 係表示由該實驗所獲得之不同處理溫度與氧化矽膜成膜速率之關係之圖表。圖 9 之左縱軸，表示處理溫度為 300°C 時的成膜速率作為 1 進行標準化之利用其他溫度條件而獲得之成膜速率。右縱軸表示處理溫度為 300°C 時的面內均勻性作為 1 進行標準化之利用其他溫度條件而獲得之面內均勻性。

如圖 9 所示，可確認即使於 100°C 以下之低溫下亦能夠獲得高成膜速率，即使於室溫下亦能夠進行具有充分實用性的成膜。又，即使於 100°C 以下之低溫下，膜厚均勻性亦為良好。另一方面，若成膜溫度超過 300°C，則膜厚不均一會變大。

[第二實施形態]

圖 10 係表示本發明第二實施形態之成膜裝置(垂直式熱 CVD 裝置)之剖面圖。為了使氧化氣體活化，可使用觸媒、UV(紫外線)、熱量、磁力等其他媒體，代替第一實施

形態中所述之電漿。例如，於利用熱量使氧化氣體活化之情形時，可使用如圖10所示之熱處理裝置。

於圖10所示之膜裝置2X中，於處理容器頂部形成有與真空排氣系統連接之氣體出口84，於處理容器4底部連接有短L字形之噴嘴40、42。因此，處理氣體由設置有支持晶圓W的晶舟12之處理區域5下方之噴嘴40、42之供給口供給，並於通過處理區域5後，自上方氣體出口84排出。噴嘴40供給具有1價或2價胺基矽烷氣體作為矽源氣體之第1處理氣體。噴嘴42供給具有氧氣(O₂)作為氧化氣體之第2處理氣體。處理區域5由配設於處理容器4周圍之加熱器86加熱。

於使用如此熱處理裝置之情形時，可藉由將氧氣導入加熱至特定溫度之處理區域5中，而使氧活化。處理區域5之溫度若能將所供給之氧活化即可，例如較好的是設為550℃左右。較好的是使處理區域5之壓力為133 Pa(1 Torr)左右，較好的是使氧氣供給量為100 sccm~1 slm。

又，可使用臭氧(O₃)、水蒸汽(H₂O)等其他氧化氣體來代替氧氣。例如，於使用臭氧作為氧化氣體之情形時，較好的是使處理區域5之溫度為200℃~600℃，壓力為133 Pa(1 Torr)，臭氧流量為250 g/Nm³左右。

[變更例]

作為用以形成矽氧化膜之1價胺基矽烷氣體(1分子內具有2個胺基之胺基矽烷氣體)，可使用SiH₃(NHC(CH₃)₃)、SiH₃(N(CH₃)₂)來代替SiH₃NC₂(CH₃)₄。又，至於2價胺基矽

烷氣體(1分子內具有2個胺基之胺基矽烷氣體)，可列舉使用BDEAS(雙(二乙基胺基)矽烷)、BDMAS(雙(二甲基胺基)矽烷)來代替BTBAS。

至於作為第2處理氣體中的氧化氣體，可使用選自作為氧氣之氧、臭氧(O₃)、一氧化氮(NO)、二氧化氮(NO₂)、一氧化二氮(N₂O)、水蒸汽(H₂O)所組成之群之1種以上氣體。

上述第一實施形態中，例示有供給處理氣體時供給氮氣作為稀釋氣體之情形。關於此點，在供給處理氣體時亦可不供給氮氣。其中，藉由含有氮氣作為稀釋氣體，而使得處理時間之設定等變得容易，因此較好的是含有稀釋氣體。至於稀釋氣體，較好的是惰性氣體，除氮氣以外例如可適用氦氣(He)、氖氣(Ne)、氬氣(Ar)、氙氣(Xe)。

上述第一實施形態中，自共通之氣體分散噴嘴中供給矽源氣體及氮氣。取而代之，亦可對每種氣體配設氣體供給噴嘴。進而，為了自複數個噴嘴導入相同氣體，亦可在處理容器4下端附近之側面插入複數個氣體供給噴嘴。於此情形時，因自複數個氣體供給噴嘴對處理容器4內供給處理氣體，故可更均勻地將處理氣體導入處理容器4內。

於上述第一實施形態中，使用單管結構之批次式熱處理裝置作為成膜裝置。取而代之，本發明亦可適用於例如處理容器由內管及外管構成之雙管構造之批次式垂直式熱處理裝置。進而，本發明亦可適用於葉片式熱處理裝置。被處理基板並不限定於半導體晶圓W，例如亦可為LCD用玻

璃基板。

成膜裝置之控制部100，並不侷限於專用系統，亦能夠使用通常之電腦系統來實現。例如，可藉由自容納用以執行上述處理的程式之記錄媒體(軟性磁碟、CD-ROM等)將該程式安裝於通用電腦中，而構成執行上述處理之控制部100。

用以供給該等程式之機構可為任意者。程式除可如上所述經由特定記錄媒體供給以外，亦可經由例如通信線路、通信網路、通信系統等供給。於此情形時，例如，亦可將該程式揭示於通信網路之論壇(BBS)上，經由網路將其與載波重疊後進行提供。繼而，起動以如此方式提供之程式，於OS控制下以與其他應用程式同樣之方式執行，藉此執行上述處理。

熟習此項技術者將易想到另外優勢及改質體。因此，本發明在其更廣闊之態樣中並不限於本文所示及描述之特定細節及代表性實施例。為此，可進行各種修改而不偏離藉由隨附申請專利範圍及其等效體所界定之普遍發明概念的精神或範疇。

【圖式簡單說明】

圖1係表示本發明第一實施形態之成膜裝置(垂直式電漿CVD裝置)之剖面圖。

圖2係表示圖1所示之裝置一部分之橫截平面圖。

圖3係表示圖1所示裝置之控制部構成之圖。

圖4係表示本發明第一實施形之成膜方法中氣體供給及

施加RF(高頻率)的態樣之時序圖。

圖 5A-F 係模式性表示使用作為 1 價胺基矽烷氣體之 $\text{SiH}_3\text{NC}_2(\text{CH}_3)_4$ 作為矽源氣體之情形時 Si 晶圓 W 表面上之反應的圖。

圖 6A-C 係模式性表示使用作為 2 價胺基矽烷氣體之雙(第三丁基胺基)矽烷(BTBAS: $\text{SiH}_2(\text{NH}(\text{C}_4\text{H}_9))_2$) 作為矽源氣體之情形時半導體晶圓 W 表面上之反應的圖。

圖 7 係表示由實驗所得之不同矽源氣體與氧化矽膜的成膜速率之關係的圖表。

圖 8 係表示由實驗所得之不同處理氣體與氧化矽膜的成膜速率及膜厚的平面內均勻性之關係的圖表。

圖 9 係表示由實驗所得之不同處理溫度與氧化矽膜的成膜速率之關係的圖表。

圖 10 係表示本發明第二實施形態之成膜裝置(垂直式熱 CVD 裝置)之剖面圖。

【主要元件符號說明】

2	成膜裝置
4	處理容器
5	處理區域
6	頂棚板
8	歧管
10	密封部件
12	晶舟
12A	支柱

14	保溫筒
16	工作臺
18	蓋體
20	旋轉軸
22	磁性流體密封
24	密封部件
25	升降機構
30	第1處理氣體供給系統
30S	矽源氣體之氣源
32	第2處理氣體供給系統
32S	O ₂ 氣之氣源
36	惰性氣體供給系統
36S	N ₂ 之氣源
40	氣體分散噴嘴
40A	氣體噴射孔
42	氣體分散噴嘴
42A	氣體噴射孔
50、52、56	氣體供給線路
50A、52A、56A	開閉閥
50B、52B、56B	流量控制器
52	氣體供給線路
66	氣體激發部
68	排氣口
70	開口

72	蓋體
74	電極
76	高頻率電源
78	供電線路
80	絕緣保護蓋體
82	排氣覆蓋部件
84	氣體出口
86	加熱器
100	主控制部
111	配方記憶部
112	ROM
113	RAM
114	I/O埠
115	CPU
116	路徑
121	操作面板
122	溫度感應器
123	壓力計
124	加熱器控制器
125	MFC
126	閥控制部
127	真空泵
128	晶舟升降機
129	電漿控制部

GE	真空排氣系統
PS	電漿產生區域
W	半導體晶元

103年4月3日修正
補充 (pp. 1~4)

第 096135607 號專利申請案

中文申請專利範圍替換本(103年4月)3日

十、申請專利範圍：

1. 一種半導體處理用之成膜方法，其係於可選擇性供給 $\text{SiH}_3\text{NC}_2(\text{CH}_3)_4$ 氣體與 O_2 氣體之處理區域內，利用 CVD 於縱向設置之複數枚被處理基板上形成氧化矽膜者，

該方法藉由複數次重複進行循環，以形成複數個積層薄膜，而形成具有特定厚度之上述氧化矽膜，上述循環包含下述步驟：

對上述處理區域供給 $\text{SiH}_3\text{NC}_2(\text{CH}_3)_4$ 氣體，且不對上述處理區域供給 O_2 氣體之吸附步驟；藉此，於上述被處理基板表面形成含矽之吸附層；

將氣體排出上述處理區域且不對上述處理區域供給 $\text{SiH}_3\text{NC}_2(\text{CH}_3)_4$ 和 O_2 氣體之第 1 淨化步驟；

對上述處理區域供給 O_2 氣體，且不對上述處理區域供給 $\text{SiH}_3\text{NC}_2(\text{CH}_3)_4$ 氣體之氧化步驟，藉此，使上述被處理基板表面上之上述吸附層氧化；及

將氣體排出上述處理區域且不對上述處理區域供給 $\text{SiH}_3\text{NC}_2(\text{CH}_3)_4$ 和 O_2 氣體之第 2 淨化步驟；

其中於上述循環之整個期間內之處理溫度設定為 $25 \sim 100^\circ\text{C}$ ，上述吸附步驟中，上述處理區域中之壓力為 $133 \sim 3,990 \text{ Pa}$ ，上述氧化步驟中，當對上述處理區域供給 O_2 氣體時，於激發機構中，藉由將 O_2 氣體轉變為電漿以激發 O_2 氣體，藉此自 O_2 氣體產生自由基，並利用上述自由基使上述被處理基板表面上之上述吸附層氧化。

2. 如請求項 1 之半導體處理用之成膜方法，其中進而包括

以下步驟：於上述循環之第1次開始前，決定上述處理溫度以獲得基準範圍內之成膜速率。

3. 如請求項1之半導體處理用之成膜方法，其中上述循環構成為於其整個期間內，自上述處理區域進行連續性排氣。
4. 如請求項1之半導體處理用之成膜方法，其中上述各第1淨化及第2淨化步驟包括對上述處理區域供給惰性氣體之期間。
5. 如請求項1之半導體處理用之成膜方法，其中於上述循環之整個期間內，處理溫度設定為室溫。
6. 一種半導體處理用之成膜方法，其係於成膜裝置中，利用CVD在複數枚被處理基板上形成氧化矽膜者，上述裝置包括：

處理容器，其具備收納被處理基板之縱向細長處理區域；

支持部件，其於上述處理區域內於縱向間隔地支持上述被處理基板；

激發機構，其設置於上述處理區域之側壁，該激發機構包括連接上述處理區域及電極之電漿產生區域，並被設置為接收高頻率電源，上述電極沿上述電漿產生區域延伸，上述電漿產生區域存在於上述處理容器中形成之凹部，且延伸超出相對於上述處理區域之縱向長度；

處理氣體供給系統，其被設置為對上述處理區域選擇性供給 $\text{SiH}_3\text{NC}_2(\text{CH}_3)_4$ 氣體及 O_2 氣體，使 $\text{SiH}_3\text{NC}_2(\text{CH}_3)_4$ 氣體被

供給至上述處理區域但不通過上述電漿產生區域，且 O₂ 氣體通過上述電漿產生區域被供給至上述處理區域；且供給上述 SiH₃NC₂(CH₃)₄ 氣體及 O₂ 氣體以在上述處理區域中產生超出對應於上述處理區域之縱向長度且實質上水平之氣流；

排氣系統，其被設置為藉由連接至上述處理容器之排氣管，自上述處理容器內排氣；及

控制部，其被設置為控制上述成膜裝置進行上述成膜方法，上述成膜方法構成為重複進行循環複數次，並藉由重複上述循環分別積層薄膜，藉此形成具有特定厚度之氧化矽膜，上述循環包含下述步驟：

對上述處理區域供給 SiH₃NC₂(CH₃)₄ 氣體，且不對上述處理區域供給 O₂ 氣體之吸附步驟；藉此，於被處理基板表面形成含矽之吸附層；

對上述處理區域供給惰性氣並將氣體排出上述處理區域、且不對上述處理區域供給 SiH₃NC₂(CH₃)₄ 和 O₂ 氣體之第 1 淨化步驟；

對上述處理區域供給 O₂ 氣體，且不對上述處理區域供給 SiH₃NC₂(CH₃)₄ 氣體之氧化步驟，藉此，使上述被處理基板表面上之上述吸附層氧化；及

對上述處理區域供給惰性氣並將氣體排出上述處理區域、且不對上述處理區域供給 SiH₃NC₂(CH₃)₄ 和 O₂ 氣體之第 2 淨化步驟；

其中於上述循環之整個期間內之處理溫度設定為 25

~100°C，上述吸附步驟構成為上述處理區域中之壓力為133~3,990 Pa，上述氧化步驟構成為當對上述處理區域供給O₂氣體時，於激發機構中，藉由將O₂氣體轉變為電漿以激發O₂氣體，上述電漿產生區域內之壓力小於400 Pa，供給至上述電極之高頻電源為50~500 W，藉此自O₂氣體產生自由基，並利用上述自由基，使上述被處理基板表面上之上述吸附層氧化。

7. 如請求項6之半導體處理用之成膜方法，其進而包括以下步驟：於上述循環之第1次開始前，決定上述處理溫度以獲得基準範圍內之成膜速率。
8. 如請求項6之半導體處理用之成膜方法，其中上述循環構成為於其整個期間內，自上述處理區域進行連續性排氣。
9. 如請求項6之半導體處理用之成膜方法，其中上述排氣系統包括形成在上述處理容器上之排氣口，上述排氣口位於上述電漿產生區域之對向並間隔上述處理區域之位置，且與排氣管連接。
10. 如請求項6之半導體處理用之成膜方法，其中於上述循環之整個期間內，處理溫度設定為室溫。

十一、圖式：




圖1




圖2




圖3




圖4




圖 5A




圖 5B




圖 5C




圖 5D




圖 5E




圖 5F




圖 6A

圖 6B

圖 6C




圖7




圖 8




圖9




圖 10