

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

**特許第3796772号**  
**(P3796772)**

(45) 発行日 平成18年7月12日(2006.7.12)

(24) 登録日 平成18年4月28日(2006.4.28)

(51) Int. Cl.		F I			
<b>HO4L</b>	<b>9/18</b>	<b>(2006.01)</b>	<b>HO4L</b>	<b>9/00</b>	<b>651</b>
<b>GO9C</b>	<b>1/00</b>	<b>(2006.01)</b>	<b>GO9C</b>	<b>1/00</b>	<b>660D</b>
<b>G11B</b>	<b>20/10</b>	<b>(2006.01)</b>	<b>G11B</b>	<b>20/10</b>	<b>H</b>
<b>GO6F</b>	<b>21/24</b>	<b>(2006.01)</b>	<b>GO6F</b>	<b>12/14</b>	<b>540C</b>
			<b>GO6F</b>	<b>12/14</b>	<b>550B</b>

請求項の数 7 (全 19 頁)

(21) 出願番号	特願平7-206084	(73) 特許権者	000002185
(22) 出願日	平成7年8月11日(1995.8.11)		ソニー株式会社
(65) 公開番号	特開平9-55730		東京都品川区北品川6丁目7番35号
(43) 公開日	平成9年2月25日(1997.2.25)	(74) 代理人	100067736
審査請求日	平成14年7月16日(2002.7.16)		弁理士 小池 晃
前置審査		(74) 代理人	100086335
			弁理士 田村 榮一
		(74) 代理人	100096677
			弁理士 伊賀 誠司
		(72) 発明者	佐古 曜一郎
			東京都品川区北品川6丁目7番35号 ソニー株式会社内
		(72) 発明者	大澤 義知
			東京都品川区北品川6丁目7番35号 ソニー株式会社内

最終頁に続く

(54) 【発明の名称】 データ処理方法、データ記録装置及びデータ再生装置

(57) 【特許請求の範囲】

【請求項1】

入力デジタルデータに暗号化処理を施すデータ処理方法において、  
データ変換手段により、第1の鍵情報をデータ変換して第2の鍵情報を生成するデータ変換工程と、

第1の暗号化処理手段により、上記第1及び第2の鍵情報のいずれか一方を用いて上記入力デジタルデータに第1の暗号化処理を施す第1の暗号化工程と、

第2の暗号化処理手段により、上記第1の暗号化処理を施されたデジタルデータに、上記第1及び第2の鍵情報のいずれか他方を用いて、上記第1の暗号化処理と異なる第2の暗号化処理を施す第2の暗号化工程とを有する

ことを特徴とするデータ処理方法。

【請求項2】

上記第1の鍵情報と上記第2の鍵情報とが切り換えられて暗号化に用いられることを特徴とする請求項1記載のデータ処理方法。

【請求項3】

上記第1の鍵情報は、少なくとも一部に識別情報を含むことを特徴とする請求項1記載のデータ処理方法。

【請求項4】

少なくとも上記第1の鍵情報をデータ信号と共に出力することを特徴とする請求項1記載のデータ処理方法。

**【請求項 5】**

上記第 2 の鍵情報のみデータ信号と共に出力することを特徴とする請求項 1 記載のデータ処理方法。

**【請求項 6】**

入力デジタルデータに暗号化処理を施して記録媒体に記録するデータ記録装置において、

暗号化の第 1 の鍵情報と、この第 1 の鍵情報をデータ変換して得られる第 2 の鍵情報とを出力する鍵情報出力手段と、

この鍵情報出力手段からの上記第 1 及び第 2 の鍵情報のいずれか一方を用いて上記入力デジタルデータに第 1 の暗号化処理を施し、この暗号化処理を施されたデジタルデータに、上記第 1 及び第 2 の鍵情報のいずれか他方を用いて、上記第 1 の暗号化処理と異なる第 2 の暗号化処理を施す暗号化手段とを有する

ことを特徴とするデータ記録装置。

**【請求項 7】**

入力デジタルデータに対して暗号化処理が施されて記録媒体に記録された信号を再生するデータ再生装置において、

上記暗号化処理の際に用いられる第 1 の鍵情報と、この第 1 の鍵情報をデータ変換して得られる第 2 の鍵情報とを出力する鍵情報出力手段と、

この鍵情報出力手段からの上記第 1 及び第 2 の鍵情報のいずれか一方を用いて第 1 の復号化処理を施し、この復号化処理を施されたデジタルデータに、上記第 1 及び第 2 の鍵情報のいずれか他方を用いて、上記第 1 の復号化処理と異なる第 2 の復号化処理を施す暗号復号化手段とを有する

ことを特徴とするデータ再生装置。

**【発明の詳細な説明】****【0001】****【発明の属する技術分野】**

本発明は、伝送あるいは記録再生されるデジタルデータのコピー防止や不正使用の阻止、あるいは課金システムに適用可能なデータ処理方法、データ記録装置及びデータ再生装置に関する。

**【0002】****【従来の技術】**

近年において、光ディスク等のデジタル記録媒体の大容量化と普及により、不法なコピーの防止や不正使用の阻止が重要とされてきている。すなわち、デジタルオーディオデータやデジタルビデオデータの場合には、コピーあるいはダビングにより劣化のない複製物を容易に生成でき、また、コンピュータデータの場合には、元のデータと同一のデータが容易にコピーできるため、既に不法コピーによる弊害が生じてきているのが実情である。

**【0003】**

デジタルオーディオデータやデジタルビデオデータの不法コピー等を回避するためには、例えばいわゆるSCMS（シリアルコピー管理システム）やCGMS（コピー世代管理システム）の規格が知られているが、これは記録データの特定部分にコピー禁止フラグを立てるようなものであるため、いわゆるダンプコピー等の方法によりデータを抜き出される問題がある。

**【0004】**

また、コンピュータデータ等のファイル内容自体を暗号化し、それを正規の登録された使用者にのみ使用許諾することが行われている。これは、情報流通の形態として、情報が暗号化されて記録されたデジタル記録媒体を配布したり、暗号化されたデジタル信号を有線、無線の伝送路を介して容易に入手可能にしておき、使用者が必要とした内容について料金を払って鍵情報を入手し、暗号を解いて利用可能とするようなシステムに結び付くものであるが、簡単で有用な暗号化の手法の確立が望まれている。

10

20

30

40

50

【0005】

【発明が解決しようとする課題】

ところで、暗号化の手法としては、種々の方式が提案されており、また暗号化の鍵を公開するような公開鍵暗号方式も知られている。

【0006】

しかしながら、上記公開鍵暗号を除けば、鍵の管理が難しく、また、公開鍵暗号は処理が複雑化するという問題がある。

【0007】

さらに、公開鍵暗号においては、鍵が公開されているため、ネットワーク社会においては多くのコンピュータを用いてパラレルに解読を進めることで破られる虞れがあるため、必ずしも安全とはいえなくなっているのが現状である。

10

【0008】

本発明は、上述したような実情に鑑みてなされたものであり、簡単な構成で暗号化が行え、暗号の解読を困難にできるようなデータ処理方法、データ記録装置及びデータ再生装置の提供を目的とする。

【0009】

【課題を解決するための手段】

上述の目的を達成するために、本発明は、入力デジタルデータに暗号化処理を施すデータ処理方法において、データ変換手段により、第1の鍵情報をデータ変換して第2の鍵情報を生成するデータ変換工程と、第1の暗号化処理手段により、上記第1及び第2の鍵情報のいずれか一方を用いて上記入力デジタルデータに第1の暗号化処理を施す第1の暗号化工程と、第2の暗号化処理手段により、上記第1の暗号化処理を施されたデジタルデータに、上記第1及び第2の鍵情報のいずれか他方を用いて、上記第1の暗号化処理と異なる第2の暗号化処理を施す第2の暗号化工程とを有することを特徴としている。

20

【0010】

この場合、第1の鍵情報と第2の鍵情報とをそれぞれ異なる場所での暗号化に用いたり、切り換えて用いるようにすることが好ましい。また、第1の鍵情報のみ、第2の鍵情報のみ、あるいは両方の鍵情報を記録する等の伝送を行うようにすることが挙げられる。

【0011】

単一の鍵情報でデータに2重以上の暗号化が可能となり、第1の鍵情報と第2の鍵情報とで異なる場所又はタイミングで暗号化を施して、鍵情報の取り扱いを簡略化しながら暗号の解読を困難にする。

30

【0012】

【発明の実施の形態】

以下、本発明の好ましい実施の形態について図面を参照しながら説明する。

【0013】

図1は、本発明の実施の形態の基本構成を示すブロック図である。

この図1において、入力端子1に供給された入力デジタルデータは、信号処理回路2、3を介して出力端子4に送られている。鍵情報供給部5からの第1の鍵情報 $K_{E1}$ は、データ変換回路6に送られてデータ変換され、第2の鍵情報 $K_{E2}$ となる。これらの第1、第2の鍵情報 $K_{E1}$ 、 $K_{E2}$ は、一方が第1の信号処理回路2に送られ、他方が第2の信号処理回路3に送られる。図1の例では、鍵情報供給部5からの第1の鍵情報 $K_{E1}$ を信号処理回路2に、データ変換回路6からの第2の鍵情報 $K_{E2}$ を信号処理回路3にそれぞれ送っているが、図中の破線に示すように、第1の鍵情報 $K_{E1}$ を信号処理回路3に、第2の鍵情報 $K_{E2}$ を信号処理回路2にそれぞれ送るようによい。これらの信号処理回路2、3では、入力に対して供給された暗号化の鍵情報 $K_{E1}$ 、 $K_{E2}$ に応じたデータ変換を施すと共に、必要に応じて他の信号処理を施して出力する。出力端子4から取り出された信号は、記録媒体に対して記録再生されたり、通信媒体を介して送信受信されたりすることで伝送される。

40

【0014】

50

伝送された信号は、再生側あるいは受信側の入力端子 7 に供給され、信号処理回路 8、9 を介して出力端子 10 に送られている。信号処理回路 8 では、記録側あるいは送信側の信号処理回路 3 に対応する逆の処理あるいはデコード処理が行われ、データ変換回路 6 からの上記第 2 の鍵情報  $K_{E2}$  に応じた暗号化の復号化処理が施される。また、信号処理回路 9 では、信号処理回路 2 に対応する逆の処理あるいはデコード処理が行われ、鍵情報供給部 5 からの上記第 1 の鍵情報  $K_{E1}$  に応じた暗号化の復号化処理が施される。

【0015】

データ変換回路 6 でのデータ変換としては、他の暗号化の鍵あるいは固定値を用いた暗号化処理を挙げることができる。例えば、上記第 1 の鍵情報  $K_{E1}$  を 8 ビットとし、他の 8 ビットの鍵あるいは固定値とのかけ算を行うことにより、第 2 の鍵情報  $K_{E2}$  を得ることができる。具体例として、8 ビットの第 1 の鍵情報  $K_{E1}$  を “01001100” とし、これをデータ変換するための他の 8 ビットの鍵あるいは固定値を “10000111” とするとき、これらをかけ算することで、第 2 の鍵情報  $K_{E2}$  として “010011111100100” を得ることができる。この他、論理演算等により 8 ビットを 8 ビットに変換するようにしてもよい。

10

【0016】

ここで鍵情報として、上記第 1、第 2 の鍵情報  $K_{E1}$ 、 $K_{E2}$  の両方を伝送する以外に、上記第 1 の鍵情報  $K_{E1}$  のみ、又は上記第 2 の鍵情報  $K_{E2}$  のみを伝送するようにしてもよい。すなわち、第 1 の鍵情報  $K_{E1}$  のみを伝送する場合には、再生側でこの第 1 の鍵情報  $K_{E1}$  をデータ変換して第 2 の鍵情報  $K_{E2}$  を得るようにすればよい。また、データ変換が復号化あるいは逆変換可能なものである場合には、上記第 2 の鍵情報  $K_{E2}$  のみを伝送して、再生側でこの第 2 の鍵情報  $K_{E2}$  を復号化あるいは逆変換する、すなわち上記データ変換回路 6 での変換処理の逆の処理を施すことにより、上記第 1 の鍵情報  $K_{E1}$  を復元するようにすればよい。

20

【0017】

このように、単一の鍵情報でデータに対して 2 重の暗号化が可能である。また、第 1 の鍵情報  $K_{E1}$  と第 2 の鍵情報  $K_{E2}$  とで異なる場所での暗号化を実施しているため、解読が困難になる。

【0018】

また、第 1 の鍵情報  $K_{E1}$  と第 2 の鍵情報  $K_{E2}$  とを切り換えて暗号化に用いるようにしてもよく、この場合にも暗号の解読を困難にすることができる。

30

【0019】

次に、図 2 は、本発明の実施の形態が適用されるデータ記録装置の具体例を示すブロック図である。

この図 2 において、入力端子 11 には、例えばアナログのオーディオ信号やビデオ信号をデジタル変換して得られたデータやコンピュータデータ等のデジタルデータが供給されている。この入力デジタルデータは、インターフェース回路 12 を介して、セクタ化回路 13 に送られ、所定データ量単位、例えば 2048 バイト単位でセクタ化される。セクタ化されたデータは、スクランブル処理回路 14 に送られてスクランブル処理が施される。この場合のスクランブル処理は、同一バイトパターンが連続して表れないように、すなわち同一パターンが除去されるように、入力データをランダム化して、信号を適切に読み書きできるようにすることを主旨としたランダム化処理のことである。スクランブル処理あるいはランダム化処理されたデータは、ヘッダ付加回路 15 に送られて、各セクタの先頭に配置されるヘッダデータが付加された後、誤り訂正符号化回路 16 に送られる。誤り訂正符号化回路 16 では、データ遅延及びパリティ計算を行ってパリティを付加する。次の変調回路 17 では、所定の変調方式に従って、例えば 8 ビットデータを 16 チャンネルビットの変調データに変換し、同期付加回路 18 に送る。同期付加回路 18 では、上記所定の変調方式の変調規則を破る、いわゆるアウトオブルールのパターンの同期信号を所定のデータ量単位で付加し、駆動回路すなわちドライバ 19 を介して記録ヘッド 20 に送っている。記録ヘッド 20 は、例えば光学的あるいは磁気光学的な記録を行うものであり、ディスク状の記録媒体 21 に上記変調された記録信号の記録を行う。このディスク状記

40

50

録媒体 2 1 は、スピンドルモータ 2 2 により回転駆動される。

【 0 0 2 0 】

なお、上記スクランブル処理回路 1 4 は、ヘッダ付加回路 1 5 の後段に挿入して、ヘッダ付加されたデジタルデータに対してスクランブル処理を施して誤り訂正符号化回路 1 6 に送るようにしてもよい。

【 0 0 2 1 】

ここで、セクタ化回路 1 3、スクランブル処理回路 1 4、ヘッダ付加回路 1 5、誤り訂正符号化回路 1 6、変調回路 1 7、及び同期付加回路 1 8 のいずれか少なくとも 1 つの回路は、入力に対して暗号化処理を施して出力するような構成を有している。好ましくは、2 つ以上の回路で暗号化処理を施すことが挙げられる。この暗号化処理の鍵情報は、記録媒体 2 1 のデータ記録領域とは別の領域に書き込まれた識別情報、例えば媒体固有の識別情報、製造元識別情報、販売者識別情報、あるいは、記録装置やエンコーダの固有の識別情報、カッティングマシンやスタンパ等の媒体製造装置の固有の識別情報、外部から供給される識別情報等を少なくとも一部に用いている。このように、媒体のデータ記録領域以外に書き込まれる識別情報は、例えば上記インターフェース回路 1 2 から T O C ( Table of contents ) 生成回路 2 3 を介して端子 2 4 a に送られる情報であり、また、インターフェース回路 1 2 から直接的に端子 2 4 b に送られる情報である。これらの端子 2 4 a、2 4 b からの識別情報が鍵情報供給回路 2 5 に送られて、第 1 の鍵情報  $K_{E1}$  が取り出され、この第 1 の鍵情報  $K_{E1}$  がデータ変換回路 2 6 に送られてデータ変換されることで、第 2 の鍵情報  $K_{E2}$  が得られる。これらの第 1、第 2 の鍵情報  $K_{E1}$ 、 $K_{E2}$  は、回路 1 3 ~ 1 8 の互いに異なる 2 以上の回路に送られ、各回路では、これらの鍵情報  $K_{E1}$ 、 $K_{E2}$  を用いた入力データに対する暗号化処理が施される。

【 0 0 2 2 】

この場合、回路 1 3 ~ 1 8 のどの回路において暗号化処理が施されたかも選択肢の 1 つとなっており、再生時に正常な再生信号を得るために必要な鍵と考えられる。すなわち、1 つの鍵情報について、1 つの回路で暗号化処理が施されていれば、6 つの選択肢の 1 つを選ぶことが必要となり、2 つの回路で暗号化処理が施されていれば、3 0 個の選択肢の 1 つを選ぶことが必要となる。2 つの鍵情報  $K_{E1}$ 、 $K_{E2}$  が用いられ、6 つの回路 1 3 ~ 1 8 の内のいずれか回路で暗号化処理が施される可能性がある場合には、さらに選択肢が増大し、この組み合わせを試行錯誤的に見つけることは困難であり、十分に暗号の役割を果たすものである。

【 0 0 2 3 】

また、暗号化の第 1 の鍵情報  $K_{E1}$  と、第 2 の鍵情報  $K_{E2}$  とを所定タイミング、例えばセクタ周期で切り換えることが挙げられる。この所定タイミングで鍵情報を切り換える場合に、切り換えを行うか否かや、切換周期、複数の鍵情報の切換順序等の情報も鍵として用いることができ、暗号化のレベルあるいは暗号の難易度、解き難さ、解読の困難さをさらに高めることができる。

【 0 0 2 4 】

次に、各回路 1 3 ~ 1 8 の構成及び暗号化処理の具体例について説明する。

【 0 0 2 5 】

先ず、セクタ化回路 1 3 においては、例えば図 3 に示すような偶数・奇数バイトのインターリーブ処理を行わせることが挙げられる。すなわち、図 3 において、上記図 1 のインターフェース回路 1 2 からの出力を、2 出力の切換スイッチ 3 1 に送り、この切換スイッチ 3 1 の一方の出力を偶奇インターリーバ 3 3 を介してセクタ化器 3 4 に送り、切換スイッチ 3 1 の他方の出力をそのままセクタ化器 3 4 に送っている。セクタ化器 3 4 では、例えば入力データの 2 0 4 8 バイト単位でまとめて 1 セクタとしている。このセクタ化回路 1 3 の切換スイッチ 3 2 の切換動作を、鍵となる 1 ビットの制御信号で制御するわけである。偶奇インターリーバ 3 3 は、図 4 の A に示すような偶数バイト 3 6 a と奇数バイト 3 6 b とが交互に配置された入力データの 1 セクタ分を、図 4 の B に示すように、偶数データ部 3 7 a と奇数データ部 3 7 b とに分配して出力する。さらに、図 4 の C に示すように、

10

20

30

40

50

1セクタ内の所定の領域39を鍵情報により特定し、この領域39内のデータについてのみ偶数データ部39aと奇数データ部39bとに分配するようにしてもよい。この場合には、領域39の特定の仕方を複数通り選択できるように設定することもでき、鍵情報の選択肢をさらに増加させて暗号化のレベルをより高めることもできる。

#### 【0026】

次に、スクランブル処理回路14には、例えば図5に示すように、15ビットのシフトレジスタを用いたいわゆるパラレルブロック同期タイプのスクランブラを用いることができる。このスクランブラのデータ入力用の端子35には、LSB(最下位ビット)が時間的に先となる順序、いわゆるLSBファーストで、上記セクタ化回路13からのデータが入力される。スクランブル用の15ビットのシフトレジスタ41は、排他的論理和(ExOR)回路42を用いて生成多項式 $x^{15} + x + 1$ に従ったフィードバックがかけられ、15ビットのシフトレジスタ41には、図6に示すようなプリセット値(あるいは初期値)が設定されるようになっており、図6のプリセット値の選択番号は、例えばセクタアドレスの下位側4ビットの値に対応させて、セクタ単位でプリセット値が切り換えられるようになっている。シフトレジスタ41からの出力データと端子35からの入力データとは、ExOR回路43により排他的論理和がとられて、端子44より取り出され、図2のヘッダ付加回路15に送られる。

#### 【0027】

ここで、上記生成多項式及びプリセット値(初期値)を、所定の識別番号等の鍵情報に応じて変化させるようにすることができる。すなわち、上記生成多項式を変化させるには、例えば図7に示すような構成を用いればよい。この図7において、15ビットのシフトレジスタ41の各ビットからの出力が切換スイッチ46の各被選択端子に送られ、この切換スイッチ46は制御端子47からの例えば4ビットの制御データによって切換制御され、切換スイッチ46からの出力はExOR回路42に送られている。このような構成の制御端子47の制御データを変化させることにより、生成多項式 $x^{15} + x^n + 1$ のnを変化させることができる。また、上記プリセット値を変化させるには、上記図6のプリセット値テーブルの各プリセット値を、例えば16バイトの識別情報の各バイト値と論理演算することが挙げられる。この場合の識別情報としては、上述したような媒体固有の識別情報、製造元識別情報、販売者識別情報や、記録装置やエンコーダの固有の識別情報、媒体製造装置固有の識別情報、外部から供給される識別情報等、あるいはこれらの組み合わせや他の情報との組み合わせ等を用いることができ、また上記論理演算としては、排他的論理和(ExOR)や、論理積(AND)、論理和(OR)、シフト演算等を使用できる。なお、生成多項式を変化させるための構成は図7の構造に限定されず、シフトレジスタの段数や取り出すタップ数を任意に変更してもよい。

#### 【0028】

次に、ヘッダ付加回路15について説明する。

先ず、図8はセクタフォーマットの具体例を示しており、1セクタは、2048バイトのユーザデータ領域41に対して、4バイトの同期領域42と、16バイトのヘッダ領域43と、4バイトの誤り検出符号(EDC)領域44とが付加されて構成されている。誤り検出符号領域44の誤り検出符号は、ユーザデータ領域41及びヘッダ領域43に対して生成される32ビットのCRC符号から成っている。ヘッダ付加回路15での暗号化処理としては、同期いわゆるデータシンクに対して、ヘッダのアドレス及びCRCに対して施すことが挙げられる。

#### 【0029】

セクタの同期すなわちデータシンクに対して暗号化処理を施す一例としては、4バイトの同期領域42の各バイトに割り当てられたバイトパターンを、図9の「A」、「B」、「C」、「D」にてそれぞれ表すとき、2ビットの鍵情報を用いて、この4バイトの内容をバイト単位でシフトあるいはローテートすることが挙げられる。すなわち、2ビットの鍵が「0」のとき「ABCD」、「1」のとき「BCDA」、「2」のとき「CDAB」、「3」のとき「DABC」のように切り換えることにより、この鍵が合致しないとセクタ

10

20

30

40

50

の同期がとれなくなり、正常な再生が行えない。なお、上記バイトパターン「A」～「D」としては、例えばISO 646のキャラクタコード等を使用できる。

#### 【0030】

ヘッダ領域43内には、図8に示すように、いわゆる巡回符号であるCRC45、コピーの許可/不許可やコピー世代管理等のためのコピー情報46、多層ディスクのどの層かを示す層47、アドレス48、予備49の各領域が設けられている。この中で、アドレス48の32ビットにビットスクランブル、この場合には、ビット単位での転置処理を施すことにより、暗号化が行える。また、CRC45の生成多項式として、 $x^{16} + x^{15} + x^2 + 1$  が用いられている場合、第2、第3項の $x^{15}$ 、 $x^2$ の代わりに、 $x^{14} \sim x^3$ に対応する12ビットを鍵に応じて変化させることが挙げられる。また、CRC45の16ビットと鍵情報とを論理演算することも挙げられる。

10

#### 【0031】

次に、誤り訂正符号化回路16の具体例を図10に示す。

この図10において、誤り訂正符号化の1フレームは148バイトあるいは148シンボルのデータから成り、上記ヘッダ付加回路15からのデジタルデータが148バイト毎にまとめられて、第1の符号化器であるC1エンコーダ52に供給される。C1エンコーダ52では8バイトのPパリティが付加され、インターリーブのための遅延回路53を介して第2の符号化器であるC2エンコーダ54に送られる。C2エンコーダ54では14バイトのQパリティが付加され、このQパリティは遅延回路55を介してC1エンコーダ52に帰還されている。このC1エンコーダ52からのP、Qパリティを含む170バイトが取り出されて、遅延回路56を介し、インバータ群57を介して出力され、図2の変調回路17に送られる。

20

#### 【0032】

このような誤り訂正符号化回路において暗号化処理を施す場合には、例えばインバータ群57内の各バイト毎に、暗号の鍵情報に応じてインバータを入れるか入れないかの選択を行わせるようにすることが挙げられる。すなわち、基準構成においては、22バイトのP、Qパリティに対してインバータ群57のインバータによる反転が行われて出力されるが、これらのインバータのいくつかを無くしたり、C1データ側にいくつかのインバータを入れて反転して出力させたりすることが挙げられる。この場合、基準構成からの違いの程度によって誤り訂正不能確率が変化し、違いが少ないときには最終的な再生出力におけるエラー発生確率がやや高くなる程度であるのに対し、違いが多いときには全体的にエラー訂正が行われなくなって殆ど再生できなくなるような状態となる。すなわち、例えばC1エンコーダについて見ると、誤り訂正能力を示す指標であるいわゆるディスタンスが9であるため、最大4バイトまでのエラー検出訂正が行え、消失(イレージャ)ポイントがあれば最大8バイトまでの訂正が可能であることから、違いが5箇所以上あると、C1符号では常に訂正不可となる。違いが4箇所の場合は、他に1バイトでもエラーが生じると訂正不可という微妙な状態となる。違いが3、2、1箇所と減少するにつれて、誤り訂正できる確率が増えてゆく。これを利用すれば、オーディオやビデオのソフトを提供する場合等に、ある程度は再生できるが完璧ではなく時々乱れる、といった再生状態を積極的に作り出すことができ、該ソフトの概要だけを知らせる用途等に使用することができる。

30

40

#### 【0033】

この場合、予めインバータの変更を行う場所を例えば2箇所程度規定しておく方法と、変更箇所を鍵情報に応じてランダムに選び、最低個数を2箇所程度に制限する方法と、これらを複合する方法とが挙げられる。

#### 【0034】

さらに、インバータの挿入あるいは変更位置としては、図10のインバータ群57の位置に限定されず、例えばC1エンコーダ52の前段や後段等の他の位置やこれらの位置を組み合わせるようにしてもよい。複数の位置の場合に、異なる鍵を用いるようにしてもよい。また、上記データ変換としては、インバータを用いる以外に、ビット加算や種々の論理演算を用いるようにしたり、データを暗号化の鍵情報に応じて転置するようにしたり、デ

50

ータを暗号化の鍵情報に応じて置換するようにしてもよい。

【0035】

ここで、図11は、上記誤り訂正符号化回路16の他の具体例として、インバータ群57の後段すなわち出力側の位置に排他的論理和(ExOR)回路群61を挿入し、C1エンコーダ52の前段すなわち入力側の位置にもExOR回路群66を挿入した例を示している。

【0036】

この図11においては、170ビットの鍵情報が端子62に供給され、いわゆるDラッチ回路63を介してExOR回路群61内の170個の各ExOR回路にそれぞれ供給されている。Dラッチ回路63は、イネーブル端子64に供給された1ビットの暗号化制御信号に応じて、端子62からの170ビットの鍵情報をそのままExOR回路群61に送るか、オールゼロ、すなわち170ビットの全てを“0”とするかが切換制御される。ExOR回路群61の170個の各ExOR回路の内、Dラッチ回路63から“0”が送られたExOR回路は、インバータ群57からのデータをそのまま出力し、Dラッチ回路63から“1”が送られたExOR回路は、インバータ群57からのデータを変換して出力する。オールゼロのときには、インバータ群57からのデータをそのまま出力することになる。また、ExOR回路群66については、148個のExOR回路を有し、鍵情報が148ビットであること以外は、上記ExOR回路群61の場合と同様であり、端子67に供給された148ビットの鍵情報がDラッチ回路68を介してExOR回路群66内の148個のExOR回路にそれぞれ送られると共に、Dラッチ回路68はイネーブル端子69の暗号化制御信号により148ビットの鍵情報がオールゼロかが切換制御される。

【0037】

この図11の回路においても、上記図10の場合と同様な作用効果が得られることは勿論である。また、ExOR回路群61、66のいずれか一方のみを使用するにしたり、いずれか一方あるいは双方の選択も暗号化の鍵として用いるようにすることもできる。

【0038】

なお、上記データ変換手段としてのExOR回路群61、66の代わりに、AND、OR、NAND、NOR、インバート回路群等を使用してもよい。また、8ビット単位で1ビットの鍵情報あるいは鍵データによる論理演算を行う以外にも、8ビットの情報データに対して8ビットの鍵データで論理演算を行わせてもよく、さらに、情報データの1ワードに相当する8ビットの内の各ビットに対してそれぞれAND、OR、ExOR、NAND、NOR、インバート回路を組み合わせて使用してもよい。この場合には、例えば148バイトすなわち148×8ビットのデータに対して、148×8ビットの鍵データが用いられることになり、さらにAND、OR、ExOR、NAND、NOR、インバート回路を組み合わせて使用する場合には、これらの組み合わせ自体も鍵として用いることができる。また、論理演算以外に、データの位置を変える転置や、データの値を置き換える置換等も上記データ変換として使用できる。

【0039】

このように、誤り訂正符号化の際に取り扱われる中間データ等について、暗号化の鍵情報に応じた一部のデータに対してインバータ等でデータ変換を施すことにより、訂正不能誤りの発生確率が変化し、データ変換を施すデータ数に応じて暗号化のレベル、深度、解読の困難さ等が変化することになる。すなわち、用途に応じて必要とされる暗号化の深度や難易度を、データ変換を施すデータ数により任意に設定でき、概要をサンプルとして提供したい場合や、正規ユーザ以外には再生不可能としたい場合や、セキュリティレベルの要求等に応じて種々の対応が図れる。

【0040】

次に、図2の変調回路17での暗号化処理について、図12を参照しながら説明する。この図12において、入力端子71には、上記誤り訂正符号化回路16からのデータが8ビット(1バイト)毎に供給され、入力端子72には8ビットの鍵情報が供給されており、これらの8ビットデータは、論理演算回路の一例としてのExOR回路73に送られて排他的論理和がとられる。このExOR回路73からの8ビット出力が、所定の変調方式の変調器、

10

20

30

40

50



例えば 8 - 16 変換回路 74 に送られて、16 チャンネルビットに変換される。この 8 - 16 変換回路 74 での 8 - 16 変調方式の一例としてはいわゆる EFM プラス変調方式が挙げられる。

【0041】

この図 12 の例では、データ変調の前に 8 ビットの鍵情報を用いた暗号化処理を施しているが、鍵情報のビット数は 8 ビットに限定されず、また、8 - 16 変調の際の変換テーブルの入出力の対応関係を鍵情報に応じて変化させるようにしてもよい。鍵情報には、上述した媒体固有の識別情報等を使用できることは勿論である。

【0042】

次に、同期付加回路 18 について説明する。

10

同期付加回路 18 では、例えば図 13 に示すような 4 種類の同期ワード S0 ~ S3 を用いて、上記 8 - 16 変調のフレーム単位で同期をとっている。この 8 - 16 変調フレーム（例えば EFM プラスフレーム）は、例えば 85 データシンボルである 1360 チャンネルビットから成り、この 1 フレーム 1360 チャンネルビット毎に 32 チャンネルビットの同期ワードが付加されると共に、このフレームを上記 C1 符号や C2 符号に対応させて構造化し、C1 符号系列の先頭フレームの同期ワードと他のフレームの同期ワードを異ならせる等して、上記 4 種類の同期ワード S0 ~ S3 を使い分けている。これらの同期ワード S0 ~ S3 は、直前のワードの“1”、“0”の状態やいわゆるデジタルサムあるいは直流値等に応じてそれぞれ 2 つの同期パターン a、b を有している。

【0043】

20

このような 4 種類の同期ワード S0 ~ S3 の選択を、例えば図 14 に示すような回路を用いて、2 ビットの鍵情報 75 に応じて変更することにより、暗号化が行える。すなわち、上記 4 種類の同期ワード S0 ~ S3 を指定する 2 ビットデータ 76 の各ビットと、上記 2 ビットの鍵情報 75 の各ビットとが、2 つの EXOR 回路 77、78 によりそれぞれ排他的論理和され、新たな同期ワード指定データ 79 となる。これにより、上記フレーム構造における同期ワードの使い方あるいはフレーム構造内での各種同期ワードの使用位置が変更され、暗号化がなされることになる。

【0044】

なお、同期ワードの種類数をさらに増やしてそれらの内から 4 種類の同期ワードを取り出す取り出し方を暗号化の鍵により決定するようにしてもよい。この鍵情報としては、上述

30

【0045】

これらの各回路 13 ~ 18 において用いられる鍵情報は、上述した第 1 の鍵情報  $K_{E1}$  又は第 2 の鍵情報  $K_{E2}$  のいずれかであり、これら 2 つの鍵情報  $K_{E1}$ 、 $K_{E2}$  は異なる場所で用いられる。例えば、第 1 の鍵情報  $K_{E1}$  を各回路 13 ~ 18 のいずれかに用いて暗号化を施し、この第 1 の鍵情報  $K_{E1}$  を用いた暗号化を行わなかった回路の少なくとも 1 つに第 2 の鍵情報  $K_{E2}$  を用いた暗号化を施すようにすればよい。

【0046】

次に図 15 は、記録媒体の一例としての光ディスク等のディスク状記録媒体 101 を示している。このディスク状記録媒体 101 は、中央にセンタ孔 102 を有しており、このディスク状記録媒体 101 の内周から外周に向かって、プログラム管理領域である TOC (table of contents) 領域となるリードイン (lead in) 領域 103 と、プログラムデータが記録されたプログラム領域 104 と、プログラム終了領域、いわゆるリードアウト (lead out) 領域 105 とが形成されている。オーディオ信号やビデオ信号再生用光ディスクにおいては、上記プログラム領域 104 にオーディオやビデオデータが記録され、このオーディオやビデオデータの時間情報等が上記リードイン領域 103 で管理される。

40

【0047】

上記鍵情報の一部として、データ記録領域であるプログラム領域 104 以外の領域に書き込まれた識別情報等を用いることが挙げられる。具体的には、TOC 領域であるリードイン領域 103 や、リードアウト領域 105 に、識別情報、例えば媒体固有の製造番号等の

50

識別情報、製造元識別情報、販売者識別情報、あるいは、記録装置やエンコーダの固有の識別情報、カッティングマシンやスタンプ等の媒体製造装置の固有の識別情報を書き込むようにすると共に、これを上記第1の鍵情報 $K_{E1}$ として上述した6つの回路13～18の少なくとも1つで暗号化処理を施し、この第1の鍵情報 $K_{E1}$ をデータ変換して得られる第2の鍵情報 $K_{E2}$ を用いて残りの回路の少なくとも1つで暗号化処理を施し、これらの暗号化処理が施されて得られた信号をデータ記録領域であるプログラム領域104に記録するようにする。再生時には、上記識別情報を、暗号を復号するための上記第1の鍵情報 $K_{E1}$ として用いるようにすればよい。また、リードイン領域103よりも内側に、物理的あるいは化学的に識別情報を書き込むようにし、これを再生時に読み取って、暗号を復号するための鍵情報として用いるようにしてもよい。また、上記第2の鍵情報 $K_{E2}$ のみをディスク状記録媒体101の所定位置に記録するようにし、再生側ではこの第2の鍵情報 $K_{E2}$ を復号化して第1の鍵情報 $K_{E1}$ を得るようにしてもよい。

10

#### 【0048】

次に、本発明のデータ再生方法、データ再生装置の実施例について、図16を参照しながら説明する。

#### 【0049】

図16において、記録媒体の一例としてのディスク状記録媒体101は、スピンドルモータ108により回転駆動され、光学ピックアップ装置等の再生ヘッド装置109により媒体記録内容が読み取られる。

#### 【0050】

再生ヘッド装置109により読み取られたデジタル信号は、TOCデコーダ111及びアンプ112に送られる。TOCデコーダ111からは、ディスク状記録媒体101の上記リードイン領域103にTOC情報の一部として記録された上記識別情報、例えば媒体固有の製造番号等の識別情報、製造元識別情報、販売者識別情報、あるいは、記録装置やエンコーダの固有の識別情報、カッティングマシンやスタンプ等の媒体製造装置の固有の識別情報が読み取られ、この識別情報が暗号を復号化するための鍵情報の少なくとも一部として用いられる。この他、再生装置内部のCPU122から、再生装置固有の識別情報や、外部からの識別情報を出力するようにし、この識別情報を鍵情報の少なくとも一部として用いるようにしてもよい。なお、外部からの識別情報としては、通信回線や伝送路等を介して受信された識別情報や、いわゆるICカード、ROMカード、磁気カード、光カード等を読み取って得られた識別情報等が挙げられる。

20

30

#### 【0051】

この鍵情報の具体例として、図16の例では、TOCデコーダ111からの出力やCPU122からの出力を鍵情報供給回路125に送るようにし、この鍵情報供給回路125から第1の鍵情報 $K_{E1}$ を得て、これをデータ変換回路126に送りデータ変換することで、第2の鍵情報 $K_{E2}$ を得るようにしている。これらの第1、第2の鍵情報 $K_{E1}$ 、 $K_{E2}$ は、上記図2の記録側の各回路13～18の内の暗号化が施された回路に対応する回路114～119について、それぞれ暗号化に用いられた鍵情報に対応したものが用いられる。

#### 【0052】

この図16において、再生ヘッド装置109からアンプ112を介し、PLL（位相ロックループ）回路113を介して取り出されたデジタル信号は、同期分離回路114に送られて、上記図2の同期付加回路18で付加された同期信号の分離が行われる。同期分離回路114からのデジタル信号は、復調回路115に送られて、上記図2の変調回路17の変調を復調する処理が行われる。具体的には、16チャンネルビットを8ビットのデータに変換するような処理である。復調回路115からのデジタルデータは、誤り訂正復号化回路116に送られて、図2の誤り訂正符号化回路16での符号化の逆処理としての復号化処理が施される。以下、セクタ分解回路117によりセクタに分解され、ヘッド分離回路118により各セクタの先頭部分のヘッドが分離される。これらのセクタ分解回路117及びヘッド分離回路118は、上記図2のセクタ化回路13及びヘッド付加回路15に対応するものである。次に、デスクランブル処理回路119により、上記図2のス

40

50

クランブル処理回路 14 におけるスクランブル処理の逆処理としてのデスクランブル処理が施され、インターフェース回路 120 を介して出力端子 121 より再生データが取り出される。

【0053】

ここで、上述したように、記録時には、上記図 2 のセクタ化回路 13、スクランブル処理回路 14、ヘッダ付加回路 15、誤り訂正符号化回路 16、変調回路 17、及び同期付加回路 18 のいずれか少なくとも 1 つの回路において第 1 の鍵情報  $K_{E1}$  を用いた暗号化処理が施されており、この暗号化処理が施された回路に対応する再生側の回路 114 ~ 119 にて、第 1 の鍵情報  $K_{E1}$  を用いて暗号を復号化する処理が必要とされる。また、残りの回路の内いずれか少なくとも 1 つの回路において第 2 の鍵情報  $K_{E2}$  を用いた暗号化処理が施されており、この暗号化処理が施された回路に対応する再生側の回路にて、第 2 の鍵情報  $K_{E2}$  を用いて暗号を復号化する処理が必要とされる。すなわち、上記図 1 のセクタ化回路 13 にて第 1 の鍵情報  $K_{E1}$  又は第 2 の鍵情報  $K_{E2}$  のいずれかをを用いた暗号化処理が施されている場合には、セクタ分解回路 117 にて暗号化の際の鍵情報を用いた暗号の復号化処理が必要とされる。以下同様に、図 1 のスクランブル処理回路 14 での暗号化処理に対応してデスクランブル処理回路 119 での暗号復号化処理が、図 1 のヘッダ付加回路 15 での暗号化処理に対応してヘッダ分離回路 118 での暗号復号化処理が、図 1 の誤り訂正符号化回路 16 での暗号化処理に対応して誤り訂正復号化回路 116 での暗号復号化処理が、図 1 の変調回路 17 での暗号化処理に対応して復調回路 115 での暗号復号化処理が、さらに図 1 の同期付加回路 18 での暗号化処理に対応して同期分離回路 114 での暗号復号化処理が、それぞれ暗号化の際に用いられた鍵情報と同じ鍵情報を用いて行われることが必要とされる。

10

20

【0054】

なお、図 16 のセクタ分解回路 117 をデスクランブル処理回路 119 の後段に設ける構成でもよい。

【0055】

同期分離回路 114 での暗号復号化処理は、上記図 13 や図 14 と共に説明したように、複数種類、例えば 4 種類の同期ワードの使い方あるいはフレーム構造内での各種同期ワードの使用位置が鍵情報に応じて変更され、暗号化がなされたものを、鍵情報に応じて検出することで行われる。

30

【0056】

次に、復調回路 115 での暗号復号化処理は、図 17 に示すように、同期分離回路 114 から 16 - 8 変換回路 131 に送られて 16 チャンネルビットが 8 ビットデータに変換されたものを、上記図 12 の ExOR 回路 73 に対応する ExOR 回路 132 に送り、端子 133 からの 8 ビットの鍵情報との排他的論理和をとることで、図 12 の入力端子 71 に供給された 8 ビットデータに相当するデータが復元され、これが誤り訂正復号化回路 116 に送られる。

【0057】

次に、誤り訂正復号化回路 116 では、例えば上記図 10 の誤り訂正符号化処理の逆処理が、図 18 の構成により行われる。

40

【0058】

この図 18 において、上記復調回路 115 にて復調されたデータの 170 バイトあるいは 170 シンボルを 1 まとまりとして、インバータ群 142 を介し、遅延回路 143 を介して第 1 の復号器である C1 デコーダ 144 に送られている。この C1 デコーダ 144 に供給される 170 バイトのデータの内 22 バイトが P, Q パリティであり、C1 デコーダ 144 では、これらのパリティデータを用いた誤り訂正復号化が施される。C1 デコーダ 144 からは、170 バイトのデータが出力されて、遅延回路 145 を介して第 2 の復号器である C2 デコーダ 146 に送られ、パリティデータを用いた誤り訂正復号化が施された後、さらに遅延回路 147 を介して第 3 の復号器である C3 デコーダ 148 に送られる。ここで、遅延回路 147 及び C3 デコーダ 148 は、上記遅延回路 143 及び C1 デコー

50

ダ 1 4 4 と同様のものであり、この遅延回路と C 1 デコーダの組を複数組設けるようにしてもよい。この C 3 デコーダ 1 4 8 で最終的な誤り訂正復号化が施され、パリティ無し の 1 4 8 バイトのデータが取り出される。この 1 4 8 バイトのデータは、上記図 1 0 の C 1 エンコーダ 5 2 に入力される 1 4 8 バイトのデータに相当するものである。

【 0 0 5 9 】

そして、図 1 0 の誤り訂正符号化回路のインバータ群 5 7 で、インバータの有無による暗号化が施されている場合には、図 1 8 の誤り訂正復号化回路のインバータ群 1 4 2 にて、対応する暗号復号化を行うことが必要とされる。この他、図 1 0 と共に説明した各種暗号化処理に対応して、その暗号化を解くための逆処理となる暗号復号化が必要とされることは勿論である。

10

【 0 0 6 0 】

ここで、図 1 9 は、上記図 1 1 の誤り訂正符号化回路の具体的構成に対応する誤り訂正復号化回路の具体的な構成を示す図である。

【 0 0 6 1 】

この図 1 9 において、上記図 1 1 のインバータ群 5 7 の出力側に挿入された ExOR 回路群 6 1 に対応して、インバータ群 1 4 3 の入力側に ExOR 回路群 1 5 1 が挿入され、図 1 1 の C 1 エンコーダ 5 2 の入力側に挿入された ExOR 回路群 6 6 に対応して、C 3 デコーダ 1 4 8 の出力側に ExOR 回路群 1 5 6 が挿入されている。

【 0 0 6 2 】

この図 1 9 の端子 1 5 2 には、図 1 1 の端子 6 2 に供給される鍵情報に相当する 1 7 0 ビットの鍵情報が供給され、いわゆる D ラッチ回路 1 5 3 を介して ExOR 回路群 1 5 1 内の 1 7 0 個の各 ExOR 回路にそれぞれ供給されている。D ラッチ回路 1 5 3 は、イネーブル端子 1 5 4 に供給された 1 ビットの暗号化制御信号に応じて、端子 1 5 2 からの 1 7 0 ビットの鍵情報をそのまま ExOR 回路群 1 5 1 に送るか、オールゼロ、すなわち 1 7 0 ビットの全てを “ 0 ” とするかが切替制御される。また、ExOR 回路群 1 5 6 については、1 4 8 個の ExOR 回路を有し、鍵情報が図 1 1 の端子 6 7 に供給される鍵情報と同様の 1 4 8 ビットであること以外は、上記 ExOR 回路群 1 5 1 の場合と同様であり、端子 1 5 7 に供給された 1 4 8 ビットの鍵情報が D ラッチ回路 1 5 8 を介して ExOR 回路群 1 5 6 内の 1 4 8 個の ExOR 回路にそれぞれ送られると共に、D ラッチ回路 1 5 8 はイネーブル端子 1 5 9 の暗号化制御信号により 1 4 8 ビットの鍵情報かオールゼロかが切替制御される。

20

30

【 0 0 6 3 】

次に、セクタ分解回路 1 1 7 においては、上記図 3、図 4 と共に説明したように、記録時に上記セクタ化回路 1 3 で偶数・奇数バイトのインターリーブによる暗号化が施されている場合に、この偶奇インターリーブを解くような逆の処理、いわゆるデインターリーブ処理を施すものである。

【 0 0 6 4 】

また、ヘッダ分離回路 1 1 8 においては、記録時に、上記ヘッダ付加回路 1 5 において、上記図 8、図 9 と共に説明したような暗号化処理、すなわちセクタ同期となるデータシンクのバイトパターンの転置や、アドレス、CRC の変更がなされている場合に、これを復元するような暗号復号化処理を施すものである。

40

【 0 0 6 5 】

次に、デスクランブル処理回路 1 1 9 では、上記図 5 ~ 図 7 と共に説明したような暗号化処理を復元するような暗号復号化処理を施している。

【 0 0 6 6 】

これらの各回路 1 1 4 ~ 1 1 9 のいずれで暗号復号化処理が必要とされるかの情報も、暗号の鍵情報となることは前述した通りである。また、暗号の鍵情報を所定周期、例えばセクタ周期で切り換えることができ、この切替を行うか否かや、切替周期等も鍵とすることにより、暗号化の難易度が高められる。

【 0 0 6 7 】

以上説明したように、第 1 の鍵情報  $K_{E1}$  と、これをデータ変換して得られる第 2 の鍵情報

50

$K_{E2}$ とを用いて暗号化が施され、これらの第1、第2の鍵情報 $K_{E1}$ 、 $K_{E2}$ を用いて暗号復号化が施されるため、暗号解読を複雑にして破られ難くすることができると共に、暗号化の鍵情報の取り扱いを簡便化できる。

【0068】

また、製造者識別情報、販売者識別情報、装置識別情報等と、別途設定されるコピープロテクト情報、課金情報を組み合わせて、データを暗号化して記録しておくことにより、コピー防止、海賊盤防止、不正使用の防止等を物理フォーマットレベルで実現し得るようにしている。また、データセキュリティ機能の情報、例えばコピーの許可/不許可情報、有償/無償情報を、記録媒体及び記録/再生システムの物理フォーマットにインプリメントしている。

10

【0069】

すなわち、セキュリティ/課金情報を予め媒体に記録しておき、媒体に記録又は未記録の識別情報を用いて、それをデータの暗号化と組み合わせることにより、簡単な仕組みでコピー防止、不正使用防止が実現できるようになる。また、物理フォーマットにそれを内在させることにより、解読が困難になる。また、ダンプコピーされても暗号化されたままであるので安全である。さらに、セクタ単位やファイル単位、ゾーン単位、レイヤ単位等で可変にできる。またさらに、通信やICカードやリモコン等で鍵がコントロールできる。さらに、海賊盤に対して履歴が残せる。

【0070】

なお、本発明は上記実施の形態のみに限定されるものではなく、例えば、データ変換としては、インバータやExORの例を示しているが、この他、ビット加算や、各種論理演算等によりデータ変換を行わせてもよいことは勿論である。また、データを記録媒体に対する記録再生のみならず通信媒体を介した送受信等を含むような、一般のデータ伝送に本発明を適用できることは勿論である。この他、本発明の要旨を逸脱しない範囲で種々の変更が可能である。

20

【0071】

【発明の効果】

本発明によれば、第1の鍵情報を用いて暗号化処理を施すと共に、この第1の鍵情報をデータ変換して得られた第2の鍵情報を用いて暗号化処理を施すようにしているため、単一の鍵情報でデータに2重以上の暗号化が可能となり、第1の鍵情報と第2の鍵情報とで異なる場所で暗号化を施しているため、鍵情報の取り扱いを簡略化しながら暗号の解読を困難にすることができ、データセキュリティを高めることができる。

30

【0072】

また、第1の鍵情報を伝送することにより、この第1の鍵情報に識別情報や認証情報を用いる場合に、認証が暗号復号化処理を必要とせずに行えるため高速化でき、認証後に第2の鍵情報を利用した安全な暗号復号化処理が行える。

【0073】

さらに、第2の鍵情報のみを伝送することにより、この第2の鍵情報が漏れても暗号が破られることがなく、より解読を困難化できる。

【図面の簡単な説明】

40

【図1】本発明の実施の形態の基本構成を示すブロック図である。

【図2】本発明の実施の形態が適用可能なデータ記録装置の概略構成を示すブロック図である。

【図3】セクタ化回路における偶数・奇数バイトのインターリーブを実現するための構成例を示すブロック図である。

【図4】偶数・奇数バイトのインターリーブを説明するための図である。

【図5】スクランブラの一例を示す図である。

【図6】スクランブラのプリセット値を示す図である。

【図7】生成多項式が可変のスクランブラの一例を示す図である。

【図8】セクタフォーマットの一例を示す図である。

50

【図 9】セクタ内の同期領域での暗号化の一例を説明するための図である。

【図 10】誤り訂正符号化回路の一例を示す図である。

【図 11】誤り訂正符号化回路の他の例を示す図である。

【図 12】変調回路での暗号化処理の一例を説明するための図である。

【図 13】変調信号に付加される同期ワードの具体例を示す図である。

【図 14】同期付加回路での暗号化の一例を説明するための図である。

【図 15】データ記録媒体の一例を示す図である。

【図 16】本発明のデータ再生装置の一実施例の概略構成を示すブロック図である。

【図 17】復調回路での暗号化処理の一例を説明するための図である。

【図 18】誤り訂正復号化回路の一例を示す図である。

10

【図 19】誤り訂正復号化回路の他の例を示す図である。

【符号の説明】

5、25、125 鍵情報供給回路

6、26、126 データ変換回路

13 セクタ化回路

14 スクランブル処理回路

15 ヘッダ付加回路

16 誤り訂正符号化回路

17 変調回路

18 同期付加回路

20

57、142 インバータ群

61、66、151、156 ExOR回路群

114 同期分離回路

115 復調回路


116 誤り訂正復号化回路

117 セクタ分解回路


118 ヘッダ分離回路

119 デスクランブル処理回路


【図1】




【図2】




【図3】



【図5】




【図4】




【 図 6 】

選択番号	プリセット値	選択番号	プリセット値
0	\$0001	8	\$4080
1	\$4000	9	\$2040
2	\$2000	10	\$1020
3	\$1000	11	\$0810
4	\$0800	12	\$0408
5	\$0400	13	\$0204
6	\$0200	14	\$0102
7	\$0100	15	\$4081


【 図 7 】




【 図 8 】



【 図 10 】




【 図 9 】






【図11】




【図12】




【図13】

同期ワード	符号ワード			
	msb	同期ワード	lsb	msb
S0	0001001	000000000001	000000000001	000000000001
S1	0001000001	000000000001	000000000001	000000000001
S2	0000010001	000000000001	000000000001	000000000001
S3	0000100001	000000000001	0000100001	000000000001


【図14】




【図15】




【 図 1 6 】




【 図 1 7 】



【 図 1 8 】



【 図 1 9 】



---

フロントページの続き

- (72)発明者 栗原 章  
東京都品川区北品川6丁目7番35号 ソニー株式会社内
- (72)発明者 川嶋 功  
東京都品川区北品川6丁目7番35号 ソニー株式会社内

審査官 石田 信行

- (56)参考文献 特開平03-129384(JP,A)  
特開平07-078187(JP,A)  
特開平05-257816(JP,A)  
特開平2-30259(JP,A)

(58)調査した分野(Int.Cl., DB名)

H04L 9/18  
G06F 21/24  
G09C 1/00  
G11B 20/10