

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5607546号
(P5607546)

(45) 発行日 平成26年10月15日(2014.10.15)

(24) 登録日 平成26年9月5日(2014.9.5)

| | |
|----------------------|-----------------|
| (51) Int.Cl. | F I |
| GO6F 21/74 (2013.01) | GO6F 21/02 174 |
| GO6F 21/62 (2013.01) | GO6F 21/24 163C |
| GO6F 15/78 (2006.01) | GO6F 15/78 510G |
| | GO6F 15/78 510K |

請求項の数 21 (全 39 頁)

| | | | |
|---------------|-------------------------------|-----------|----------------------------|
| (21) 出願番号 | 特願2010-545881 (P2010-545881) | (73) 特許権者 | 501144003 |
| (86) (22) 出願日 | 平成21年2月6日(2009.2.6) | | アナログ・デバイズ・インコーポレーテッド |
| (65) 公表番号 | 特表2011-511383 (P2011-511383A) | | アメリカ合衆国マサチューセッツ州ノーウ |
| (43) 公表日 | 平成23年4月7日(2011.4.7) | | ッド, ワン・テクノロジー・ウェイ (番地なし) |
| (86) 国際出願番号 | PCT/US2009/000768 | (74) 代理人 | 100102842 |
| (87) 国際公開番号 | W02009/099647 | | 弁理士 葛和 清司 |
| (87) 国際公開日 | 平成21年8月13日(2009.8.13) | (72) 発明者 | ジョルダノ, フィリップ, ピー. |
| 審査請求日 | 平成24年2月3日(2012.2.3) | | アメリカ合衆国 マサチューセッツ州 O |
| (31) 優先権主張番号 | 61/063, 925 | | 2019, ベリングハム, フラッグ ドライブ 10 |
| (32) 優先日 | 平成20年2月7日(2008.2.7) | | |
| (33) 優先権主張国 | 米国 (US) | | |

最終頁に続く

(54) 【発明の名称】 保護された動作モードの間にシステムアクセスを制御するための方法および装置

(57) 【特許請求の範囲】

【請求項 1】

プロセッサのリソースへのセキュアアクセスを提供するセキュアモードを含む、複数のモードで動作するように構成されるプロセッサであって、

署名者によって署名されるメッセージおよびファームウェアコードを保存するように構成されるメモリ、

第一状態および第二状態を含む、複数の状態の中の1つの状態を示すように構成された第一レジスタビットであって、プライベートエミュレーション命令が実行される場合は第一状態を示すように構成され、プライベートエミュレーション命令が無視される場合には第二状態を示すように構成される、前記第一レジスタビット、

次のセキュアモードへ入る時に、第一レジスタビットが第一状態を示すか、または第二状態を示すかを制御する、第二レジスタビット、および

セキュアモード以外でメッセージを認証するためのファームウェアコードを実行し、メッセージの認証が成功すると、第二レジスタビットに従って第一レジスタビットを設定し、セキュアモードに入るように構成される、論理ユニットを含む、前記プロセッサ。

【請求項 2】

第二レジスタビットが、セキュアモードにおいてのみ書き込み可能であって、次のセキュアモードへ入る時に第一レジスタビットが第一状態を示すように制御するためのものである、請求項 1 に記載のプロセッサ。

【請求項 3】

メッセージがソフトウェアコードであり、論理ユニットがさらに、セキュアモードに入った後にソフトウェアコードを実行するように構成される、請求項 2 に記載のプロセッサ。

【請求項 4】

ソフトウェアコードが、セキュアモードで実行される場合に、次のセキュアモードへ入る時に第一レジスタビットが第一ステータスを示すように制御するために、第二レジスタビットをセットする、請求項 3 に記載のプロセッサ。

【請求項 5】

プロセッサがさらに、プライベートエミュレーション命令を受信し、論理ユニットにプライベートエミュレーション命令を提供するように動作可能に構成されるデバッグポートを含み、論理ユニットが、第一レジスタビットに従ってプライベートエミュレーション命令を実行するように構成される、請求項 1 に記載のプロセッサ。

10

【請求項 6】

デバッグポートおよびプライベートエミュレーション命令が JTAG 標準に従う、請求項 1 に記載のプロセッサ。

【請求項 7】

メモリがさらにデジタル署名を保存するように構成され、ファームウェアコードがコンピュータ実行可能な命令を含み、論理ユニットにより実行される場合に、

20

メッセージからハッシュ値を決定する、パブリックキーと共にデジタル署名を復号化する、および復号化されたデジタル署名をハッシュ値と比較することを含む方法を実行することによって、メッセージを認証する、請求項 1 に記載のプロセッサ。

【請求項 8】

セキュアモードにおいてのみアクセス可能なプライベートメモリ領域をさらに含む、請求項 1 に記載のプロセッサ。

【請求項 9】

プロセッサが、論理ユニットにより実行可能な命令のメモリアドレスを保存するためのプログラムカウンターをさらに含み、論理ユニットが、ファームウェアコードを実行する間に、プログラムカウンターに保存されるメモリアドレスが、ファームウェアコードのメモリアドレスと一致しない場合に、ファームウェアコードの実行を中止するように構成される、請求項 1 に記載のプロセッサ。

30

【請求項 10】

セキュアモードを含む、複数のモードで動作可能であるマイクロプロセッサの動作方法であって、

(a) セキュアモード外で、署名者によって署名されるメッセージを認証する、
(b) 動作 (a) が正常に完了すると、セキュアモードに入り、プライベートエミュレーション命令が実行されるかまたは無視されるかの定義を制御する 第一のレジスタから第一のステータを読み込み、第一のステータに基づいて、第二のレジスタに第二のステータを書き込み、第一のレジスタはセキュアモードにおいてのみ第一のステータに書き換え可能であり、第二のステータがエミュレーション命令が実行されることを定義する、

40

(c) セキュアモードにおいて、エミュレーション命令が、第二のレジスタの読み込みに基づいて実行されることを決定する

動作を含む、前記マイクロプロセッサの動作方法。

【請求項 11】

(d) 動作 (a) の前のセキュアモードにおいて、第一のステータを第一のレジスタに書き込むように構成された利用者により入力されるセットアップコードを実行し、第一のステータが、次のセキュアモードの期間においてエミュレーション命令が実行されることを

50

示す、および

(e) セキュアモードを終了する

動作をさらに含む、請求項 10 に記載の方法。

【請求項 12】

メッセージがプロセッサにより実行可能なターゲットコードを含み、動作方法が、

(d) セキュアモードにおいて、ターゲットコードを実行する、および

(e) 動作(c)の次に、エミュレーション命令を実行することを更に含み、エミュレーション命令は実行される場合にターゲットコードの実行を制御するように構成されているものである、請求項 10 に記載の方法。

【請求項 13】

動作(a)が、

メッセージのためのハッシュ値を決定する、

パブリックキーと共にデジタル署名を復号化する、および

復号化されたデジタル署名をハッシュ値と比較する

動作を含む、請求項 10 に記載の方法。

【請求項 14】

ハッシュ値がSHA-1ハッシュアルゴリズムを利用して決定され、デジタル署名が楕円曲線暗号を利用して復号化される、請求項 13 に記載の方法。

【請求項 15】

動作(b)がさらに、第三のレジスタに保存された値に基づいて、プライベートメモリへのアクセスを選択的に有効にすることを含む、請求項 10 に記載の方法。

【請求項 16】

セキュアモードを含む、複数のモードで動作可能であるプロセッサであって、

プライベートエミュレーション命令が実行される場合は第一値を保存し、プライベートエミュレーション命令が無視される場合は第二値を保存するように構成された、第一メモリ、

プロセッサがセキュアモードへ入る時に、第一メモリが第一値を保存するか、または第二値を保存するかを制御するように構成された、第二メモリ、および

プロセッサがセキュアモードへ入る時に、第二メモリに基づいて第一メモリをセットする、論理ユニット

を含む、前記プロセッサ。

【請求項 17】

第一メモリが、プロセッサがセキュアモードで動作している時のみ、第一値に書き込み可能である、請求項 16 に記載のプロセッサ。

【請求項 18】

ファームウェアを保存するROMをさらに含み、論理ユニットが、セキュアモードに入る認証を行うファームウェアコードを実行するように構成される、請求項 16 に記載のプロセッサ。

【請求項 19】

論理ユニットにより実行される場合に、ファームウェアコードが、署名者によって署名されるメッセージの信頼性を決定し、メッセージが承認されない場合はセキュアモードへ入ることを認めない、請求項 18 に記載のプロセッサ。

【請求項 20】

セキュアモード動作において、プロセッサ内のターゲットコードをデバッグする方法であって、プロセッサが、プライベートエミュレーション命令が実行または無視されるかを定義する第一メモリ、および、次のセキュアモードの期間において、第一メモリのプライベートエミュレーション命令が実行または無視されるかの定義を制御する第二メモリを含み、プロセッサが、セキュアモードを含む複数のモードで動作可能であり、

(a) 利用者により入力されるセットアップコードを認証し、セキュアモードに入る、

(b) セキュアモードにおいてセットアップコードを実行し、セットアップコードが、

10

20

30

40

50

セキュアモードの次の期間において、プライベートエミュレーション命令が実行されることを示すように第二メモリをセットするように構成する、

(c) セキュアモードを終了する、

(d) ターゲットコードを認証する、

(e) 動作(d)の次に、第二メモリに基づいて第一メモリをセットし、セキュアモードに入る、および

(f) 動作(e)の次に、セキュアモードにおいて、ターゲットコードの実行を、プライベートエミュレーション命令を介して制御する

動作を含む、前記方法。

【請求項 2 1】

プライベートエミュレーション命令が、プライベートJTAGエミュレーション命令である、請求項 1 0 に記載の方法。

【発明の詳細な説明】

【技術分野】

【0 0 0 1】

背景

集積回路およびコンピュータの生産および利用が極端に速い速度で行われることに伴い、またほかのタイプのデジタルモジュール動作において、設計者は、集積チップの内部構造および動作のテストおよび診断のための方法が、有益で重要な役割を果たすことをますます認識するようになってきた。論理回路を集積チップに埋め込むための基準を創設することの望ましが、IEEE委員会により提案および開発され、IEEE 1149.1として指定されるバウンダリスキャンアーキテクチャを提案した。標準IEEE1149.1または“JTAG”は電子回路のテストのための規格を定義するために開発された。JTAGの頭文字は、もともとは標準IEEEを定義したjoint test access group (JTAG)として指定された委員会団体に由来する。JTAGは、“内部チップ”機能のテストおよびプリント基板上のチップ相互接続のテストを含む、幅広い種類のテスト機能のために利用される。

【0 0 0 2】

デジタル署名認証は、電子メッセージの信頼性を決定し、メッセージの発信者を識別するための手段を提供する。この形式の認証を利用する場合、メッセージは、メッセージに関連するデジタル署名と共に送信される。デジタル署名は、パブリックキー暗号(すなわち非対称暗号)技術を利用して、生成および照合される。非対称暗号は、2つの異なる、しかし数学的に関連したキーすなわちパブリックキーおよびプライベートキーを利用したアルゴリズムを採用している。プライベートキーは、デジタル署名の生成、またはデータを一見理解不能な形式に変換するために利用される。パブリックキーは、デジタル署名の照合、またはメッセージをその元の形式に戻す。

【0 0 0 3】

概要

マイクロプロセッサは取扱注意および/または秘密情報を保存するための信頼することができるものである。プロセッサは、ソフトウェア開発のデバッキング機能を提供するものとして、一方でそれと同時に、プロセッサに保存された取扱注意および/または秘密情報のためのセキュリティーを提供するものとして述べられる。

いくつかの態様では、プロセッサは、オープンモード、セキュアエントリーモード、セキュアモードのうちの1つで動作する。オープンモードでは、いくつかのレジストリビットへのアクセス防止およびプライベートメモリ領域(例えば、取扱注意情報が保存される場所)へのアクセス防止以外には、セキュリティー対策は実施されない。セキュアエントリーモードは、プロセッサ上でセキュアコードの実行要求が受信され認証された場合に開始される。いくつかの態様では、認証はデジタル署名を利用して行われる。一度認証されると、セキュアコードは、プライベートメモリ領域がアクセス可能であるセキュアモードで実行される。セキュアコードは、プライベートメモリ領域にアクセスし、レジストリへのより高いアクセスおよび制御を持つ。認証が失敗した場合には、状態はオープンモードに

10

20

30

40

50

戻る。

【 0 0 0 4 】

いくつかの態様では、本発明は、プロセッサのリソースへのセキュアアクセスを提供するセキュアモードを含む、複数のモードで動作するように構成されたプロセッサに関する。プロセッサはメモリ、第一レジスタビット、第二レジスタビットおよび論理ユニットを含む。メモリは、メッセージおよびファームウェアコードを保存するように構成される。第一レジスタビットは、第一ステートおよび第二ステートを含む、複数のステートの中の1つのステートを示すように構成されており、第一レジスタビットは、プライベートエミュレーション命令が実行される場合は第一ステートを示すように構成され、プライベートエミュレーション命令が無視される場合には第二ステートを示すように構成される。第二レジスタビットは、次のセキュアモードへ入る時に、第一レジスタビットが第一ステートを示しているのか、または第二ステートを示しているのかを示す。論理ユニットは、セキュアモード外でメッセージを認証するためのファームウェアコードを実行し、メッセージの認証が成功すると、第二レジスタビットに従って第一レジスタビットを設定し、セキュアモードに入る。

10

【 0 0 0 5 】

別の態様では、本発明は、セキュアモードを含む、複数のモードで動作可能なマイクロプロセッサの動作方法に関する。動作方法は、次のものを含む。メッセージを認証するセキュアモード外の動作；メッセージの認証動作が正常に完了すると、セキュアモードに入り、第一レジスタから第一ステートを読み込み、第一ステートに基づいて、第二レジスタに第二ステートを書き込み、第一レジスタはセキュアモードにおいてのみ第一ステートに書き換え可能であり、第二ステートが実行されるエミュレーション命令を示す；セキュアモードにおいて、エミュレーション命令が、第二レジスタの読み込みに基づいて実行されることを決定する。

20

別の態様では、本発明は、セキュアモードを含む、複数のモードで動作可能なプロセッサに関する。プロセッサは第一メモリ、第二メモリおよび論理ユニットを含む。第一メモリは、プライベートエミュレーション命令が実行される場合には第一値を、プライベートエミュレーション命令が無視されるべき場合には第二値を保存するように構成される。第二メモリは、プロセッサがセキュアモードに入る場合に、第一メモリが第一値を保存しているのか、または第二値を保存しているのかを示すように構成されている。論理ユニットは、プロセッサがセキュアモードに入っている場合に、第二メモリに基づいて第一メモリを設定するように構成されている。

30

【 0 0 0 6 】

さらに別の態様では、本発明は、セキュアモード動作中のプロセッサ上のターゲットコードのデバッキング方法に関し、プロセッサは、プライベートエミュレーション命令が実行されるか無視されるかを示す第一メモリ、および次のセキュアモードの期間において、プライベートエミュレーション命令が実行されるか無視されるかを示す第二メモリを含み、プロセッサは、セキュアモードを含む複数のモードで動作可能である。方法は、セットアップコードを認証してセキュアモードに入る動作を含み；セキュアモードにおいてセットアップコードを実行し、セットアップコードは、セキュアモードの次の期間においてプライベートエミュレーション命令が実行されることを示すように第二メモリを設定し；セキュアモードから抜けて；ターゲットコードを認証し；第二メモリに基づいて第一メモリを設定し、セキュアモードに入り；セキュアモードにおけるターゲットコードの実行を、プライベートエミュレーション命令を介して制御する。

40

【 図面の簡単な説明 】

【 0 0 0 7 】

本発明およびその態様は、添付の図と併せて以下の詳細な説明を読むことでよりよく理解される。図において、要素は必ずしも縮尺通りに描かれているとは限らない。一般的には、複数の図に現れるような要素は、そのような参照記号により示される。図において：

【 図 1 A 】 図 1 A は、いくつかの態様における、マイクロプロセッサのブロック図である

50

。【図 1 B】図 1 B は、いくつかの態様における、組み込みシステムのブロック図である。
 【図 1 C】図 1 C は、いくつかの態様における、マイクロプロセッサに接続されたホストのブロック図である。
 【図 1 D】図 1 D は、いくつかの態様における、組み込みシステムに接続されたホストのブロック図である。

【図 2】図 2 は、いくつかの態様における、セキュアステートマシンのステート図である。

【図 3 A】図 3 A は、デジタル署名生成工程の例を示す、フロー図である。

【図 3 B】図 3 B は、デジタル署名照合工程の例を示す、フロー図である。

【図 4】図 4 は、デジタル署名認証を実行する方法である。

【図 5】図 5 は、いくつかの態様における、マイクロプロセッサのブロック図である。

【図 6 A】図 6 A は、いくつかの態様における、マイクロプロセッサ上のレジスタのフィールドを示すブロック図である。

【図 6 B】図 6 B は、いくつかの態様における、マイクロプロセッサ上のレジスタのフィールドを示すブロック図である。

【図 6 C】図 6 C は、いくつかの態様における、マイクロプロセッサ上のレジスタのフィールドを示すブロック図である。

【図 7】図 7 は、いくつかの態様における、マイクロプロセッサのブロック図である。

【図 8】図 8 は、いくつかの態様における、セキュアモードにおけるコード認証を実行するための方法である。

【発明を実施するための形態】

【0008】

詳細な説明

今日の世界において多くの用途に広く利用される、プログラム可能なプロセッサの分野において、これらプロセッサの供給者の顧客は、プロセッサを特定の応用に利用するためのソフトウェアを頻繁に開発する。そのようなソフトウェア開発者のために、ソフトウェアが期待通りに実行されない場合に、彼らのソフトウェアのデバッグを可能にすることが望まれる。JTAGのような、ハードウェアデバッグツールは、アプリケーションコードの開発やテストを容易にする。

ソフトウェアデバッグを可能にするための要求に加えて、大きなセキュリティー上の問題が存在する。取扱注意、秘密、および/または顧客またはプロセッサの利用者の財産である情報が、プロセッサのメモリおよび/またはレジスタに常に保存される場合が多い。ソフトウェアデバッグツールの利用中に、そのようなメモリおよびレジスタの内容は、ツールの利用者にアクセス可能である場合が多く、そのことは不正利用の危険性をもたらす。したがって、セキュリティーを保証するためには、プログラム可能なプロセッサの供給者の多くが、例えばデバッグ機能を有効にするプロセッサチップのピンを接続しないなどして、デバッグ機能を無効にすることを試みる。

マイクロプロセッサは、特定の動作モードの間に、ソフトウェアのデバッグ機能およびセキュリティーのバランスを取るよう提供される。このバランスは、取扱注意、秘密および/または財産的情報が安全であることを保証する。

【0009】

マイクロプロセッサ 100

図 1 A は、マイクロプロセッサ100の一態様を示す。マイクロプロセッサ100は、中央演算処理装置 (CPU) 110、レジスタ120、入力/出力 (I/O) ポート130およびメモリ140を含んでもよい。

CPU110は、マイクロプロセッサ100の命令を実行するための論理ユニットである。CPU110により実行可能な命令は、例えば一連の実行可能な命令から成るソフトウェア (すなわち、プログラム、コード) から生じるものでもよい。

メモリ140は、実行可能なコード、パブリックキー情報、および/または任意の種類

10

20

30

40

50

デジタルデータを保存するために利用されてもよい。各メモリ位置は、メモリアドレスと関連してもよい。メモリ140は、ワンタイムプログラマブル（OTP）メモリ、スタティックランダムアクセスメモリ（SRAM）、リードオンリーメモリ（ROM）、ダイナミックランダムアクセスメモリ（DRAM）、または他のメモリ技術またはメモリ技術の組合せを備えてもよい。

【 0 0 1 0 】

いくつかの態様では、メモリ140は、プライベートメモリ150領域およびパブリックメモリ160領域を含む。プライベートメモリ150は、特定の動作状態下でのみアクセス可能であってもよい。

パブリックメモリ160は、ファームウェア170を保存してもよい。ファームウェア170は、ユーザーおよび/またはコード認証を行うための認証ソフトウェアを含んでもよい。いくつかの態様では、ファームウェア170は、認証ソフトウェア命令の変更を防止するために、ROMに記憶される。

レジスタ120は、情報のビットを記憶してもよい。ビットは、マイクロプロセッサ100の動作状態を示してもよい。レジスタ120は、それぞれが1つ以上のビットを含む、任意の数の個別のレジスタに分けられていてもよい。いくつかの態様では、レジスタ120は、CPU110により実行される次の命令のメモリアドレスを含む、プログラムカウンター（PC）122レジスタを含む。

【 0 0 1 1 】

マイクロプロセッサのI/Oポート130は、情報（例えば、メッセージおよびデジタル署名）の転送のための入出力機能を提供する。各ポートは、ピン、ジャック、有線または無線の受信機、または任意の他のインターフェース技術によって実現されてもよい。I/Oポート130は、デバッグポート134（例えば、インサーキットエミュレータ（ICE）ポート）、リセットポート132および1つ以上の追加のI/Oポート（図示せず）を含んでもよい。デバッグポート134は、マイクロプロセッサ100により実行されるソフトウェアをデバッグするために利用されてもよい。例えば、マイクロプロセッサ100の動作は、ブレイクポイントの設定、シングルステップ実行、および他のデバッグ工程により、デバッグポート134を通じて観測されてもよい。

【 0 0 1 2 】

いくつかの態様では、デバッグポート134は、マイクロプロセッサ100へのJTAG接続をサポートする。JTAGは、デバイスの入力/出力（I/O）が制御され観測されるバウンダリスキャンアーキテクチャを定義する。バウンダリスキャンに加えて、JTAGエミュレーション能力もまた、ソフトウェア開発においてデバイス内に設計された非常に複雑な機能の制御を支援する。エミュレーション能力は、プロセッサの制御、RUN、STOP、シングル-ステップ、および内部レジスタの検査/変更、およびリアルタイムブレイクポイントの実行を含む。IEEE標準によりサポートされる“パブリック”のJTAG命令（例えば、バウンダリスキャンおよびバイパスモード）に加えて、“プライベート”のJTAG命令もまたサポートされてもよい。プライベートの命令は、例えば、製造者により特定のマイクロプロセッサのために定義されてもよい。デバッグポート134を通して、利用者はマイクロプロセッサ100にパブリックおよび/またはプライベートのJTAG命令を送信してもよい。JTAGエミュレーションがサポートされてもよい。

【 0 0 1 3 】

リセットポート132は、マイクロプロセッサ100をリセットするための外部トリガーを提供するために利用されてもよい。

いくつかの態様では、マイクロプロセッサ100は、CPU110を介してメモリを呼び出す必要性を除去するためのダイレクトメモリアクセス（DMA）をサポートしてもよい。いくつかの態様では、DMAは、メモリ140の一部のために選択的に無効にしてもよい。メモリ140のどの部分が、DMA有効/無効にされるかは、例えば、レジスタ120の1つにより制御されてもよい。

マイクロプロセッサ100は、図1Bに示される組み込みシステム180の一部であってもよ

10

20

30

40

50

い。組み込みシステムは、マイクロプロセッサの出力を受信するため、および/またはマイクロプロセッサに入力を提供するために動作可能に接続される追加のハードウェアから構成されてもよい。組み込みシステム180は、デバッグコネクタ181、フラッシュメモリ182、電源制御装置183および水晶発振子184などの典型的な要素を備えたブロック図として示される。これらの要素は、純粹に典型的なものであって、実施の態様において存在しても、また存在しなくてもよい。マイクロプロセッサ100は、組み込みシステム180を形成するための任意の適切な要素と組み合わせて利用されてもよい。

【0014】

接続191が、図1Cに示されるように、1つ以上のI/Oポート130（例えば、デバッグポート134）を介して、ホスト190とマイクロプロセッサ100が通信するために確立されてもよい。適切ないかなるデバイスも、ホスト190としての役割を果たす。例えば、ホスト190は、パーソナルコンピュータ、ラップトップコンピュータ、PDA、またはフラッシュメモリデバイスであってもよい。

10

接続192は、マイクロプロセッサ100を含む組み込みシステムと、ホスト190の間に、図1Dに示されるような任意の適切なインターフェース193を介して確立されてもよい。

接続191および192は、有線および無線技術を含む、任意の適切な技術を利用して実現してもよい。

【0015】

セキュアステートマシン200

マイクロプロセッサ100は、動作を管理するためのセキュアステートマシン200を実行してもよい。いくつかの態様によるセキュアステートマシン200のステート図が図2に示される。セキュアステートマシン200は、動作モードおよび動作モード間の遷移経路から成ってもよい。各遷移が異なるモード間の関係を定義する一方、各動作モードは、異なるアクセス権およびセキュリティー機能と関連していてもよい。

20

セキュアステートマシン200は、レジスタ120、メモリ140、または他の任意の適切な方法を介して、マイクロプロセッサ100に実行されてもよい。図2に示される態様例において、セキュアステートマシン200は、オープンモード210、セキュアエントリーモード220、およびセキュアモード230で動作してもよい。

オープンモード210は、プライベートメモリ150へのアクセスが制限されることを除いては、何も制限が掛からないプロセッサのデフォルト動作状態である。いくつかの態様では、レジスタ120内の特定のレジスタビットへの読み込みおよび/または書き込みアクセスもまた禁止されてもよい。オープンモード210は、マイクロプロセッサ100の起動時およびリセット（経路201）後のデフォルト状態である。いくつかの態様では、デバッグ機能（例えば、JTAGエミュレーション）は、オープンモード210において有効である。

30

【0016】

図2に示される態様例において、オープンモード210で動作するセキュアステートマシン200は、セキュアエントリーモード220（遷移202を介して）にのみ遷移してもよい。オープンモード210からセキュアモード230への直接経路はない。

オープンモード210からセキュアエントリーモード220への遷移は、プロセッサの実行の対象がファームウェア170内の認証ソフトウェアに向けられた場合にトリガーされてもよい。いくつかの態様では、プログラムカウンタ122を認証ソフトウェアの第一アドレスへ向けることにより、プロセッサの実行をファームウェア170に向けてもよい。いくつかの態様では、ノンマスカルブル割り込み（NMI）もまたアクティブであることが要求される。セキュアエントリーモード220への遷移は、例えば、コード実行、ユーザー入力、または他の任意の適切な手段によりトリガーされてもよい。

40

セキュアエントリーモード220において、ファームウェア170内の認証ソフトウェアは、CPU110により実行されてもよい。認証ソフトウェアは、セキュアステートマシンが遷移204に従ってセキュアモード230に移行するか、または遷移203に従ってオープンモードに戻るかを決定してもよい。いくつかの態様では、認証ソフトウェアは、決定を行うためのセ

50

セキュアエントリーサービスルーチン (SESR) を含んでもよい。

【 0 0 1 7 】

SESRは、ユーザーの認証 (例えば、ユーザーがセキュアモードへのアクセスを許可されていることを確認する)、ユーザーコードの認証 (例えば、セキュアモードで実行されるコードが、セキュアモードへのアクセスが許可されたユーザーにより提供されていることを確認する)、および/または、他の任意のセキュリティー工程または組合せまたは複数のセキュリティー工程であってもよい。いくつかの態様では、工程350 (図3B) のようなデジタル署名認証プロセスが、メッセージおよびデジタル署名において行われる。署名済みメッセージの認証のための方法400が、図4に関連して後に示される。

セキュアエントリーモード220において、プライベートメモリ150は、アクセス不可能であってもよい。いくつかの態様では、プログラムカウンタ122は、それ自身がファームウェア170に割り当てられたアドレス範囲内に滞在していることを確認するためにハードウェアにより監視されてもよい。いくつかの態様では、プロセッサメモリ140の特定の領域へのDMAアクセスは許可されず、JTAGエミュレーションは無効にされる。

【 0 0 1 8 】

認証が失敗した場合、セキュアエントリーモード220からオープンモード210への遷移203が起こってもよい。認証は、例えば、ユーザー認証ができない、ユーザーコード認証ができない、メッセージおよびデジタル署名の組がローカルパブリックキーと合わない、ファームウェア内でエラーが観測された、または、割り込み処理がされなければならない場合に、失敗するであろう。ハードウェア監視により見つかる任意のエラーもまた、認証失敗という結果になるであろう。エラーの例としては、不正なメモリバウンダリ状態 (例えば、プログラムカウンタ122が、認証コードのアドレス範囲外に向いている場合)、またはファームウェア領域外へのジャンプ (例えば、割り込みを行って) を含んでもよい。

セキュアステートマシン200は、認証が成功する時にだけ、セキュアエントリーモード220からセキュアモード230へ遷移してもよい。認証が成功した場合、SESRは、セキュアモード230に入る前に、遷移204を介して追加のステップを行ってもよい。いくつかの態様では、割り込みが無効にされる。割り込みは、割り込みレベルがSESRを介してNMIから引き下げられることにより再び有効にしても、または、認証が成功するまで待機して、セキュアモード230に入った後に、割り込みを認証コード内で再び有効にしてもよい。

【 0 0 1 9 】

セキュアモード230は、マイクロプロセッサ100のセキュアな動作状態である。JTAGエミュレーションは、セキュアモードに入った時のデフォルト設定により無効にされてもよい。いくつかの態様では、認証コードは、プライベートメモリ150、パブリックメモリ160、およびレジスタ120を含む、プロセッサのリソースへの無制限アクセスが許可される。いくつかの態様では、セキュアモード230では、シークレットキーのようなセキュアデータが保存されるプライベートメモリ150へのアクセス (読み込みおよび書き込み) を許可する。プライベートメモリ150は、機密、許可された秘密情報、許可されたユーザー、および/またはアクセスしてもよいコードを保存するために利用されてもよい。

セキュアモード230は、例えば、シークレットキーが利用される、任意の暗号文の暗号化の実行を安全に行うために利用されてもよい (例えば、プライベートキーがプライベートメモリ150に保存されてもよい)。

最終コードをデバックする (例えば、JTAGエミュレーションを利用して) ための方法800は、図8に関連して後に示される。

セキュアステートマシン200は、セキュアモード230からオープンモード210へ復帰するように遷移205してもよい。いくつかの態様では、セキュアモード230からセキュアエントリーモード220への直接経路が存在しなくてもよい。

【 0 0 2 0 】

認証

セキュアエントリーモード220の間は、認証プロセスは、セキュアモード230へ遷移する前に行われてもよい。いくつかの態様では、デジタル署名認証は、電子メッセージの信頼

10

20

30

40

50

性の決定、およびメッセージ署名者の確認のために利用される。例えば、メッセージおよびデジタル署名は、I/Oポートを介してマイクロプロセッサ100に送信され、メモリ（例えば、メモリ140）に保存されてもよい。この形式の認証を利用する場合は、メッセージは、署名者により生成されるデジタル署名に関連してもよい。デジタル署名は、メッセージおよび署名者に特有であり、よって両方が認証される。

デジタル署名は、パブリックキー暗号（すなわち、非対称暗号）技術を利用して生成および照合される。非対称暗号は、2つの異なる、しかし数学的に関連したキー：パブリックキーおよびプライベートキーを利用したアルゴリズムを採用している。プライベートキーは、デジタル署名の生成、またはデータを一見理解不能な形式に変換するために利用される。パブリックキーは、デジタル署名の照合をおこなうか、またはメッセージをその元の形式に戻す。

【0021】

パブリックキーが利用可能またはデジタル署名の照合を行うすべてのもの（例えば、マイクロプロセッサ100）に分配されるのに対し、プライベートキーは、署名者のみに知られるであろう。キーの組は数学的に関連しているとはいえ、非対称暗号システムが安全に設計され実行される場合は、パブリックキーの知識からプライベートキーを演算によって導き出すことは不可能である。したがって、たとえ多くの人々が或る署名者のパブリックキーを知り、それを署名者の署名を照合するために利用することがあっても、彼らは、署名者のプライベートキーを見つけ出し、それをデジタル署名構築のために利用することはできない。

デジタル署名の利用は、通常2つの工程を含み、1つは署名者によって、もう1つはデジタル署名の受信者によって実行される。いくつかの態様では、デジタル署名は、図3Aに示される工程300に従って生成される。署名されるメッセージ301の境界（bounds）が一度定義されると、ハッシュ関数310が、入力メッセージ301に特有のハッシュ値303を計算する。ハッシュ値303は、メッセージ301の“デジタル指紋”である。一般的に、ハッシュ値303は、メッセージよりずっと小さい標準的な長さであるが、十分に特有なものである。ハッシュ関数310は、例えばSHA-1（secure

hashing algorithm）のような一方向ハッシュ関数でもよい。“一方向ハッシュ関数”と呼ばれることもある、セキュアなハッシュ関数の場合、そのハッシュ値の知識から元のメッセージ301をコンピュータ的に導き出すことは不可能である。よってハッシュ関数は、デジタル署名を生成するためのソフトウェアが、小さくて予測可能な量のデータ上で動作することを可能にしながら、さらに元のメッセージ内容との強固な相関関係の証拠を提供するため、その結果、メッセージがデジタル的に署名されてから、変更がないことの保証を効果的に提供することができる。

【0022】

SHA-1は、国家安全保障局（NSA）により策定された5つの暗号法のハッシュ関数のうちの1つであり、国立標準技術研究所（NIST）によって、米国連邦情報処理標準として公開されている。

次に、署名生成ソフトウェア320は、プライベートキー302を利用して、ハッシュ値303をデジタル署名305に変換する。プライベートキー302および対応するパブリックキー304（図3B）は、例えば、楕円曲線暗号（ECC）を利用して生成されてもよい。デジタル署名305は、メッセージ301およびそれを生成するために利用されるプライベートキー302の両方に特有なものである。ECCが、プライベートキーおよびパブリックキーを生成するために利用される場合は、楕円曲線暗号は、プライベートキー302およびハッシュ値303から、デジタル署名305を生成するために利用されてもよい。

デジタル署名305（デジタル的に署名されたメッセージのハッシュ結果）は、メッセージ301に添付され、メッセージ301と共に保存されるか、または送信されてもよい。しかしながら、それはまた、メッセージ301との信頼できる関係性を維持できる限り、別個のデータ要素として送信または保存されてもよい。

【0023】

デジタル署名照合工程350は、図1Bに示される。工程350は、例えば、マイクロプロセッサ100上で実行されてもよい。いくつかの態様では、工程350を実行するためのソフトウェアは、ファームウェア170または任意の適切なメモリに保存される。例えば、ソフトウェアはSESRの一部であってもよい。工程350は、デジタル署名305および所定のパブリックキー304を参照することにより、受信したメッセージ306をチェックし、それによって、デジタル署名305が、受信したメッセージ306のために、参照されたパブリックキー304に対応するプライベートキー302を利用して生成されたかどうかを決定する。

デジタル署名の照合は、デジタル署名を生成するために利用されたハッシュ関数と同一であるハッシュ関数330を用いて、受信したメッセージ306の新しいハッシュ値308を計算することにより達成される。パブリックキー304および新しいハッシュ値308を利用して、照合ソフトウェア340は、デジタル署名305が、パブリックキー304に関連するプライベートキー302を利用して生成されたかどうか、および新たに計算されたハッシュ値308が、デジタル署名生成工程300の間に、デジタル署名305に変換された元のハッシュ値303に一致するかどうかのチェックを行う。パブリックキー304を利用して、デジタル署名305が、元のハッシュ値303に復号されてもよい。

【0024】

照合ソフトウェア340は、信頼度307を出力する。信頼度307は、受信したメッセージ306が署名者の元のメッセージ301であること、および元のハッシュ値303と計算されたハッシュ値308が一致する場合に、パブリックキーの所有者の対応するプライベートキー302が、本物のソースであることを確認する。認証が成功すると、セキュアモード230への次の遷移を許可するようにしてもよい。

受信したメッセージ306が元のメッセージ301から変更された場合、変更は必ずハッシュ値308に影響を及ぼし、同じハッシュ関数が利用された場合は、異なる結果を作り出す。メッセージおよびデジタル署名はパブリックキーと一致せず、照合は失敗する。これは、オープンモード210への次の遷移につながってもよい。

【0025】

セキュア方法400

セキュアステートマシン200、デジタル署名生成工程300、およびデジタル署名照合工程350の概略が提供され、セキュリティ工程を実行する方法400が、図4に関して示される。方法400は、デジタル署名認証のために実行されてもよい。方法400は、例えば、許可されたユーザーがセキュアモード230においてマイクロプロセッサ100のコードを実行したい場合に実行されてもよい。

方法400は、マイクロプロセッサ100の外側（“オフチップ”）で任意に実行されてもよい、ステップ402および404を含む。ステップ408、410および412は、デジタル署名認証のために“オンチップ”で実行されてもよいステップに対応する。

ステップ402において、認証されるメッセージ（例えば、コード）の一方向ハッシュは、任意の適切なハッシュ関数を利用して作成される。例えば、ハッシュ関数は、SHA-1（secure hash algorithm）のような一方向ハッシュ関数であってもよい。ステップ402は、ホスト190（図1Cおよび1D）により任意選択的に実行されてもよい。認証されるメッセージは、実行可能なコードであってもよい。適切なハッシュ関数は、ハッシュ値を出力してもよい。

【0026】

ステップ404において、ハッシュ値は、プライベートキーと共に暗号化されてもよく、それによってファイルに署名し、デジタル署名の生成を完了する。ハッシュ値は、任意の適切な方法により暗号化されてもよい。例えば、楕円曲線暗号（ECC）アルゴリズムを利用してよい。

ステップ406において、メッセージおよびデジタル署名は、マイクロプロセッサ100によりアクセス可能なメモリに転送される。例えば、メッセージおよびデジタル署名は、プロセッサメモリ140に保存されてもよい。いくつかの態様では、マイクロプロセッサ100に転送される前に、メッセージおよびデジタル署名は、転送を促進するために、外部ホスト19

10

20

30

40

50

0 (図 1 C および 1 D) または オンボードメモリデバイス (例えば、図 1 B のフラッシュメモリ 182) に保存されてもよい。いくつかの態様では、ステップ 406 の完了は、マイクロプロセッサ 100 のオープンモード 210 からセキュアエントリーモード 220 へのスイッチを引き起こすようにしてもよい。

【 0 0 2 7 】

ステップ 408 において、ステップ 406 で転送されたメッセージは、任意の適切なハッシュ関数を利用してハッシュされてもよい。ハッシュ関数は、プロセッサメモリ 140 上に存在していてもよい。いくつかの態様では、ハッシュ関数は、ファームウェア 170 の一部である。いくつかの態様では、ハッシュ関数は、ROM 上に存在していてもよい。ハッシュ関数は、ステップ 402 で利用されるハッシュ関数と機能的に同じであってもよい。

10

ステップ 410 において、デジタル署名は、パブリックキーおよび復号アルゴリズムを利用して復号化されてもよい。復号化されたデジタル署名は、ステップ 402 において生成されたハッシュ値であってもよい。パブリックキーは、パブリックメモリ 150 に保存されてもよい。任意の適切な復号アルゴリズムが利用されてもよい。復号アルゴリズムは、ステップ 404 において利用された暗号アルゴリズムと同じアルゴリズムを基にしてもよい。例えば、楕円曲線暗号が利用されてもよい。

【 0 0 2 8 】

ステップ 412 において、ステップ 408 で作成されたハッシュ値、およびステップ 410 でデジタル署名を復号することにより決定されたハッシュ値が比較されてもよい。復号されたハッシュが、計算されたハッシュと一致する場合に、署名が有効でメッセージが無傷であるとしてもよい。

20

ステップ 414 において、一度署名の検証が成功すると、セキュアステートマシン 200 は、セキュアエントリーモード 230 に入ってもよい。セキュアモード 230 に入ると、プライベートメモリ 150 へのアクセスは選択的に有効にしてもよい。いくつかの態様では、セキュアモード 230 においてプライベートメモリ 150 へアクセス可能かどうかの決定は、レジストリフィールドまたは任意の他の適切な指標に基づいて利用可能であってもよい。また、セキュアモード 230 へ入ると、エミュレーション命令 (例えば、プライベートの JTAG 命令) の実行は、選択的に無効にしてもよい。いくつかの態様では、セキュアモード 230 においてエミュレーション命令が実行されるかどうかの決定は、レジストリフィールドまたは任意の他の適切な指標に基づいて行われてもよい。いくつかの態様では、認証されたメッセージは、CPU 110 において実行可能なコードであってもよい。いくつかの態様では、認証されたコードは、セキュアモード 230 において実行可能であってもよい。

30

【 0 0 2 9 】

デジタル署名は、オフチップ (例えば、ホストコンピュータ上で) で作成されてもよい。プライベートキーは、マイクロプロセッサ 100 の外 (“オフチップ”) でデジタル署名を作成し、対応するパブリックキーは、マイクロプロセッサ 100 の中 (“オンチップ”) で署名を照合してもよい。プライベートキーは、その所有者にのみ知られていてもよく、マイクロプロセッサ 100 には保存されないようにしてもよい。パブリックキーは、プライベートキーの所有者からのメッセージを認証するために、誰にでも利用可能であってもよく、また、マイクロプロセッサ 100 に保存されてもよい。

40

【 0 0 3 0 】

マイクロプロセッサ 500

図 5 は、マイクロプロセッサ 500 の一態様のブロック図である。マイクロプロセッサ 500 は、マイクロプロセッサ 100 (図 1 A) の 1 つの態様例である。マイクロプロセッサ 100 の要素と同じ操作記述を共有する要素は、共通の参照番号を共有する。

マイクロプロセッサ 500 は、中央演算処理装置 (CPU) 110、レジスタ 120、I/O ポート 130 およびプロセッサメモリ 140 を備える。

マイクロプロセッサ 500 のレジスタ 120 は、PC レジスタ 122、システムスイッチレジスタ 124、制御レジスタ 126、および状態レジスタ 128 を含む。各レジスタは、それと関係するビットのセットを備えていてもよい。各ビットおよびビットのサブセットは、レジストリフ

50

ィールドのステートを示していてもよい。プロセッサメモリ140は、ワнтаムプログラマブル (OTP) メモリ510、レベル1 (L1) キャッシュ520、およびレベル2 (L2) キャッシュ560を含んでもよい。

【0031】

OTPメモリ510は、一度だけプログラムされてもよい、不揮発性の書込み禁止可能なメモリの配列であってもよい。いくつかの態様では、配列の半分はパブリックメモリ (どのモードでもアクセス可能であってよい、パブリックOTP512) であり、他の半分はプライベートメモリ (セキュアモード230においてのみアクセス可能であってよい、プライベートOTP511) である。マイクロプロセッサ500のプライベートOTP511は、例えば、プライベートメモリ (図1A) の一態様である。

10

L1キャッシュ520は、L1読み取り専用メモリ (ROM) 530、L1データバンクA540、およびL1データバンクB550を含んでもよい。

【0032】

ファームウェア170は、L1ROM530に保存されてもよい。ファームウェア170は、セキュアエントリーモード220において認証のために利用されるセキュアエントリーサービスルーチン (SESR) アプリケーション・プログラミング・インタフェース (API) 171を含んでもよい。ファームウェア170は、SHA-1 (secure hash algorithm) 172のようなハッシュ関数、および楕円曲線暗号173コードのような非対称暗号コードをさらに含んでもよい。ファームウェア170をROMへの保存することで、ファームウェアコードの悪意のある変更を防止してもよい。

20

デジタル署名認証が実行される態様において、デジタル署名およびメッセージは、任意の適切なメモリの場所に保存されてもよい。いくつかの態様では、デジタル署名およびメッセージは、格納スペース541および542のL1データバンクA540それぞれに保存されてもよい。メッセージおよび署名もまた、もしくはもう1つの方法として、L2 560または任意の他の適切な場所に保存されてもよい。

システムスイッチレジスタ124、制御レジスタ126、および状態レジスタ128は、図6A、図6B、および図6Cに関連してそれぞれ示される。レジスタ124、126、および128の各フィールドは、2進値を利用してもよい。いくつかの態様では、論理“0”は、“クリア”ステートを示し、一方で、論理“1”は、“セット”ステートを示す。言うまでもなく、任意の適切な論理的な記録、およびステートを保存するための任意の適切な物理的態様が利用されてもよい。

30

【0033】

セキュアレジスタ

図6Aは、システムスイッチレジスタ124“SECURE_S YSSWT”のいくつかの態様に存在する、レジストリフィールドのいくつかを示すブロック図である。システムスイッチレジスタ124は、フィールド641-645“EMUDABL”、“EMUOVR”、“RSTDABL”、“DMAOVR”および“OTPSEN”のそれぞれを含んでもよい。

フィールド621、EMUDABL (“エミュレーション無効”) は、エミュレーションが無効の場合を示す。クリア (例えば、“0”) の場合、EMUDABLは、実行された場合に認識されるエミュレーション命令 (例えば、プライベートJTAGエミュレーション命令) を示す。セット (例えば、“1”) の場合、EMUDABLがアサートされ、エミュレーション命令が無視される。オープンモード210に入ると、EMUDABLはクリアされる。セキュアモード230に入ると、EMUDABLは、EMUOVRを基に決定される。

40

【0034】

フィールド642、EMUOVR (“エミュレーションオーバーライド”) は、セキュアモードに入ってからエミュレーションが有効または無効にされることを示す。クリアの場合は、EMUDABLは、セキュアモードに入るとセットされる。セットの場合は、EMUDABLは、セキュアモードに入るとクリアされる。EMUOVRは、セキュアモードでのみセットされてもよい。

フィールド643、RSTDABL (“リセット無効”) は、どのように外部リセットが行われるかを決定してもよい。クリアの場合は、リセットは標準的に行われる。セットの場合は、

50

リセットは、NMIイベントを保存するNMIピンにリダイレクトされる。RSTDABLは、セキュアモードに入るとセットされ、オープンモードに入るとクリアされる。

【 0 0 3 5 】

フィールド644、DMAOVR（“ダイレクトメモリアクセスオーバーライド”）は、DMAが有効（例えば、DMAOVRがセットの場合）、または無効（例えば、DMAOVRがクリアの場合）であるかを示す。システムスイッチレジスタ124内の他のフィールド（図示せず）は、制限されたメモリ領域を指定してもよい。いくつかの態様では、DMAはオープンモードに入ると（例えば、DMAOVRがクリア）無効にされてもよい。

フィールド645、OTPSEN（“シークレット有効”）は、プライベートメモリ150が読み込み可能でプログラム可能（例えば、OTPSENがセットの場合）、またはアクセス不可能（例えば、OTPSENがクリアの場合）であるかを決定する。セキュアモードでのみ書き込み可能である。

10

【 0 0 3 6 】

図 6 B は、制御レジスタ126、“SECURE_CONTROL”のいくつかの態様に存在するいくつかのレジストリフィールドを示すブロック図である。制御レジスタ126は、フィールド661-644、それぞれ“SECURE0”、“SECURE1”、“SECURE2”、および“SECURE3”を含んでもよい。

フィールド661、SECURE0は、書き込み専用ビットである。SECURE0は、セキュアエントリーモードにおいてのみセットされてもよい。SECURE0がクリアになった場合、フィールド661-664（例えば、制御レジスタ126内のすべてのSECUREビット）はクリアされ、オープンモードに入る。最初にSECURE0がセットされた場合、SECURE1がセットされる。次のSECURE0のセットは、SECURE2のセットをもたらす。

20

【 0 0 3 7 】

フィールド662-664、それぞれSECURE1、SECURE2、およびSECURE3は、読み込み専用ビットである。SECURE3をセットすると、セキュアモード230に入る。

図 6 C は、状態レジスタ128、“SECURE_STATUS”のいくつかの態様に存在する、いくつかのレジストリフィールドを示すブロック図である。状態レジスタ128は、フィールド681-684、それぞれ“SECMODE”、“NMI”、“AFVALID”および“AFEXIT”を含んでもよい。

フィールド681、SECMODE（“セキュアモード制御ステート”）は、セキュアステートマシン200の現在のステートを示す2ビットの読み込み専用フィールドである。いくつかの態様では、“00”は、セキュアステートマシンがオープンモードであることを示し、一方で、“01”および“10”は、それぞれセキュアエントリーおよびセキュアモードを示す（“11”は、リザーブドステートである）。

30

【 0 0 3 8 】

フィールド682、NMIは、ノンマスカブル割り込みの検出を反映する読み込み専用ビットである。

フィールド683、AFVALID（“認証ファームウェア有効”）は、認証の状態を反映する、読み込み専用ビットである。クリアされた場合、認証が正確に始まらないか、または割り込みが入る。セットされた場合、認証が有効になり、正確に進行し、割り込みはない。

フィールド684、AFEXIT（“認証ファームウェア終了”）は、認証ファームウェアからの不適切な終了が行われた場合にセットされる。例えば、セキュアステートマシン200が、AFEXITのセットを検出すると、セキュアエントリーモードを終了しオープンモードへ戻ってもよい。

40

【 0 0 3 9 】

マイクロプロセッサ 700

図 7 は、マイクロプロセッサ700のブロック図である。マイクロプロセッサ700は、マイクロプロセッサ100（図 1 A）の態様例である。マイクロプロセッサ700は、ハードウェア、ソフトウェア、またはその両方の任意の適切な組み合わせであってもよい要素を含む。マイクロプロセッサ100の要素と同じ操作記述を共有する要素は、共通の参照番号を共有しているであろう。いくつかの態様では、マイクロプロセッサ700の要素は、マイクロプ

50

ロセッサ200および/またはマイクロプロセッサ500からの要素の任意の適切な組み合わせを利用して実行してもよい。

マイクロプロセッサ700は、CPU110、I/Oポート130、動作モジュール705、実行モジュール710、メッセージストア715、署名ストア720、アクセスモジュール725、ハッシュモジュール730、復号モジュール735、プライベートメモリ745、およびエミュレーション制御モジュール750を備えてもよい。いくつかの態様では、アクセスモジュール725、ハッシュモジュール730、および復号モジュール735は、ファームウェア740の一部である。

【0040】

動作モジュール705は、現在の動作モードのアクセス権限およびセキュリティー機能を実施する。いくつかの態様では、動作モードは、オープンモード210、セキュアエントリーモード220、およびセキュアモード230を含んでもよい。いくつかの態様では、動作モジュールは、セキュアステートマシン200(図2)に従って、動作モード間を遷移する。いくつかの態様では、動作モジュールは、メモリ(例えば、メモリ140)および/またはレジスタ(例えば、レジスタ120)を利用して実現してもよい。例えば、制御レジスタ126は、セキュアモード230へ入ることを指定するために利用してもよく、一方で、状態レジスタ128内のSECMODEフィールド681が、現在の動作モードを指定するために利用してもよい。

10

【0041】

実行モジュール710は、CPU110により実行されるプログラムを指定してもよい。実行モジュールは、例えば、CPU110により実行される次の命令のメモリアドレスを指定してもよい。いくつかの態様では、実行モジュール710は、特定のメモリアドレスを示すように指示されない限り、各連続的な実行と共にインクリメントする。いくつかの態様では、実行モジュール710は、プログラムカウンタレジスタ122として実現される。

20

メッセージストア715および署名ストア720は、認証されるメッセージおよびメッセージのデジタル署名それぞれを保存してもよい。メッセージストアおよび署名ストアは、メモリ140を介して実行してもよい。いくつかの態様では、メッセージストアおよび署名ストアは、L1 520および/またはL2 560(図5)の一部である。

【0042】

セキュアアクセスモジュール725は、セキュアエントリーサービスルーチン(SESER)を実行してもよい。セキュアアクセスモジュールは、メッセージおよびデジタル署名の組の信頼性を評価してもよい。

30

セキュアアクセスモジュール725は、ハッシュモジュール730および/または復号モジュール735を呼び出してもよい。呼び出しは、実行されるモジュールのアドレスと共に実行モジュール710を更新することにより行われてもよい。

ハッシュモジュール730は、メッセージをハッシュし、ハッシュ値を出力してもよい。ハッシュモジュール730は、SHA-1アルゴリズムまたは任意の適切なハッシュアルゴリズムを実装してもよい。

復号モジュール735は、認証されたメッセージ送信者のパブリックキーを利用して、メッセージのハッシュ値とデジタル署名を認証してもよい。いくつかの態様では、復号モジュール735は、楕円曲線暗号を利用して、パブリックキーと、メッセージ/デジタル署名の組を認証してもよい。

40

【0043】

実行モジュール710が、CPU110により実行されるプログラムとしてセキュアアクセスモジュール725を特定した場合、動作モジュール705は、セキュアエントリーモード220にスイッチしてもよい。いくつかの態様では、動作モジュール705は、セキュアエントリーモード220にスイッチする前にオープンモード210で動作する。

セキュアアクセスモジュール725が、メッセージ/デジタル署名の組の信頼性を照合する場合、動作モジュール705はセキュアモード230に入ってもよい。

セキュアモードにおいて、プライベートメモリ領域745は、読み込みおよび/または書き込みアクセス可能であってもよい。プライベートメモリ領域745のアクセスのしやすさ

50

は、例えば、セキュアモード230においてOTPSENフィールド645により決定されてもよい。いくつかの態様では、プライベートメモリ領域745のための読み込みおよび書き込み命令は、オープンモード210およびセキュアエントリーモード220において中断/拒否されてもよい。いくつかの態様において、プライベートメモリ領域745は、ワンタイムプログラマブル(OTP)メモリ配列510(図5)の少なくとも一部であってもよい。

【0044】

いくつかの態様では、エミュレーション制御モジュール750は、例えば、デバッグポート134により受信されるエミュレーション命令が、実行されるかどうかを決定する。エミュレーション制御モジュール750は、システムスイッチレジスタ124内のEMUDABLフィールド641およびEMUOVRフィールド642を介して実行されてもよい。いくつかの態様では、エミュレーション命令は、JTAGエミュレーション命令であってもよい。

10

セキュアアクセスモジュールが、メッセージおよびデジタル署名の組が本物でないことを決定、または任意の人物(例えば、割り込みを実行するために)のために認証プロセスを中止する場合、動作モジュール705は、セキュアエントリーモード220からオープンモード210へスイッチしてもよい。いくつかの態様では、セキュアアクセスモジュール725は、認証プロセスが失敗した場合、AFVALID、状態レジスタ128のフィールド683をクリアする。クリアされたAFVALIDは、動作モジュール705に対して、オープンモード210へ戻ることを示してもよい。

セキュアアクセスモジュール725、ハッシュモジュール730および復号モジュール735は、ファームウェア740の一部であってもよい。いくつかの態様では、ファームウェア740は、これらのモジュールと共に改ざんを防止するリードオンリーメモリ(ROM)である。

20

【0045】

方法800：最終コードのデバッグのための動作例

利用者は、コードの最終バージョンをセキュアモードでテストすることを望むかもしれない。テストは、実行が利用者によって綿密に観察されるように、エミュレーションが有効になることを要求してもよい。図8に示される方法800は、例えば、セキュアモードでファイナルバージョンのコードのテストをするために実行されてもよい。

ステップ802の最初は、マイクロプロセッサ100は、オープンモード210であると仮定される。いくつかの態様では、エミュレーション(例えば、JTAGエミュレーション)は、セキュアモードへ入ると、デフォルトで無効にされてもよい。エミュレーションがセキュアモードにおいて利用可能であることを保証するために、システムスイッチレジスタ124内のEMUOVRフィールド642がセットされてもよい。

30

【0046】

EMUOVRをセットするために、ステップ804、利用者はコードをアップロードして、対応するデジタル署名と認証してもよい。コード(例えば、“JTAG有効コード”)は、EMUOVRをセットするための命令を含む。

一度コードが認証されると、ステップ804において、EMUOVRをセットするコードが実行される。

EMUOVRのセットが行われると、マイクロプロセッサ100は、ステップ808においてオープンモードに戻る。利用者は、対応するデジタル署名にしたがってデバッグされる最終コードをアップロードしてもよい。

40

ステップ810において、マイクロプロセッサは、セキュアエントリーモードに入り、最終コードおよび対応するデジタル署名を認証する。

【0047】

ステップ812において、マイクロプロセッサは、セキュアモードに入る。EMUOVRが前もってセットされたため、EMUDABLフィールド641はクリアされる。認証された最終コードは、すぐにセキュアモードで実行されてもよい。利用者は、コードがその最終の形式で実行されることを観察し制御するために、エミュレーション(例えば、JTAGエミュレーション)を利用してもよい。

一方で、最終コードがEMUDABLをクリアするための命令に追加されてもよいことが知ら

50

れており、したがって、セキュアモードへ特別に入ることを排除し、これが、実際には、最終コードを無効にする。方法800は、セキュアモードにおいて、利用者が実際の最終コードをデバッグすることを可能にする。

【0048】

さらなる態様

発明の少なくとも1つの実施態様が示されたが、様々な修正、変更、および改良は、当業者により容易になされ得るであろう。

いくつかの態様では、メッセージ（例えば、図3Aのメッセージ301）は、任意の適切な暗号アルゴリズムを利用して、それ自体が暗号化されてもよい。いくつかの態様では、メッセージの暗号化およびデジタル署名の利用は、プライバシーおよび信頼性の両方を確保にしてもよい。共通鍵暗号（symmetric-key algorithm）が暗号化のために利用されてもよい。暗号化のために利用されてもよい暗号化規格の例は、新暗号規格（AES）、データ暗号化標準（DES）を含む。いくつかの態様では、暗号化されたメッセージは、セキュアモード230（図2）およびプライベートメモリ150（図1A）へのアクセスを提供しながら最初に認証される。プライベートメモリは、復号化のために必要な共通鍵を保存してもよい。

【0049】

いくつかの態様では、多重パブリックキーがマイクロプロセッサ100（例えば、複数の利用者がセキュアモードにおいて認証コードの実行を許可された場合）に保存されてもよい。マイクロプロセッサ100は、メッセージが認証するまで、または各パブリックキーの試みが失敗するまで、各パブリックキーとの認証プロセスを実行してもよい。いくつかの態様では、メッセージ/署名の組は、どのパブリックキーを利用するかを示してもよい。

マイクロプロセッサ100は、システムオンチップ、コンピュータオンチップ、マイクロコントローラ、および同類のものとして具現化されてもよい。いくつかの態様では、マイクロプロセッサ100は、アナログデバイセズのBlackfin processor（登録商標）である。

マイクロプロセッサ100は、任意のハードウェアおよび/またはソフトウェアデバッグツールと互換性があってもよい。デバッグおよび/またはエミュレーション命令は、デバッグポート134を介して受信してもよい。マイクロプロセッサ100は、IEEE 1149.1 J-TAG標準と互換性があってもよい。いくつかの態様では、JTAG命令は、デバッグポート134を介して受信される。

いくつかの態様では、プライベートメモリ領域のサイズおよび/または場所は、選択可能である。

SECURE_SYSSWTレジスタは、アドレスマップ0xFFC04320のメモリを備える32ビットレジスタであってもよい。表1は、いくつかの態様にしたがった、レジスタ内の各ビットの機能の概要を提供する。

【0050】

10

20

30

【表 1 - 1】

表1.

| ビット位置 | ビット名 | ビット詳細 |
|-------|---------|--|
| | | リセット=0x0000 セキュアエントリーモード=0x000704d9 セキュアモード=0x000704db |
| 0 | EMUDABL | <p><u>エミュレーション無効</u></p> <p>セキュアエントリーモードでは、EMUDABLの設定は、EMUOVRの前の状態に基づく。オープンモードに再び入ると、EMUDABLはクリアされる。このビットは、常に読み込みアクセス可能である。このビットは、セキュアモードにおいてのみ書き込みアクセス可能である。</p> <p>0-非公開TAGエミュレーション指示が、認識および実行される。セキュアモードの間に、このビットが一度クリアされると、それは、セキュアエントリーモードではセットされない。この条件は、これがクリアされるリセットまでは、状態を維持する。この特徴は、セキュリティーデバックにおいて利用される。</p> <p>1-非公開TAGエミュレーション指示は、無視される。バイパスのような標準のエミュレーション命令は、許可される。</p> |
| 1 | RSTDABL | <p><u>リセット無効</u></p> <p>このビットは、セキュアエントリーモードでは達成されない。このビットは、セキュアモードに入るとセットされる。オープンモードに再び入るとRSTDABLはクリアされる。このビットは常に読み込みアクセス可能である。このビットは、セキュアモードにおいてのみ書き込みアクセス可能である。</p> <p>0-通常に外部リセットが生成され実行される。</p> <p>1-外部リセットは、NMIピンにリダイレクトされる。これは、メモリクリーン動作の回避を回避する。</p> |
| 4:2 | L11DABL | <p><u>L1指示メモリ無効</u></p> <p>セキュアエントリーモードに入ると、L11DABLは0x6にセットされる。オープンモードに再び入ると、L11DABLはクリアされる。これらのビットは、常に読み込みアクセス可能である。これらのビットは、セキュアモードにおいてのみ書き込みアクセス可能である。</p> |

10

20

30

40

【表 1 - 2】

| ビット位置 | ビット名 | ビット詳細 |
|-------|----------|---|
| | | <p>DMAアクセスが、制限されたメモリ領域に対して実行される場合、DMAアクセスエラーが起こり、その結果、DMA_ERR割り込みおよびDMA_RUNのクリアが起こる。</p> <p>000—すべてのDMAアクセスがL1指示領域に対して許可される。</p> <p>001—1KBのメモリ (0xFFA00000 - 0xFFA003FF) が、制限されたノンコアアクセス (non core access) を備える。</p> <p>010—2KBのメモリ (0xFFA00000 - 0xFFA007FF) が、制限されたノンコアアクセスを備える。</p> <p>011—4KBのメモリ (0xFFA00000 - 0xFFA00FFF) が、制限されたノンコアアクセスを備える。</p> <p>100—8KBのメモリ (0xFFA00000 - 0xFFA01FFF) が、制限されたノンコアアクセスを備える。</p> <p>101—16KBのメモリ (0xFFA00000 - 0xFFA03FFF) が、制限されたノンコアアクセスを備える。</p> <p>110—32KBのメモリ (0xFFA00000 - 0xFFA07FFF) が、制限されたノンコアアクセスを備える。これはセキュアエントリーモードに入る時の初期設定である。</p> <p>111—リザーブ</p> |
| 7:5 | L1DADABL | <p><u>L1データバンクAメモリ無効</u></p> <p>セキュアエントリーモードに入ると、L1DADABLは0x6にセットされる。オープンモードに再び入ると、L1DADABLはクリアされる。これらのビットは、オープン、セキュアエントリー、およびセキュアモードにおいて、読み込みアクセス可能である。これらのビットは、セキュアモードにおいてのみ書き込みアクセス可能である。DMAアクセスが、制限されたメモリ領域に対して実行される場合、DMAアクセスエラーが起こり、その結果、DMA_ERR割り込みおよびDMA_RUNがクリアされる。</p> <p>000—すべてのDMAアクセスが、L1データバンクA領域に対して許可される。</p> <p>001—1KBのメモリ (0xFF800000 - 0xFF8003FF) が、制限されたノンコアアクセスを備える。</p> <p>010—2KBのメモリ (0xFF800000 - 0xFF8007FF) が、制限されたノンコアアクセスを備える。</p> |

【表 1 - 3】

| ビット位置 | ビット名 | ビット詳細 |
|-------|------|--|
| | | <p>011-4KBのメモリ (0xFF800000 - 0xFF800FFF) が、制限されたノンコアアクセスを備える。</p> <p>100-8KBのメモリ (0xFF800000 - 0xFF801FFF) が、制限されたノンコアアクセスを備える。</p> <p>101-16KBのメモリ (0xFF800000 - 0xFF803FFF) が、制限されたノンコアアクセスを備える。</p> <p>110-32KBのメモリ (0xFF800000 - 0xFF807FFF) が、制限されたDMAアクセスを備える。これはセキュアエントリーモードに入る時の初期設定である。</p> <p>111-リザーブ</p> |

10

20

【 0 0 5 3 】

【表 1 - 4】

| ビット位置 | ビット名 | ビット詳細 |
|-------|----------|---|
| 10:8 | L1DBDABL | <p><u>L1データバンクBメモリ無効</u></p> <p>セキュアエントリーモードに入ると、L1DBDABLは0x4にセットされ、L1データバンクBの8KBに、制限されたノンコアアクセスを与える。オープンモードに再び入ると、L1DBDABLはクリアされる。これらのビットは、オープン、セキュアエントリー、およびセキュアモードにおいて、読み込みアクセス可能である。これらのビットは、セキュアモードにおいてのみ書き込みアクセス可能である。DMAアクセスが、制限されたメモリ領域に対して実行される場合、DMAアクセスエラーが起こり、その結果、DMA_ERR割り込みおよびDMA_RUNがクリアされる。</p> <p>000—すべてのDMAアクセスが、L1データバンクB領域に対して許可される。これはセキュアエントリーモードに入る時の初期設定である。</p> <p>001—1KBのメモリ (0xFF900000 - 0xFF9003FF) が、制限されたノンコアアクセスを備える。</p> <p>010—2KBのメモリ (0xFF900000 - 0xFF9007FF) が、制限されたノンコアアクセスを備える。</p> <p>011—4KBのメモリ (0xFF900000 - 0xFF900FFF) が、制限されたノンコアアクセスを備える。</p> <p>100—8KBのメモリ (0xFF900000 - 0xFF901FFF) が、制限されたノンコアアクセスを備える。これはセキュアエントリーモードに入る時の初期設定である。</p> <p>101—16KBのメモリ (0xFF900000 - 0xFF903FFF) が、制限されたノンコアアクセスを備える。</p> <p>110—32KBのメモリ (0xFF900000 - 0xFF907FFF) が、制限されたDMAアクセスを備える。</p> <p>111—リザーブ</p> |
| 11 | DMA0OVR | <p><u>DMA0メモリアクセスオーバーライド</u></p> <p>セキュアエントリーモードまたはセキュアモードへ入ることは、このビットに影響を与えない。オープンモードに再び入ると、DMA0OVRはクリアされる。このビットは、オープン、セキュアエントリー、およびセキュアモードにおいて、読み込みアクセス可能である。このビットは、セキュアエントリーモードおよびセキュアモードの両方において書き込みアクセス可能である。</p> <p>DMA0のL1指示、L1データおよびL2メモリ領域へのアクセスを制御する。</p> |

10

20

30

40

【表 1 - 5】

| ビット位置 | ビット名 | ビット詳細 |
|-------|----------|---|
| | | <p>クリアされる場合、アクセス制限は、このレジスタ内のメモリ無効設定に基づく。</p> <p>0-DMA0アクセスは、メモリ無効設定に基づき制限される。</p> <p>1-無制限のDMA0アクセスは、すべてのメモリ領域に対して許可される。</p> |
| 12 | DMA1OVR | <p><u>DMA1メモリアクセスオーバーライド</u></p> <p>セキュアエントリーモードまたはセキュアモードへ入っても、このビットに影響を与えない。オープンモードに再び入ると、DMA0OVRはクリアされる。このビットは、オープン、セキュアエントリー、およびセキュアモードにおいて、読み込みアクセス可能である。このビットは、セキュアエントリーモードおよびセキュアモードの両方において書き込みアクセス可能である。</p> <p>DMA1のL1指示、L1データおよびL2メモリ領域へのアクセスを制御する。クリアされる場合、アクセス制限は、このレジスタ内のメモリ無効設定に基づく。</p> <p>0-DMA1アクセスは、メモリ無効設定に基づいて制限される。</p> <p>1-無制限のDMA1アクセスは、すべてのメモリ領域に対して許可される。</p> |
| 13 | RESERVED | <p><u>リザーブビット</u></p> <p>このリザーブビットは、読み込みアクセスにおいて、常に“0”値に戻る。このビットにどのような値を書き込んでも、影響はない。</p> |
| 14 | EMUOVR | <p><u>エミュレーションオーバーライド</u></p> <p>このビットは、常に読み込みアクセス可能である。このビットは、セキュアモードにおいてのみ“1”が書き込まれる。このビットは、オープンモード、セキュアエントリーモードおよびセキュアモードにおいてクリアすることができる。セキュアエントリーモードでEMUDABLの値を制御する。</p> <p>0-セキュアエントリーモードにおいて、EMUDABLビットはセットされる。</p> <p>1-セキュアエントリーモードにおいて、EMUDABLビットはクリアされる。このビットは、EMUDABL (bit-0) に“0”が書き込まれ、同時にこのビット (bit-14) に、“1”が書き込まれる場合にのみセットされる。</p> |

10

20

30

40

【表 1 - 6】

| ビット位置 | ビット名 | ビット詳細 |
|-------|--------|---|
| 15 | OTPSEN | <p><u>OTPシークレット有効</u></p> <p>このビットは、すべてのモードにおいて読み込み可能であるが、セキュアモードにおいてのみ書き込みアクセス可能である。</p> <p>0—OTP領域の読み込みおよびプログラミングアクセスは制限される。アクセスは、アクセスエラー (FERROR) をもたらす。</p> <p>1—OTP領域の読み込みおよびプログラミングアクセスは許可される。アクセスのための対応するプログラム保護ビットがセットされた場合、このビットの設定に関らず、プログラムアクセスは保護される。</p> |
| 18:16 | L2DABL | <p><u>L2 メモリ無効</u></p> <p>セキュアエントリーモードに入ると、L2DABLは0x7にセットされる。オープンモードに再び入ると、L2DABLはクリアされる。これらのビットは、オープンモード、セキュアエントリーモードおよびセキュアモードにおいて、読み込みアクセス可能である。これらのビットは、セキュアモードにおいてのみ書き込みアクセス可能である。DMAアクセスが、制限されたメモリ領域に対して実行される場合、DMAアクセスエラーが起こり、その結果、DMA_ERR割り込みおよびDMA_RUNのクリアが起こる。</p> <p>000—すべてのDMAアクセスがL2に対して許可される。</p> <p>001—1KBのメモリ (0xFEB00000 - 0xFEB003FF) が、制限されたノンコアアクセス (non core access) を備える。</p> <p>010—2KBのメモリ (0xFEB00000 - 0xFEB007FF) が、制限されたノンコアアクセスを備える。</p> <p>011—4KBのメモリ (0xFEB00000 - 0xFEB00FFF) が、制限されたノンコアアクセスを備える。</p> <p>100—8KBのメモリ (0xFEB00000 - 0xFEB01FFF) が、制限されたノンコアアクセスを備える。</p> <p>101—16KBのメモリ (0xFEB00000 - 0xFEB03FFF) が、制限されたノンコアアクセスを備える。</p> <p>110—32KBのメモリ (0xFEB00000 - 0xFEB07FFF) が、制限されたノンコアアクセスを備える。</p> <p>111—64KBのメモリ (0xFEB00000 - 0xFEB0FFFF) が、制限されたDMAアクセスを備える。</p> |

10

20

30

40

【表 1 - 7】

| ビット位置 | ビット名 | ビット詳細 |
|-------|------|------------------------------|
| | | これはセキュアエントリーモードに入る時の初期設定である。 |

SECURE_CONTROLレジスタは、アドレスマップ0xFFC04324のメモリを備える16ビットであってよい。表 2 は、いくつかの態様にしたがって、レジスタ内の各ビットの機能の概要を提供する。

【 0 0 5 6 】

10

【表 2 - 1】

表2.

| ビット位置 | ビット名 | ビット詳細 |
|-------|---------|---|
| | | リセット=0x0000 |
| 0 | SECURE0 | <p>SECURE 0</p> <p>書き込み専用ビット。読み込みは常に"0"を返す。"1"値は、セキュアエントリーモードの場合、SECURE0にのみ書き込むことができる。この制御ビットの目的は、セキュアモードに入るための、"1"値のSECURE0への3つの連続的な書き込みを要求することである。</p> <p>0—"0"値が書き込まれる場合、このレジスタ内のすべてのSECUREビットはクリアされ、オープンモードに入る。すべてのSYSSWTビットは、EMUOVRを除いてクリアされる。EMUOVRが利用者によりセットされた場合、それはセットを保持する（リセットがアサートされるまで、またはそれに"0"が書き込まれるまで）。</p> <p>1—最初に"1"値が書き込まれる場合、SECURE1がセットされる。後続の"1"書き込みと共にSECURE2がセットされる。後続の"1"書き込みがSECURE3をセットする。SECURE3がセットされると、セキュアモードに入る。</p> |
| 1 | SECURE1 | <p>SECURE 1</p> <p>これは、読み込み専用ビットであり、SECURE0へのデータ値"1"の書き込み成功を示す。</p> <p>0—SECURE0に、"1"値が書き込まれない。</p> <p>1—SECURE0に、"1"値が書き込まれる。</p> |
| 2 | SECURE2 | <p>SECURE 2</p> <p>これは、読み込み専用ビットであり、SECURE0へのデータ値"1"の書き込みの成功が2回起こったことを示す。</p> <p>0—SECURE1がセットされる間、SECURE0に"1"値が書き込まれない。</p> |

20

30

40

【 0 0 5 7 】

【表 2 - 2】

| ビット位置 | ビット名 | ビット詳細 |
|-------|---------|--|
| | | 1-SECURE0に2回目の"1"値が書き込まれる。 |
| 3 | SECURE3 | <p><u>SECURE 3</u></p> <p>これは、読み込み専用ビットであり、SECURE0へのデータ値"1"の書き込みの成功が3回起こったことを示す。</p> <p>0-SECURE2がセットされる間、SECURE0に"1"値が書き込まれない。</p> <p>1-SECURE0に3回目の"1"値が書き込まれる。一部は、セキュアモードであって、SYSSWTレジスタは、認証されたコードで書き込み可能である。</p> |

10

20

SECURE_STATUSレジスタは、アドレスマップ0xFFC04328のメモリを備える16ビットレジスタであってよい。表 3 は、いくつかの態様にしたがって、レジスタ内の各ビットの機能の概要を提供する。

【 0 0 5 8 】

【表 3 - 1】

表3.

| ビット位置 | ビット名 | ビット詳細 |
|-------|---------|---|
| | | リセット=0x0000 |
| 1:0 | SECMODE | <p><u>セキュアモード制御状態</u></p> <p>セキュアステートマシンの現在のモードを反映する読み込み専用ビットである。</p> <p>00-オープンモード</p> <p>01-セキュアエントリーモード</p> <p>10-セキュアモード</p> <p>11-リザーブ</p> |
| 2 | NMI | <p><u>ノンマスカブル割り込み</u></p> <p>NMIの検出を反映する読み込み専用ビットである</p> |

30

40

【 0 0 5 9 】

【表 3 - 2】

| ビット位置 | ビット名 | ビット詳細 |
|-------|---------|---|
| | | <p>0-現在、NMIが検出されていない。</p> <p>1-現在、NMIが検出されている。</p> |
| 3 | AFVALID | <p><u>認証ファームウェア有効</u></p> <p>ハードウェアモニタ論理の状態を反映する読み込み専用ビットである。認証の実行が適切に始まり、割り込み動作があった場合、認証は有効であると見なされる。セキュアエントリーモードおよびセキュアモード動作のためには、有効な認証が要求される。</p> <p>0-認証が適切に始まらない、または割り込みが起こった。</p> <p>1-認証が有効で、適切に進行し、割り込みがない。</p> |
| 4 | AFEXIT | <p><u>認証ファームウェア終了</u></p> <p>状態ビットをクリアするために1を書き込む。認証は適切に始まったが、完了前に不適切な終了があった場合、このビットはセットされる。これは、セキュアエントリーモードを終了しオープンモードに戻る時にのみ起こる。</p> <p>0-認証ファームウェアを実行している間に、不適切な終了がなかった。</p> <p>1-認証ファームウェアからの不適切な終了があった。</p> |
| 7:5 | SECSTAT | <p><u>セキュア状態</u></p> <p>認証が失敗した場合に、ハンドラー (handler) に状態を戻す、読み込み/書き込みビットである。</p> |

10

20

30

当業者にとって直ちに想到される、変更、修正、および改良は、本発明の範囲内のものである。したがって、先述の詳細は例に過ぎず、制限するものではない。本発明は、以下のクレームおよびそれと同等のものに定義されているものによってのみ限定される。

40

【図1A】




図1A

【図 1 B】




図 1 B

【図 1 C】




図 1 C

【図 1 D】




図 1 D

【図2】




図 2

【図3A】




図3A

【図3B】




図3B

【図4】




図4

【図5】




図5

【図 6 A】




図 6 A

【図 6 B】




図 6 B

【図 6 C】




図 6 C

【図7】




図7

【図8】




図 8

フロントページの続き

(72)発明者 ビーダーウォルフ, スコット, ディー,
アメリカ合衆国 テキサス州 78733、オースティン、シルバー パイン コーブ 9202

審査官 脇岡 剛

(56)参考文献 特開2002-358137(JP, A)
米国特許出願公開第2004/0153672(US, A1)
国際公開第2005/020280(WO, A1)
特開2003-186693(JP, A)
特開平03-006758(JP, A)
特開2001-083874(JP, A)
米国特許出願公開第2006/0130130(US, A1)

(58)調査した分野(Int.Cl., DB名)
G06F 21/74
G06F 15/78
G06F 21/62