(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第3715551号 (P3715551)

(45) 発行日 平成17年11月9日(2005.11.9)

(24) 登録日 平成17年9月2日 (2005.9.2)

(51) Int.C1.⁷

- HO1L 27/105 HO1L 21/8242 HO1L 27/10 HO1L 27/108
- F I HO 1 HO 1
 - HO1L 27/10 444B HO1L 27/10 461 HO1L 27/10 621Z

請求項の数 4 (全 39 頁)

(21) 出願番号	特願2001-188538 (P2001-188538)	(73)特許権者	000003078	
(22) 出願日	平成13年6月21日 (2001.6.21)		株式会社東芝	
(62) 分割の表示	特願平9-182481の分割		東京都港区芝浦一丁目	目1番1号
原出願日	平成9年7月8日 (1997.7.8)	(74)代理人	100058479	
(65) 公開番号	特開2001-358316 (P2001-358316A)		弁理士 鈴江 武彦	
(43) 公開日	平成13年12月26日 (2001.12.26)	(74) 代理人	100084618	
審査請求日	平成13年6月21日 (2001.6.21)		弁理士 村松 貞男	
(31) 優先権主張番号	特願平8-179296	(74)代理人	100068814	
(32) 優先日	平成8年7月9日 (1996.7.9)		弁理士 坪井 淳	
(33) 優先権主張国	日本国(JP)	(74)代理人	100092196	
(31) 優先権主張番号	特願平9-20330		弁理士 橋本 良郎	
(32) 優先日	平成9年2月3日 (1997.2.3)	(74) 代理人	100091351	
(33) 優先権主張国	日本国(JP)		弁理士 河野 哲	
		(74)代理人	100088683	
			弁理士 中村 誠	
				最終頁に続く

(54) 【発明の名称】半導体装置の製造方法

- (57)【特許請求の範囲】
- 【請求項1】

ー対の電極間に少なくとも2種以上の金属元素を含有する複合酸化物膜からなる誘電体 膜を用いたキャパシタを形成し、前記キャパシタ上にさらに絶縁性酸化膜と配線層を積層 してなる半導体装置を製造する際、

- 前記キャパシタの形成工程は、
- 第1の電極を形成する第1電極形成工程と、

前記第1の電極上に前記誘電体膜を形成する誘電体膜形成工程と、

前記誘電体膜上に第2の電極を形成する第2電極形成工程と、

前記第1電極形成工程と誘電体膜形成工程との間<u>と前記</u>第2電極形成工程の後のいずれ 10 かで0.5×133.322Pa以上500×133.322Pa以下の減圧下で昇温速

度10 /秒以上の急熱処理を行なう工程と、

を具備することを特徴とする半導体装置の製造方法。

【請求項2】

請求項1記載の半導体装置の製造方法において、

前記減圧下の急熱処理を、0.5×133.322Pa以上500×133.322P a以下の酸素分圧下あるいはオゾン分圧下またはオゾン分圧比1%以上の雰囲気中で行う ことを特徴とする半導体装置の製造方法。

【請求項3】

請求項1または2記載の半導体装置の製造方法において、前記誘電体膜が強誘電体膜で 20

あって、前記キャパシタは、FRAMのメモリセルの電荷蓄積用キャパシタであることを 特徴とする半導体装置の製造方法。

【請求項4】

請求項1または2記載の半導体装置の製造方法において、前記誘電体膜が高誘電率誘電 体膜であって、前記キャパシタは、DRAMのメモリセルの電荷蓄積用キャパシタである ことを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、情報記憶用キャパシタの絶縁膜に複合酸化物膜を用いたメモリセルのアレイを 10 有する半導体装置の製造方法に係り、特にキャパシタ絶縁膜に強誘電体を用いた強誘電体 メモリセルのアレイを有する強誘電体メモリ(FRAM)におけるセルトランジスタ・セ ルキャパシタ間接続配線部、ビット線コンタクト部およびメモリセルの形成方法とその構 造、ならびにキャパシタ絶縁膜に高誘電率誘電体を用いたダイナミック型メモリセルのア レイを有するダイナミック型ランダムアクセスメモリ(DRAM)におけるメモリセルの 形成方法に関するもので、FRAMあるいはDRAMを含む半導体集積回路に適用される ものである。

【0002】

【従来の技術】

近年、情報記憶用キャパシタの電極間絶縁膜としてペロブスカイト構造あるいは層状ペロ 20 ブスカイト構造の物質からなる強誘電体薄膜を用いた不揮発性強誘電体メモリセル(FR AMセル)およびそのアレイを有するFRAMが注目を集めている。

[0003]

強誘電体膜は、電界が印加された時に一旦発生した電気分極が上記電界が印加されなくなっても残留し、上記電界とは反対方向の向きにある程度以上の強さの電界が印加された時 に分極の向きが反転する特性を有している。

【 0 0 0 4 】

この誘電体の分極の向きが反転する分極特性に着目し、メモリセルの情報記憶用のキャパシタの絶縁膜に強誘電体を用いてFRAMセルを実現する技術が開発されている。

【 0 0 0 5 】

この F R A M セルは、 D R A M セルのキャパシタを強誘電体キャパシタに置き換えた構成 になっており、スイッチ用の M O S トランジスタを介して強誘電体キャパシタから分極反 転あるいは非反転の際の電荷を取りだす方式(データ破壊読み出し)を用いており、動作 電源をオフ状態にしてもメモリセルに書かれている記憶データは失われない特徴がある。 【 0 0 0 6 】

FRAMは、大容量メモリの代表であるDRAMと比較すると、不揮発性であるためにデ ータ保持にリフレッシュ動作が不要であって待機時の消費電力が不要であるという特徴を 持つ。また、他の不揮発性メモリであるフラッシュメモリと比較すると、データ書換え回 数が多く、かつデータ書き換え速度が著しく速いという特徴を持つ。また、メモリーカー ド等に使用される電池バックアップが必要なSRAMと比較しても、消費電力が小さく、 セル面積を大幅に小さくできるという特徴を持つ。

【 0 0 0 7 】

上記のような特徴を持つFRAMは、既存のDRAM、フラッシュメモリ、SRAMとの 置き換え、ロジック混載デバイスへの適用等、その期待は大変大きい。また、FRAMは 、バッテリーレスで高速動作が可能であるので、非接触カード(RF-ID:Radio Freq uency-Identification Data)への展開が始まりつつある。なお、FRAMのメモリセル の構造は、DRAMと同じように情報としての電荷容量を蓄積する蓄積容量において常誘 電体膜でなく強誘電体膜を用いる構造と、MOSFETのゲート絶縁膜においてシリコン 酸化膜を強誘電体膜に置き換える構造との2種類に大別される。後者はSi界面に直接形 成できる適当な強誘電体膜が存在しないために実現性に乏しく、現在までは提案が行なわ 30

れているのみであることから、通常はFRAMというと前者の構造を指す。 【0008】

また、 F R A M セルには、 図 2 2 に示すように、 1 つのトランジスタと 1 つの強誘電体キャパシタにより構成される 1 トランジスタ・1 キャパシタ(1 T / 1 C と略す)型のものと、 図 2 4 に示すように、 2 つのトランジスタと 2 つの強誘電体キャパシタにより構成される 2 トランジスタ・2 キャパシタ(2 T / 2 C と略す)型のものがある。

【 0 0 0 9 】

1 T / 1 C 構造は、D R A M と同等の高集積化が可能という長所を持つが、各メモリセル の強誘電体特性のばらつきおよび劣化のばらつきを抑えなければならず、歩留りおよび素 子信頼性を上げることが難しいという短所を持つ。

【 0 0 1 0 】

10

2 T / 2 C 構造は、1 T / 1 C 構造の2 倍の面積を必要とする欠点があるが、特性マージ ンを大きくとれるので、歩留りおよび素子信頼性を向上させることが容易である。 【0011】

いずれの構造においても、下地絶縁膜上に電極 / 強誘電体 / 電極のスタック構造を形成し、その上層の酸化膜に開けたコンタクトホールを介してAlまたはCu配線を施し、パッシベーション膜で保護する。

【0012】

ところで、前記したようにFRAMセルは高速・低消費電力動作が可能であり、高集積化の実現が期待されており、メモリセル面積の縮小や強誘電体の劣化の少ない製造プロセス 20の検討が必要となっている。また、既存のFRAMデバイスを他のデバイスと混載する場合や高集積化に不可欠となる多層配線技術は未だ確立していない状況である。

[0013]

FRAMデバイスを搭載した半導体集積回路の多層配線化が難しい原因は、強誘電体材料 が還元雰囲気(特に水素雰囲気)に大変弱いことにある。既存のLSI工程では、水素が 混入するプロセスが殆んどであり、FRAMの製造上大きな問題となる。

水素が混入する工程の一例として、多層配線構造におけるビアホールを埋める工程が挙げ られる。特に、アスペクト比が大きなビアホールを埋める方法としては、CVD法による W埋め込みが主に用いられるが、このWを埋め込む工程では水素基が多く発生するので、 強誘電体に大きなダメージを与える。

30

50

【0015】

以下、上記の問題について具体的に詳細に説明する。

【0016】

従来、強誘電体メモリセルの構造として、(1)ビット線の下層に強誘電体キャパシタを 配置したビット線後作り構造、(2)強誘電体キャパシタの下層にビット線を配置したビ ット線先作り構造がある。

[0017]

前記ビット線後作り構造の強誘電体メモリセルを製造する場合には、パストランジスタ(スイッチ用のMOSトランジスタ)の上層に強誘電体キャパシタを配置し、その下部電極 40 とパストランジスタとをポリシリコンプラグで接続した後、強誘電体キャパシタ上にビッ ト線を形成する。

[0018]

前記強誘電体キャパシタを形成する際、ポリシリコンプラグ上に通常は P t (プラチナ)を用いて強誘電体キャパシタの下部電極を形成した後に強誘電体薄膜を成膜するが、上 記強誘電体薄膜を成膜して結晶化を行う際、高温の酸素アニールが必要となる。

【0019】

ここで、強誘電体材料として P Z T (チタン酸ジルコン酸鉛)を使用する場合、酸化が不 十分な場合に P Z T 中の P b が拡散することに起因する欠陥の発生によってキャパシタ特 性の劣化が起きる。これを避けるために十分な酸化を行うために必要な酸素アニール温度 は通常は600 ~700 である。

【 0 0 2 0 】

また、強誘電体材料としてSBT(ストロンチウム・ビスマス・タンタレイト)等のビス マス層状化合物を使用する場合には、必要な酸素アニール温度は通常は~800 の高温 である。

【0021】

しかし、上記したような高温の酸素アニール時に、前記 P t を用いた下部電極がポリシリ コンプラグと反応してシリサイド化する、あるいは、ポリシリコンプラグが酸化するとい った問題が生じる。

[0022]

10

20

一方、前記ビット線先作り構造の強誘電体メモリセルを製造する場合には、パストランジスタの上層にビット線を形成し、ビット線の上層に強誘電体キャパシタを形成する。
【0023】

この際、強誘電体キャパシタの下部電極(例えばPt)とパストランジスタとをポリシリコンプラグで接続する場合には前記したビット線後作り構造と同様の問題が生じる。

【0024】

これに対して、強誘電体キャパシタの上部電極とパストランジスタを埋め込み配線からな る局所電極配線で直接に接続する上部電極接続構造が提案されている。この構造は、強誘 電体キャパシタのパターンレイアウトの自由度が比較的高いという特長があり、強誘電体 キャパシタをパストランジスタ領域上および素子分離領域上の両方に配置することにより 細密構造を実現することが可能である。

【0025】

上記ビット線先作り・上部電極接続構造を実現する際、強誘電体キャパシタの下部電極(プレート電極)から上部電極までを形成した後、キャパシタ保護膜を堆積する。この後、 上部電極とパストランジスタとを直接に接続するための局所電極配線を形成するために、 キャパシタ保護膜に上部電極とのコンタクト部およびパストランジスタの活性層とのコン タクト部を開口し、配線膜を堆積した後にパターニングする。

[0026]

上記ビット線先作り・上部電極接続構造を実現する場合には、前記したように強誘電体キャパシタの下部電極(例えば Pt)とパストランジスタとをポリシリコンプラグで接続す る場合に下部電極がポリシリコンプラグと反応してシリサイド化するといった問題は生じ ない。

a v 1 o

しかし、微細化に伴うアスペクト比やステップカバレージの点で、前記したように上部電 極とパストランジスタとを直接に接続するための局所電極配線を形成することは困難にな る。

【0028】

また、強誘電体材料として PZTやBSTを用いた場合、強誘電体薄膜成膜後における電 極配線形成の際に行う諸々のCVD(化学気相成長)工程での還元性雰囲気が問題となり 、強誘電体材料が還元反応によって特性劣化を生じるという問題がある。

【 0 0 2 9 】

つまり、上部電極とパストランジスタとを接続するための局所電極配線を形成する際に、 DRAMで用いられているようなメタルCVD装置を用いた強い還元性雰囲気(水素系の ガス)中でのW(タングステン)成膜によるWプラグの埋め込みを行おうとすると、強誘 電体キャパシタの特性(残留分極量等の電気的特性)の劣化を引き起こすので、使用でき ない。

【 0 0 3 0 】

これに対して、上部電極とパストランジスタとを接続するための局所電極配線を形成する 際に、MO(Metal Organic)CVDを用いてアルミ配線膜の成膜を行うとしても、還元 性雰囲気が皆無とはいえない(ソース物質を含め水素基成分を完全には除去できない)の

30

で、やはり強誘電体キャパシタの特性劣化を引き起こす。

【 0 0 3 1 】

さらに、前記強誘電体材料として PZTやBSTを用いた場合、強誘電体キャパシタの電 極材料として Pt、Ir、Ir酸化物(IrO2)、Ru、Ru酸化物(RuO2)、 LSCO、SROなどの貴金属あるいは導電性酸化物が用いられる。

【0032】

しかし、これらの材料を、RIE(反応性イオンエッチング)、イオンミリング、ECR 等によって0.5µm程度のサブミクロンレベルで微細加工することはかなり難しく、特 にPtは非常に難しく、強誘電体キャパシタの微細化が容易ではない。然るに、高集積の 強誘電体メモリの設計に際して、強誘電体メモリセルの微細化は不可欠であり、メモリセ ルの微細化のためには強誘電体キャパシタの上部電極の微細化が重要課題である。

【0033】

一方、メモリの集積度は年々向上しているが、寸法は小さくなっても電荷を蓄積する誘電 体キャパシタの電気容量は約30fF以上に保たなければならない。そのためには、キャ パシタの有効面積を大きくするか、誘電体膜の厚さを薄くするか、誘電体材料の誘電率を 大きくするかしなければならない。これまでのDRAM技術では、主に前二者の改良によ り、キャパシタの立体化と薄膜化が検討されてきた。しかし、従来からのSiO2 系の 誘電体膜では、その立体化と薄膜化が限界に達しつつあり、比誘電率の大きな誘電体の薄 膜を堆積させる技術が必要になってきた。

【0034】

ところで、前記したようなFRAMに使われようとしている電極/強誘電体/電極のスタック構造あるいはDRAMに使われようとしている電極/高誘電率誘電体/電極のスタック構造のキャパシタを製造する際、電極材料としては、前記したようにPt、Ir、Ru、IrO2、RuO2、LSCO、SROなどの貴金属あるいは導電性酸化物が用いられる。

[0035]

[0036]

FRAMセルキャパシタの強誘電体としては、前記したようにPZT(Pb (Zr,T i)O₃)、SBT(SrBi₂ Ta₂ O₉)、BIT(Bi₄ Ti₃ O₁₂)等 のペロブスカイト構造を含む酸化物あるいはそれらの一部を置換元素に置換した酸化物が 用いられる。DRAMセルキャパシタの高誘電率誘電体としてはBST((Ba,Sr) TiO₃)等が用いられる。

30

10

20

これらの強誘電体あるいは高誘電率誘電体の成膜方法としては、スパッタ、レーザアブレ ーション、CVD(Chemical Vapor Deposition)、MOD(Metallo-Organic Decomposi tion)またはゾルゲル(Sol-gel)法などのスピンコート、さらには、霧状のMOD原料 をキャリアガスによってウエハ上へ導き堆積させるLSMCD(Liquid Source Misted C hemical Deposition)法などが知られている。

【0037】

スパッタ法は、膜形成技術として量産性に優れ、また、誘電体を挟む2つの電極(金属あ るいは導電性酸化物)が同じスパッタ技術で形成されることからスループットの点で有利 40 な技術である。

【 0 0 3 8 】

しかし、スパッタやレーザアブレーションは、N₂、Ar、Ar/O₂等の雰囲気ガス 中で成膜を行なう技術であるので、ガス成分が膜中に取り込まれて形成されることは避け られず、複合酸化物膜(少なくとも2種以上の金属元素を含有する酸化物膜)中に残存ガ スのもたらす空隙が生じ、高密度の酸化物膜が形成できないという問題がある。 【0039】

実際に、デポジション直後の膜からはAr等のスパッタガスが検出される。これは、ター ゲット近傍にあるガス分子が、プラズマの高エネルギーによって導かれて膜中に入射する ものであって、拡散のような機構ではないので、低圧スパッタほど高いエネルギーが保存

されて膜中に打ち込まれやすい。堆積直後の膜はアモルファスや低密度の結晶膜であるの で、この残存ガスは分散していて目立たないが、膜に結晶化の熱処理が施されると、残存 ガスは結晶の粒界や界面に取り残されてはっきりとした空隙になる。

【0040】

また、この熱処理が短時間であると、粒界や界面のみならず、粒内でも大きな空隙が生じる。CVDあるいはLSMCDによる成膜においても、原料をチャンバーへ導入するためのキャリアガスを用いるため、膜中にキャリアガスの取り込みが起こり、スパッタの場合と同様、結果的に複合酸化物膜中に残存ガスのもたらす空隙が生じる。

【0041】

このような空隙は、成膜に引き続いてアニール処理により膜の結晶化や高密度化を行なう 10 際にその大きさが決まるが、アニールが昇温速度の速い急熱処理である場合に特に顕著で ある。即ち、複合酸化物膜の結晶化アニールでは、拡散や蒸発を最低限に抑えるために急 熱処理が必須であるが、上記の問題点のために高密度の膜が形成できないという問題があ る。

[0042]

然るに、膜密度が低い強誘電体膜では、分極量が低下して動作マージンがとれないばかり か、低電圧側で駆動できず、また、薄膜化する場合に短絡し易くなる。さらに、後工程で の雰囲気で特性変化が大きくなる問題点も生じる。同様の理由で、電極膜にも空隙が生じ て低密度化すると、膜抵抗が高くなり、動作速度が遅くなるという問題点も生じる。

【0043】

【発明が解決しようとする課題】

上記したように従来の強誘電体メモリは、強誘電体キャパシタの特性劣化を防止し、かつ 、プロセスをインテグレーションすることが困難であった。

[0044]

本発明は上記の問題点を解決すべくなされたもので、強誘電体メモリセルを製造する際に 、強誘電体キャパシタの特性劣化を防止し、かつ、プロセスインテグレーションを可能と する半導体装置の製造方法を提供することを目的とする。

【0045】

[0046]

また、本発明の別の目的は、情報記憶用キャパシタの絶縁膜に強誘電体を用いたFRAM セルあるいは高誘電率誘電体を用いたDRAMセルを製造する際に、緻密で信頼性が高い 3 強誘電体膜や高誘電率誘電体膜を形成し得る半導体装置の製造方法を提供する。

30

20

【課題を解決するための手段】

本発明に係る半導体装置の製造方法は、一対の電極間に少なくとも2種以上の金属元素 を含有する複合酸化物膜からなる誘電体膜を用いたキャパシタを形成し、前記キャパシタ 上にさらに絶縁性酸化膜と配線層を積層してなる半導体装置を製造する際、前記キャパシ タの形成工程は、第1の電極を形成する第1電極形成工程と、前記第1の電極上に前記誘 電体膜を形成する誘電体膜形成工程と、前記誘電体膜上に第2の電極を形成する第2電極 形成工程と、前記第1電極形成工程と誘電体膜形成工程との間<u>と前記</u>第2電極形成工程の 後のいずれかで0.5×133.322Pa以上500×133.322Pa以下の減圧 下で昇温速度10 /秒以上の急熱処理を行なう工程とを具備することを特徴とする。

40

50

【0047】

【発明の実施の形態】

以下、図面を参照して本発明の実施の形態を示す。

[0048]

まず、ここで、本発明を適用しようとする半導体装置の一例に係るFRAMについて簡単 に説明しておく。

【0049】

図22は、1トランジスタ・1キャパシタ型の強誘電体メモリセルの等価回路を示している。図22において、Cは強誘電体キャパシタ、Qは電荷転送用のMOSトランジスタ、

WLは上記MOSトランジスタのゲートに接続されているワード線、BLは上記MOSト ランジスタの一端に接続されているビット線、PLは上記キャパシタの一端(プレート) に接続されているプレート線、VPLはプレート線電圧である。 図23は、例えばビット線折り返し構成の強誘電体メモリセルアレイを有する強誘電体メ モリの一部の等価回路を示している。 [0051]図23において、MCはそれぞれ電極間絶縁膜に強誘電体を用いた情報記憶用の強誘電体 キャパシタCと電荷転送用のMOSトランジスタ(パストランジスタ)Oとが直列に接続 されてなる単位セルであり、この単位セルMCは行列状に配列されてメモリセルアレイ 9 10 0を構成している。 [0052]WLi(i=1、2、3…)は、セルアレイ90における同一行の単位セルのトランジス タQのゲートに共通に接続された複数本のワード線である。 [0053]PL i (i = 1、2、3…)は、セルアレイ90における同一行の単位セルのキャパシタ Cのプレートに共通に接続された複数本のプレート線である。 [0054]BLi(i=1、2、3、4…)は、セルアレイ90における同一列の単位セルのトラン ジスタの一端に共通に接続されたビット線である。 20 [0055]ワード線選択回路81は、アドレス信号に基づいて前記複数本のワード線WLiのうちの 一部を選択してワード線電圧を供給するものである。 [0056]キャパシタプレート線選択回路82は、前記アドレス信号に基づいて前記複数本のプレー ト線PLiのうちの一部を選択し、このプレート線PLiの電圧を制御するものである。 [0057]一方、図22のメモリセルを2個用いた2トランジスタ・2キャパシタ型の強誘電体メモ リセルは、図24あるいは図25に示すように、第1のトランジスタQ1および第2のト ランジスタQ2と、前記第1のトランジスタQ1および第2のトランジスタQ2にそれぞ 30 れ対応して直列に接続された第1のキャパシタC1および第2のキャパシタC2とからな る。 [0058] そして、前記第1のトランジスタQ1および第2のトランジスタQ2の各一端(ドレイン)に対応して第1のビット線BL1および第2のビット線/BL1が接続されており、各 ゲートに共通にワード線WLが接続されており、前記第1のキャパシタC1および第2の キャパシタC2の各プレートに共通にプレート線PLが接続されている。 [0059]前記ワード線WLおよびプレート線PLは平行に設けられており、ワード線用のロウデコ ーダ(図示せず)により選択されたワード線WLにワード線信号が供給され、プレート線 40 用のロウデコーダ(図示せず)により選択されたプレート線PLにプレート線電圧VPLが 供給される。 [0060]また、上記2本のビット線BL1、/BL1には、ビット線電位センス増幅用のセンスア ンプ(図示せず)、書き込み回路(図示せず)およびプリチャージ回路(図示せず)が接 続されている。 [0061]次に、前記2トランジスタ・2キャパシタ構成の強誘電体メモリセルのデータ書き込み動 作の原理およびデータ読み出し動作の原理について、図24乃至図26を参照しながら説

(7)

明する。

【 0 0 6 2 】

図24(a)乃至(c)は書き込み動作時における強誘電体キャパシタの印加電界、電気 分極の状態を示しており、図25(a)乃至(c)は読み出し動作時における強誘電体キ ャパシタの印加電界、電気分極の状態を示している。

【0063】

また、図26はデータの書き込み動作時および読み出し動作時におけるプレート線の印加 電位を示している。上記強誘電体メモリセルに対するデータの書き込み、読み出しに際し て、選択されたメモリセルのプレート線PLの電位を例えば0V 5V 0Vと変化させ ることにより、誘電分極の向きを制御する。

[0064]

10

(A) データの書き込み動作に際しては、初期状態では、プレート線 P L を接地電位 V ss (0 V) に設定し、2本のビット線 B L 1、 / B L 1をそれぞれ0 V にプリチャージして おく。

【 0 0 6 5 】

まず、図24(a)に示すように2本のビット線BL1、/BL1のうちの一方(例えば 第2のビット線/BL1)を例えば5Vに設定し、ワード線WLに5Vを印加して2個の トランジスタQ1、Q2をオン状態にすると、第2のキャパシタC2の両端間に電位差が 生じて例えば図中下向きの分極が発生するが、第1のキャパシタC1の分極は発生しない

[0066]

次に、図24(b)に示すように、プレート線PLを5Vに設定にすると、第1のキャパ シタC1の両端間に電位差が生じ、図中上向きの分極が発生するが、第2のキャパシタC 2の分極は反転しない。これにより、2個のキャパシタC1、C2に図示したように互い に逆向きの分極が発生した状態になり、この状態はデータ"1"または"0"の書き込み 状態に対応する。

[0067]

次に、図24(c)に示すように、プレート線PLを0Vに設定し、ワード線WLを0V にして2個のトランジスタQ1、Q2をオフ状態にする。

【0068】

(B)データの読み出し動作に際しては、初期状態では、プレート線PLを0Vに設定し 30 、2本のビット線BL1、/BL1をそれぞれ0Vにプリチャージしておく。ここで、2 個のキャパシタC1、C2には例えば図25(a)に示すように互いに逆向きの分極が発 生した状態のデータが書き込まれている場合を想定する。

【0069】

まず、図25(b)に示すように、プレート線PLを5Vに設定し、ワード線WLに例え ば5Vを印加して2個のトランジスタQ1、Q2をオン状態にすると、第2のキャパシタ C2の両端間に電位差が生じてその分極の向きが反転するが、第1のキャパシタC1の分 極の向きは反転しない。この2個のキャパシタC1、C2からの読み出し電位はセンスア ンプによりセンス増幅され、このセンスアンプの出力により2本のビット線BL1、/B L1は対応して0V、5Vに設定され、上記センスアンプの出力に基づいて読み出しデー タの"1"、"0"を判別する。

【0070】

続いて、図25(c)に示すように、プレート線PLを0Vに設定すると、第2のキャパ シタC2の両端間に電位差が生じてその分極の向きが反転し、第1のキャパシタC1の分 極の向きは、反転せず初期状態に戻る。

【0071】

次に、本発明を前記したようなFRAMに適用した実施例を詳細に説明する。図1乃至図 3は、本発明の第1の実施の形態に係る強誘電体メモリセルを採用した大容量の強誘電体 メモリについてセルアレイの製造工程順におけるセルアレイの一部の平面パターンの一例 を概略的に示している。

 $\begin{bmatrix} 0 & 0 & 7 & 2 \end{bmatrix}$

図 4 乃至図 7 は、前記セルアレイの製造工程順における断面構造の一部を概略的に示して おり、具体的には、図 3 中の A - A 線に沿う S D G 領域およびセルキャパシタを含む断面 構造を示している。

(9)

【 0 0 7 3 】

まず、セルアレイの構造について説明する。図7に示す構造においては、前述した従来例 のビット線先作り・上部電極接続構造と比べて、パストランジスタと強誘電体キャパシタ の上部電極19との接続構造および上部電極19の構造が異なる。

【0074】

なお、ここでは、電荷転送用の1個のMOSトランジスタ(パストランジスタ)と情報記 10 憶用の1個の強誘電体キャパシタとが直列接続された構成を単位セルとし、単位セルが行 列状に配列されてメモリセルアレイを構成してなる1トランジスタ・1キャパシタ型の強 誘電体メモリセルを備えたFRAMを例にとり説明する。また、説明の簡単化のため、各 ワード線をWL、各ビット線をBL、各プレート線をPLで表示する。

【0075】

図7において、1は第1導電型(例えばp型)の半導体基板(例えばシリコン基板)であ り、その表層部には、図1に示すように複数個の素子領域(活性化領域)SDGがそれぞ れワード線WL形成方向に直交する方向(ビット線BL形成方向に平行な方向)にほぼ直 線状に形成されるとともに平面的にみて行列状の配置で形成されており、各素子領域SD G間には素子間分離領域用の酸化膜2が形成されている。

[0076]

ここで、各列の素子領域SDGは、1列毎に素子領域SDGの1つ分の長さ (1ピッチ)ずつ位置が偏移しており、各素子領域SDGは全体として市松状の配置(正格子に対し てジグザグ状の配置)で形成されている。

【0077】

上記各素子領域SDGは、中央部から一端側の領域に第1のMOSトランジスタを構成す る第1のドレイン・チャネル・ソース領域が直線状に形成されており、上記中央部から他 端側の領域に第2のMOSトランジスタを構成する第2のドレイン・チャネル・ソース領 域が直線状に形成されており、上記中央部は上記第1、第2のMOSトランジスタに共通 のドレイン領域Dとなっている。

【0078】

上記MOSトランジスタのチャネル領域上にゲート酸化膜3を介してゲート電極部Gが形成され、同一行の複数個のMOSトランジスタのゲート電極部Gは連続的に連なってワード線WLとして形成され、ワード線WL群は互いに平行に形成されている。

【0079】

この場合、各ワード線WL(ゲート電極部G)は、例えばPドープ・ポリシリコン4およびWSi(タングステンシリサイド)5の2層構造になっており、表面絶縁膜6および側 壁絶縁膜7により保護されている。

[0080]

さらに、上記表面絶縁膜6、側壁絶縁膜7上に層間絶縁膜9および表面平坦化用の層間絶 40 縁膜10が形成されており、この層間絶縁膜10上にワード線WL群の形成方向とそれぞ れ直交する方向にビット線BL群が形成されている。

【0081】

この場合、層間絶縁膜10には、素子領域SDGの各中央部の第2導電型(本例ではn型)の不純物拡散領域(ドレイン領域)D上に対応してコンタクトホールが開口されており、前記層間絶縁膜10上で上記コンタクトホールから少しずれた位置にバリアメタル膜1 1および導電膜12からなるビット線BLが形成されており、各ビット線BLは上記コン タクトホール内でそれぞれ同一列の複数個の素子領域SDGの各ドレイン領域Dにコンタ クトしている。

【0082】

20

なお、図4~図7では、ビット線BLは上記コンタクトホール内のみ実線で示され、図示 される断面の後方に位置している層間絶縁膜10上については点線にて示されている。 【0083】

さらに、前記ビット線BL群上には表面平坦化用の層間絶縁膜13およびキャップ用絶縁 膜16が形成されており、キャップ用絶縁膜16上には単位セル毎にスタック構造の強誘 電体キャパシタ(下部電極17、強誘電体絶縁膜18、上部電極19)が形成され、さら に、キャパシタ保護用の絶縁膜20およびパッシベーション膜23が形成されている。 【0084】

この場合、同一行の複数個の強誘電体キャパシタの各下部電極17は、対応するMOSト ランジスタを含むSDG領域の中央部あるいは隣接する素子間分離酸化膜2の上方を覆う ように、かつ、前記ワード線WL群の形成方向と平行な方向に(つまり、ビット線BLに 直交する方向に)連続的に形成され、キャパシタプレート線PLとなっている。 【0085】

また、単位セル毎の強誘電体キャパシタの上部電極19は、対応する下部電極17領域上 に強誘電体絶縁膜18を介して例えば方形状に形成されている。

[0086]

そして、強誘電体キャパシタの上部電極19は、対応するMOSトランジスタの一端部の 第2導電型(本例ではn型)の不純物拡散領域(ソース領域)Sに局所接続用の電極配線 22を介して接続されている。

[0087]

この場合、前記表面平坦化用の層間絶縁膜13、表面平坦化用の層間絶縁膜10および層 間絶縁膜9等には、素子領域SDGの両端部のソース領域S上に対応してコンタクトホー ルが開口されており、このコンタクトホール内に導電性のプラグ(キャパシタコンタクト プラグ)15が埋め込まれている。そして、前記キャップ用絶縁膜16には、前記キャパ シタコンタクトプラグ15上に対応してコンタクトホールが開口されており、このコンタ クトホール内部および前記キャパシタ保護膜用の絶縁膜20上および前記上部電極19上 に局所接続用の電極配線22として例えばアルミ系配線が形成されている。

【 0 0 8 8 】

なお、本例においては、キャパシタコンタクトプラグ15および電極配線22についても 、前記ビット線BLと同様にそれぞれその下地側にバリアメタル膜14、21を有する構 30 造となっている。

【0089】

このとき、本例では、前記キャパシタコンタクトプラグ15および前記電極配線22はそれぞれの材料が異なる。具体的には、前記キャパシタコンタクトプラグ15の材料は、高融点金属が望ましく、前記電極配線22の材料はアルミニウム系配線材料あるいは銅系配線材料あるいは導電性ポリシリコン系配線材料が望ましい。

【 0 0 9 0 】

そして、前記電極配線22の下端面は、前記キャパシタコンタクトプラグ15の上端面よ りも面積が大きく、前記キャパシタコンタクトプラグ15の上端面およびその周辺の層間 絶縁膜(本例では層間絶縁膜13)にコンタクトしている。これにより、電極配線22と キャパシタコンタクトプラグ15とのコンタクト抵抗の低下と、前記キャパシタコンタク トプラグ15上に対応してコンタクトホールを開口する時のマスク位置合わせのマージン の確保を図ることが可能になる。次に、前記セルアレイの製造方法について、図1乃至図 3に示した平面パターンおよび図4乃至図7に示した断面図を参照しながら工程順に説明 する。

【0091】

まず、図1および図4に示すように、通常のCMOS型DRAMセルの形成工程と同様な 工程により、シリコン基板1上にセルのMOSトランジスタのアレイを形成する。 【0092】

ここで、2は基板表層部に選択的に形成された素子分離領域をなす酸化膜、D、Sは基板 50

10

20

表層部の素子形成領域に選択的に形成された基板とは逆導電型の不純物拡散層からなるド レイン・ソース領域、3は基板表面に形成されたMOSトランジスタ用のゲート酸化膜、 Gはゲート酸化膜3上に形成されたMOSトランジスタ用のゲート電極部(ワード線WL の一部)である。

[0093]

次に、ゲート電極部G上を含む基板上に層間絶縁膜10を形成し、層間絶縁膜10のドレ イン領域D上に対応する部分にコンタクトホールを形成する。さらに、上記コンタクトホ ールの内部および層間絶縁膜10上にバリアメタル膜11および導電膜12を順次形成し 、層間絶縁膜10上の導電膜12およびバリアメタル膜11をパターニングしてビット線 BLを形成する。

[0094]

次に、ビット線上を含む基板上に平坦化用の層間絶縁膜(例えばBPSG膜)13を80 0 n m 程度堆積した後、化学機械的研磨(Chemical Mechanical Polishing; C M P)に より200nm程度研磨して平坦化する。

[0095]

次に、図5に示すように、リソグラフィエ程とエッチング工程により、層間絶縁膜13お よび層間絶縁膜10の前記ソース領域S上に対応する部分に例えば0.8×0.8μm の開口面積のキャパシタプラグ用のコンタクトホールを選択的に形成する。この場合、層 間絶縁膜13および層間絶縁膜10のトータル絶縁膜厚は1500nm、開口部のアスペ クト比は1.9である。

[0096]

さらに、前記コンタクトホールの内面にバリアメタル膜(例えばTiN膜)14を20n m堆積させた後、例えばメタルCVD装置によりタングステンを前記トータル絶縁膜厚以 上の1700nm程度堆積して前記コンタクトホールの内部に全面的に埋め込む。

[0097]

この後、平坦化用の層間絶縁膜13上のタングステン膜およびバリアメタル膜をエッチバ ックにより除去することにより、図1中に示すようにキャパシタコンタクトプラグ15が 得られる。

[0098]

なお、前記キャパシタコンタクトプラグ15を埋め込む際、コンタクトホール内壁にバリ 30 アメタル膜14を形成しているので、コンタクトプラグ15からソース領域S用の不純物 拡散層への拡散を防止することが可能である。

[0099]

さらに、図5に示すように、СМРにより層間絶縁膜13の表面を十分に平坦化した後、 キャップ用絶縁膜16を150nm堆積する。

[0100]

次に、図2および図6に示すように、前記キャップ用絶縁膜16上に、キャパシタ下部電 極17(キャパシタプレート線PL)用の導電膜、キャパシタ絶縁膜用の強誘電体膜18 を順次形成し、さらに、キャパシタ上部電極19を形成し、強誘電体膜18および下部電 極17用の導電膜のパターニングを行って強誘電体キャパシタを形成した後、キャパシタ 保護用絶縁膜20を形成する。

40

この際、前記強誘電体膜18としてPZT(PbZr_x Ti_{1-x} O₃)、PLZT ((Pb,La)(Zr,Ti)O₃)の他、SBT(SrBi₂ Ta₂ O₉)等を用いることがで きる。また、キャパシタ下部電極17やキャパシタ上部電極19としてPt等(Ptある いはIrあるいはIrOx、IrO,、RuO,、あるいはそれらを組み合わせたもの)を用いることができる。

[0102]

次に、前記キャパシタ保護用絶縁膜20およびキャップ用絶縁膜16のキャパシタコンタ クトプラグ15上に対応する部分を開口するとともに、キャパシタ保護用絶縁膜20のキ

10

10

40

ャパシタ上部電極19上に対応する部分を開口する。この場合、キャパシタコンタクトプ ラグ15の上端面積より大きい開口部(図2中、16a)と、キャパシタ上部電極19の 面積より小さい開口部(図2中、19a)を形成する。

【0103】

そして、図3および図7に示すように、キャパシタコンタクトプラグ15とキャパシタ上 部電極19とを接続するための電極配線材料として、例えばバリアメタル膜用のTiN膜 21およびSi・Cu(シリコン・銅)成分を含むA1(アルミ)配線のような導電膜を 、キャパシタ保護用絶縁膜20を覆うように例えば高周波スパッタ法、メタルCVD法あ るいはMOCVD法により順に堆積し、それをパターニングして電極配線22を形成し、 その上にパッシベーション膜23を堆積する。

【0104】

なお、前記強誘電体膜18の形成に際して、強誘電体材料の堆積後、強誘電体材料を結晶 化し、強誘電体特性を高めるために、通常は750 程度の高温酸素雰囲気で10秒間程 度、高速熱処理する。

【0105】

また、強誘電体材料の堆積後の工程でキャパシタパターニングを行う時に生じる強誘電体 特性の低下を回復させるために、600 の高温酸素雰囲気で30分程度のアニールを行 う。

[0106]

なお、これらの高温酸素雰囲気での処理に際して、前記キャップ用絶縁膜16は、強誘電 20 体膜18を形成する際の強誘電体物質の熱的処理工程が終了するまでは電極配線形成用の コンタクトホールが開口されていないので、前記キャパシタコンタクトプラグ材の酸化を 防止する働きを有する。

【0107】

ただし、キャップ用絶縁膜16でキャパシタコンタクトプラグ15を覆っていても、高温 酸素雰囲気でのアニールなどによりキャパシタコンタクトプラグ材の表面の軽度の部分的 酸化は避けられない。

【0108】

そこで、好ましくは、前記キャパシタコンタクトプラグ15上に電極配線材料を堆積する 際、その前にキャパシタコンタクトプラグ15の表面酸化膜をエッチングする工程を付加 30 することにより、キャパシタコンタクトプラグ15と電極配線材料との安定な接続が可能 になる。この際のエッチングは、通常のメタルスパッターの電極を入れ替えて逆スパッタ ーにすることで可能である。

【0109】

また、一般にMOSFET活性層とコンタクトプラグとのコンタクト抵抗を下げるために 行う水素、窒素の混合ガスを用いた450 のシンター工程は、従来の工程例では強誘電 体キャパシタの特性を劣化させる理由から使用することは不可能であった。これに対して 、上記実施例の製造方法によれば、強誘電体キャパシタの形成よりも前にキャパシタコン タクトプラグ15を作り込むことにより、強誘電体キャパシタの形成前に通常のMOS型 LSIと同一のシンター工程を採用することができ、具体的には、水素もしくは窒素また はこれらの混合ガスを用いた400~500 程度のシンタリングを行うことが可能とな る。これにより、MOSFETのゲート閾値Vth、基板電位等諸々のデバイスパラメー ターを共通に制御できる利点が生ずる。

[0 1 1 0 **]**

また、上記実施例の製造方法において、キャパシタコンタクトプラグ15の材料として、 電極配線と同じ材料は用いず、耐酸化性、耐熱性、低コンタクト抵抗性を有し、高アスペ クト比のコンタクトホールへの埋め込みが可能な材料の使用が望ましく、例えばタングス テン、モリブデン、チタン、パラジウム等の高融点金属の使用が望ましい。 【0111】

これは、前記キャパシタコンタクトプラグ15としてポリシリコン材やアルミ系材などの 50

酸化されやすい材料を使用した場合には、キャパシタコンタクトプラグ15を埋め込み形 成した後で強誘電体キャパシタを作り込む際に、酸素雰囲気での高温熱処理がキャパシタ コンタクトプラグ15にも施され、キャパシタコンタクトプラグ15が酸化されてその寄 生抵抗が増加するという問題が生じるからである。

[0112]

なお、本例ではA1SiCu電極配線材料とタングステンコンタクトプラグ材とのインタ ーレーヤーとしてTiNを用いたが、Ti/TiNの積層膜を用いてもよい。また、電極 配線材料としては、A1SiCu配線に限らず、アルミ系、銅系の配線材料や導電性ポリ シリコン系配線材料を用いることが可能である。

[0113]

10

また、上記実施例の製造方法においては、キャパシタ用のコンタクトプラグと電極配線材 料との接触抵抗を少なくするために、それらのコンタクト面で電極配線がキャパシタ用の コンタクトプラグの上端面の面積より大きい配線面積を持つ接続構造を採用している。 [0114]

即ち、本例では、キャパシタ用のコンタクトプラグ上の電極配線(A1SiCu/TiN)は、コンタクトプラグ(W)の上端面と周辺絶縁膜(本例では層間絶縁膜13)の両方 に接触する構造を採用している。

[0115]

なお、電荷転送用のパストランジスタとしては、ゲート絶縁膜が酸化物からなるMOSト ランジスタに限定されず、ゲート絶縁膜が窒化物や、窒酸化物、あるいは酸化物と窒化物 20 との積層構造等からなるMISトランジスタを形成することもできる。

[0116]

次に、前記したようなPΖΤ材料またはSBT材料を用いた強誘電体キャパシタの上部電 極材料としてPtまたはその他の電極材料(Ir、Ir酸化物、Ru酸化物等)を使用し 、強誘電体キャパシタの上部電極を0.1ミクロンレベルまで微細に形成する方法につい て、図8(a)乃至(f)を参照しながら説明する。なお、この工程は、強誘電体キャパ シタ用電極以外の形成に際しても適用可能である。

[0117]

まず、図8(a)に示すように、前記キャップ用絶縁膜16上に強誘電体キャパシタの下 部電極膜17a、強誘電体薄膜18aを順次堆積する。この場合、下部電極膜17aとし てPtを175nm、強誘電体薄膜18aとしてPZT膜を300nm形成する。

30

40

50

次に、図8(b)に示すように、強誘電体薄膜18a上に300nmのTEOS(テトラ エトキシシラン)酸化膜20aを堆積する。

[0119]

[0118]

次に、図8(こ)に示すように、PEP(写真蝕刻工程)を用いてTEOS酸化膜20a に所望の上部電極面積に対応する開口部を選択的に形成する。

[0120]

次に、図8(d)に示すように、上部電極形成用のPt膜19aをTEOS酸化膜20a の膜厚以上に堆積する。

[0121**]**

次に、図8(e)に示すように、エッチバックあるいはCMPによりTEOS酸化膜20 a上のPt膜19aを除去する。そして、通常のフォト・リソグラフィ技術を使用し、帯 状のレジストパターンを形成し、このレジストパターンをマスクとする異方性エッチング により、前記TEOS酸化膜20 a/強誘電体薄膜18 a/下部電極膜17 aを順次パタ ーニングする。

 $\begin{bmatrix} 0 & 1 & 2 & 2 \end{bmatrix}$

これにより、所望の帯状の強誘電体薄膜18および下部電極17を得る。この際、同一マ スクパターンを用いてTEOS酸化膜20a、強誘電体薄膜18aおよび下部電極膜17 aを順次エッチング加工することにより、セルフアラインによりTEOS酸化膜20 a と 強誘電体薄膜18と下部電極膜17とはほぼ同じ平面形状に形成される。

[0123]

次に、図 8 (f) に示すように、上記強誘電体薄膜 1 8 、下部電極 1 7 のパターンエッジ における異方性エッチングによる加工ダメージを緩和するとともに、強誘電体薄膜18の 電気的絶縁耐圧の低下などを抑制するために、TEOS酸化膜20a、上部電極19、強 誘電体薄膜18、下部電極17の表面を覆うようにキャパシタ保護用絶縁膜20を形成す る。上記キャパシタ保護用絶縁膜20としては、例えばプラズマCVD法によるTEOS の分解により得られるSiO, 膜、あるいは、熱酸化法によるSiO, 膜を形成する。 [0124]

そして、キャパシタ保護用絶縁膜20の上部電極19上に対応する部分に上部電極19の 10 面積より小さい開口部を設けた後、前記したような電極配線22および最終保護用のパッ シベーション膜23を形成する。

[0125]

上述したように上記実施例の製造方法においては、強誘電体メモリセルを形成する際、パ ストランジスタの一端側領域上にコンタクトプラグ層を埋め込んだ後に強誘電体キャパシ タを形成し、キャパシタ上部電極とコンタクトプラグの上端部とを接続するための電極配 線を例えばスパッタ法により形成することが可能になる。

[0 1 2 6 **]**

これにより、強誘電体メモリセルの形成後におけるメタルCVD装置やMOCVD装置を 用いた還元性雰囲気中での配線膜堆積工程を避けることができ、キャパシタの残留分極量 20 等の電気的特性の劣化を防止することができる。

また、キャパシタ上部電極19を絶縁膜20aの開口部に埋め込む構造としたので、キャ パシタ上部電極19の面積を縮小し、単位セルの面積の縮小化が可能になり、FRAMの 高集積化が可能になる。

[0128]

なお、上記第1の実施の形態では、キャパシタコンタクトプラグを1回の工程で形成した が、キャパシタコンタクトプラグを2段階に分けて形成してもよく、このような変形例の 製造方法の断面図を図9および図10に示す。

[0129]

即ち、図9および図10に示すように、ビット線BL(11、12)の形成と同時に第1 のキャパシタコンタクトプラグ11a、12aを形成しておき、その上に形成される絶縁 層13に前記第1のキャパシタコンタクトプラグ11a、12aの上端面に接続するよう に第2のキャパシタコンタクトプラグ14、15を形成する。

[0130]

このような構造を採用することにより、コンタクトプラグ層を埋め込む際における各コン タクトホールのアスペクト比を低下させることができるので、コンタクトホール内への埋 め込みを容易に行うことが可能になる。

[0131]

このように形成された半導体装置は、半導体基板の表層部に形成された不純物拡散領域か 40 らなるドレイン領域・ソース領域を有するMISトランジスタと、前記MISトランジス 夕を含む半導体基板上に形成された第1の絶縁膜と、前記第1の絶縁膜内に埋め込み形成 されたビット線コンタクトプラグを介して前記ドレイン領域・ソース領域のうちの一方の 領域に接続され、前記第1の絶縁膜上に形成されたビット線と、前記第1の絶縁膜内に埋 め込み形成され、前記ドレイン領域・ソース領域のうちの他方の領域に下端部がコンタク トした第1のキャパシタコンタクトプラグと、前記ビット線を含む半導体基板上に形成さ れた第2の絶縁膜と、前記第2の絶縁膜内に埋め込み形成され、前記第1のキャパシタコ ンタクトプラグの上端に下端部がコンタクトした第2のキャパシタコンタクトプラグと、 前記第2の絶縁膜上に形成され、下部電極、強誘電体物質を用いた電極間絶縁膜および上 部電極を有する強誘電体キャパシタと、前記第2のキャパシタコンタクトプラグの上端と 50

前記強誘電体キャパシタとの間を接続する電極配線とを具備することを特徴とする。 【0132】

また、上記第1の実施の形態において、前記ビット線BL(11、12)のコンタクトプ ラグ部およびキャパシタコンタクトプラグ14、15(第1のキャパシタコンタクトプラ グ11a、12a、第2のキャパシタコンタクトプラグ14、15からなる場合も含む) を、図9および図10に示すように、それぞれ上部の開口幅が底面の開口幅よりも広い逆 テーパ状の側面を有するように形成してもよい。

【0133】

これにより、セルサイズの縮小化に伴ってワード線間隔が狭くなっても、ワード線とコン タクトプラグ下部との間隔を所望通り確保するとともにコンタクトホールの開口面積(電 10 極配線とのコンタクト面積)を所望通り確保することが容易になり、プロセスマージンが 増大するという利点が得られる。

【0134】

次に、図11および図12は、本発明の第2の実施の形態に係るFRAMセルのアレイを 有する大容量のFRAMにおけるFRAMセルおよび他の素子の製造工程順における断面 構造の一部を概略的に示している。

【0135】

図13は、第2の実施の形態に係るFRAMセルのアレイの一部の平面パターンの一例を 概略的に示している。

【0136】

図11および図12に示す製造工程は、二層配線構造における第2層配線(ビット線ある いは他の配線)の接続を行うためのビアホールを埋めるために、A1、A1Cu、A1C uSi、Cuの少なくとも一つの材料(本例ではアルミニウム)がリフローされている点 が特徴的である。なお、ここで、図4乃至図7に示した製造工程と同一部分には同一符号 を付している。

【0137】

図11および図12において、半導体基板1上にはメモリセルのスイッチ用MOSトラン ジスタ31およびメモリセル以外の混載デバイス用の他のMOSトランジスタ32が形成 されている。

【0138】

前記各トランジスタ上を覆い、表面が平坦化された(つまり、下地段差を平坦化した)第 1の絶縁層10内には、前記スイッチ用トランジスタ31のドレイン領域D、ソース領域 Sに接続されたビット線コンタクトプラグ33およびキャパシタコンタクトプラグ34、 混載デバイス用の他のMOSトランジスタ32のゲートに接続されたコンタクトプラグ3 5が埋め込み形成されている。

【0139】

前記第1の絶縁層10の表面上に順に形成されている下部電極17、強誘電体膜18および上部電極19を含む基板を覆う第2の絶縁層20には、ビット線コンタクトプラグ33 、キャパシタコンタクトプラグ34、混載デバイス用のコンタクトプラグ35および上部 電極19の上方に対応して選択的にホールが形成されている。そして、上記ホール部を介 して前記ビット線コンタクトプラグ33に接続されたビット線埋め込みプラグ接続配線(ビット線接続用コンタクトパターン)36、キャパシタコンタクトプラグ34および上部 電極19に接続された上部電極取り出し配線(キャパシタ電極配線)22、混載デバイス 用のコンタクトプラグ35に接続された第1層配線37が形成されている。

[0140]

なお、前記上部電極取り出し配線22およびビット線埋め込みプラグ接続配線36は、A 1、AlCuSi、AlCu、Wメタル、TiNメタル、Tiメタルの少なくとも一つの 材料を有するものであり、前記第1層配線37と同一配線層で形成されている。また、上 部電極取り出し配線22、ビット線埋め込みプラグ接続配線36および第1層配線37の 上面側には、選択的にWメタル、TiNメタル、Tiメタルのいずれかからなるメタル層 20

1 1 ´が形成されており、これらは前記強誘電体膜 1 8 にダメージを与えないスパッタ法 あるいはCVD法によって形成され得る。

【0141】

前記各配線を含む基板上面を覆い、表面が平坦化された第3の絶縁層30には、前記ビット線埋め込みプラグ接続配線36および第1層配線37の上方に対応して選択的にビアホールが形成されている。そして、上記ビアホール内を埋めるようにA1、A1Cu、A1CuSi、Cuの少なくとも一つの材料(本例ではアルミニウム)がリフローされてなり、前記ビアホール部を介して前記ビット線埋め込みプラグ接続配線36に接続されたビット線BLおよび前記ビアホール部を介して前記第1層配線37に接続された第2層配線3 8が形成されている。さらに、パッシベーション膜39が形成され、パッド部にホールが開口されている。

【0142】

上記したようなペロブスカイトないしは層状ペロブスカイト構造の物質からなる強誘電体 膜を用いた情報記憶用のキャパシタとスイッチ用トランジスタとを有するメモリセルおよ び少なくとも二層以上の多層配線構造を有する強誘電体メモリの製造に際しては、ビット 線形成工程で前記多層配線構造におけるビアホールを埋めるためにA1、A1Cu、A1 CuSi、Cuの少なくとも一つの材料(本例ではアルミニウム)をリフローする工程を 用いる。

【0143】

この際、A1リフローに際して、下地配線がA1系の場合には、スパッタ堆積時の温度に 20 よりA1系配線の溶融、ボイドの発生が生ずるおそれがある。このため、ビアメタルと直 接接触する下地としては、Wメタル、TiNメタル、Tiメタル層のいずれかをスパッタ あるいはCVD法により堆積した後、多層配線のビア部となる領域の直下に選択的に上記 メタル層11[´]を形成し、溶融ボイド防止膜として用いる。

【0144】

次に、図11乃至図13に示す断面図および平面パターンを参照しながら工程順に詳細に 説明する。

【0145】

まず、図11に示すように、通常のCMOS型DRAMセルの形成工程と同様な工程により、シリコン基板1上にメモリセルトランジスタ31および他のデバイス用のトランジス 30 タ32を形成する。

【0146】

ここで、2は基板表層部に選択的に形成された素子分離領域、D、Sは基板表層部の素子 形成領域に選択的に形成された基板とは逆導電型の不純物拡散層からなるドレイン・ソー ス領域、3は基板表面に形成されたMOSトランジスタ用のゲート酸化膜、Gはゲート酸 化膜3上に形成されたMOSトランジスタ用のゲート電極部(ワード線WLの一部)であ る。

【0147】

なお、素子分離領域2は、LOCOS膜(選択酸化膜)、STI(Shallow Trench Isola tion)など、任意の構造を採用してよい。

40

10

【0148】

次に、ゲート電極部G上を含む基板上に平坦化用の第1の層間絶縁膜(例えばBPSG膜)10を堆積した後、CMPにより表面を平坦化する。

【0149】

次に、第1の層間絶縁膜10に選択的にコンタクトホールを形成する。具体的には、ドレイン領域D上に対応する部分にビット線コンタクトホール、ソース領域S上に対応する部分にキャパシタプラグ用のコンタクトホールおよびその他の配線用のコンタクトホールを 形成する。

【0150】

さらに、スパッタ法を用いてバリアメタル膜(Ti、TiN)11を前記コンタクトホー 50

ルの内部および第1の層間絶縁膜10上に蒸着した後、CVD法を用いてW膜を堆積し、 前記コンタクトホールの内部にコンタクトプラグ33、34および35を形成する。 【0151】

次に、エッチバックあるいはCMPを行い、第1の層間絶縁膜10の表面を露出させる。 なおここで、第1の実施例と同様に、コンタクトプラグを逆テーパ状に形成すれば、プロ セスマージンを増大させることができる。

【0152】

次に、図12に示すように、前記各コンタクトプラグを含む第1の層間絶縁膜10上に、 キャパシタ下部電極17(キャパシタプレート線PL)用の導電膜として、Pt/Ti/ TiNをスパッタ蒸着する。さらに、キャパシタ絶縁膜用の強誘電体膜18としてPZT 膜を形成する。さらに、キャパシタ上部電極19としてPtを形成する。そして、RIE を用いて、前記キャパシタ上部電極19、強誘電体膜18および下部電極17の順にパタ ーニング加工を行って強誘電体キャパシタを形成する。この際、強誘電体膜18にダメー ジが入った場合は、500~600 の酸素雰囲気での熱処理により回復させることがで きる。

[0153]

次に、 プラズマ C V D により第2の層間絶縁膜20を形成し、化学ドライエッチング(C D E) および R I E を用いて前記各コンタクトプラグ33、34、35 および上部電極19との接続用のコンタクトホールを形成する。

[0154]

そして、スパッタ法を用いてA1、Wを順に堆積し、キャパシタコンタクトプラグ34と キャパシタ上部電極19との接続を行うためのキャパシタ電極配線22を形成すると同時 に、ビット線接続用コンタクトパターン36およびメモリセル以外の混載デバイス用の第 1層配線37を形成する。

[0155**]**

さらに、第3の層間絶縁膜30を形成し、その表面をCMPにより平坦化した後、前記ビット線接続用コンタクトパターン36との接続を行うためのビアホールおよびメモリセル 以外の混載デバイスの第1層配線37との接続を行うためのビアホールを形成し、Ar雰 囲気で基板温度400~470 とした高周波マグネトロンスパッタ法(A1を高温で溶 解し泳動的にビアホールを埋め込むA1リフロー法)により前記ビアホール内を埋め込む ように第2配線層を堆積した後、第2配線層をパターニングしてビット線BLおよび混載 デバイス用の第2層配線38を形成する。

[0156**]**

これにより、ビット線 B L は、ビアホール部・ビット線接続用コンタクトパターン36お よびビット線コンタクトプラグ33を介してメモリセルのスイッチ用MOSトランジスタ 31のドレイン領域Dに接続されることになり、混載デバイス用の第2層配線38は第1 層配線37を介してメモリセル以外の混載デバイス用MOSトランジスタ32に接続され る。

【 0 1 5 7 】

なお、第2層配線38は、Alリフロ - で堆積された膜をそのまま用いてパターニングし 40 てもよいが、ビア部以外のAl系メタルをメタルCMPにて研磨、除去、平坦化し、再び 第2層配線38となるメタルを堆積し、パターニングしてもよい。

【0158】

この後、二層配線構造の半導体集積回路の場合は、トップパッシベーション絶縁膜39を 堆積し、パッド部を開口する。三層、四層配線以上の配線構造の半導体集積回路の場合は 、前記したような層間絶縁膜30を形成した後にA1リフロー法による配線層を堆積し、 パターニングを行う工程を必要回数繰り返し、この後にトップパッシベーション絶縁膜3 9を堆積し、パッド部を開口する。

【0159】

なお、本実施の形態においては、前記第1層配線37を形成した際の第1配線層の一部を 50

10

20

パッド部として用いてもよい。

【0160】

さらに、図12には、第3の層間絶縁膜30におけるビット線コンタクトプラグ33の上 方に対応して選択的にホールを開口し、ビット線をビット線接続用コンタクトパターン3 6とコンタクトさせた場合を示したが、ビット線接続用コンタクトパターン36を第1の 絶縁層10上で適宜引き回すことにより、これとは異なる位置でビット線をコンタクトさ せることも可能である。従って、プロセスマージンを増大させることができ、特にセルア レイの設計の自由度を向上させる上で有利である。全く同様に、メモリセル以外の混載デ バイスの第1層配線37についても、第1の絶縁層10上で引き回すことが可能である。 【0161】

また、図7に示したような強誘電体キャパシタより下方にビット線BLを配置した構造(FCOB; Ferro Capacitor On Bit-line)を有するセルアレイは、メモリセル部の設計 の自由度が向上するが、ビット線上に形成される層間絶縁膜13の分だけ絶縁膜厚が増大 することになり、メモリ以外の混載デバイスにとっては不利な構造を強いられることにな る。

【0162】

これに対して、図11および図12に示したように強誘電体キャパシタの上層側にビット 線BLを配置した構造とし、ビット線BLを第2配線層で形成した場合には、メモリセル 部の設計の自由度が大幅に増大し、これによりセル面積の縮小化が可能になる。

【0163】

ここで、図13に示した平面パターンを参照して説明する。

【0164】

図13に示した構造は、前述した図1乃至図3の構造と比べて、ビット線BLがワード線WLの上方でワード線WLに直交する方向に一定幅で形成されており、ビット線BLの配置、幅、コンタクト部などが異なり、その他は同じであるので図1乃至図3中と同一符号を付してその詳細な説明を省略する。

【0165】

即ち、図13において、41はビット線BLがその下層部のビット線接続用コンタクトパ ターン(図12中の36)に接続されているコンタクト部、42は単位セル毎に形成され たスタック構造のキャパシタの上部電極(図12中の19)およびキャパシタコンタクト プラグ(図12中の34)に対して、ワード線WLとビット線BLとの間の中間層に形成 された局所接続用の電極配線(図12中の22)が接続されているコンタクト部である。 PLはキャパシタの下部電極(図12中の17)が連続するように形成されたキャパシタ プレート線である。

【0166】

つまり、図11および図12に示したような強誘電体キャパシタの上層側にビット線を配置した構造を採用すれば、図13に示すようにセルアレイを形成することが可能になり、前記FCOB構造に比べてビット線BLの幅を広くとることができ、ビット線抵抗を低くできるので、メモリ動作上、極めて有利となる。

[0167]

40

10

20

30

従って、FRAMメモリと他のLSIを混載する場合には、ビット線BLを強誘電体キャパシタより下方または第1層に配線するFCOB構造よりも第2配線層以降に形成する方が有利である。

【0168】

さらに、本発明との比較のため、本発明の第2の実施の形態におけるA1リフローによる ビア埋め込みの代わりに、Ti(スパッタ)/TiN(スパッタ)/W(CVD)による ビア埋め込みを用いた場合(比較例)について、プロセスの違いによる強誘電体キャパシ タの強誘電体膜の分極量に及ぼす影響を調べた。

【0169】

結果として、第2の実施の形態により得られた強誘電体キャパシタの強誘電体膜の分極量 50

が30µC/cm² であるのに対して、比較例では、分極量が~3µC/cm² と激し く劣化した。

【0170】

FRAMデバイスにおいては、強誘電体の分極量はセンスマージンに直接有効であり、その値が大きい方が信頼性の向上につながるので、第2の実施の形態の優位性は明らかである。

【0171】

さらに、図14は、本発明の第3の実施の形態に係るFRAMセルのアレイを有する大容量のFRAMにおける断面構造の一部(SDG領域およびセルキャパシタを含む)を概略的に示している。

【0172】

図14に示すFRAMセルの構造は、図12を参照して前述したFRAMセルの構造と比べて、基本的にはほぼ同様であるが、第1の層間絶縁膜10上に第1のSiO2 膜51 を介して強誘電体キャパシタが形成されている点、強誘電体キャパシタ上に第2のSiO 。 膜52が形成されている点が異なる。

【0173】

図14に示したFRAMセルの製造工程は、図11および図12を参照して前述した製造 工程と比べて、(1)エッチバックにより第1の層間絶縁膜10の表面を露出させた後に 、スパッタ法により全面に第1のSiO2 膜51を堆積させる工程、(2)前記したよ うに強誘電体キャパシタを形成した後に、スパッタ法により全面に第2のSiO2 膜5 2を100nm程度堆積させる工程が追加されている点、(3)第2のSiO2 膜52 上に第2の層間絶縁膜13を堆積し、それに選択的にホールを開口する際に、下層の第2 のSiO2 膜52または第2のSiO2 膜52/第1のSiO2 膜51にもホールを 開口する点が異なる。

【0174】

上記したようにスパッタ法により形成されたSiO₂ 膜51、52は、水素基を含まず、また、水素基を通し難い。即ち、この後の工程で、仮に水素基が強誘電体キャパシタ付近まで到達したとしても直接には強誘電体キャパシタには到達しないので、強誘電体特性 (分極量)の劣化を最小限に抑制することができる。

【0175】

30

40

10

20

図15は、本発明の第4の実施形態に関わる半導体装置の断面図である。本実施形態は、 FRAMセルアレイとロジック回路等が混載された半導体装置に好適な製造方法を提供する。

【0176】

本実施形態の製造方法は、2層配線構造における第1層配線から半導体基板あるいはトラ ンジスタのゲート電極へのコンタクトプラグが2度に分けて形成されている点に特徴を有 する。すなわち本実施形態のコンタクトプラグは、まずFRAMセルの強誘電体キャパシ タが形成される前に下層部分が形成され、次に強誘電体キャパシタが形成された後に、残 りの上層部分が形成される。

[0177]

このようなコンタクトプラグの形成方法を採ることにより、コンタクトホールの開口径に 対する深さの比(アスペクト比)を小さくすることができ、コンタクトホールの加工と埋 め込みが容易になる。この利点は、加工上非常に厳しいルールを用いてパターン配置を行 っているロジック製品との混載を行う場合に有利となる。

【0178】

本実施例の前半のプロセスは、第2の実施形態で説明した図11と同じである。すなわち、半導体基板1上にはメモリセルのスイッチ用MOSトランジスタ31およびメモリセル 以外の、混載デバイス用の他のMOSトランジスタ32が形成されている。

【0179】

これらのトランジスタを覆い、平坦化された第1の層間絶縁膜10内には、スイッチ用ト 50

ランジスタ31のドレイン・ソース領域に接続された第1のビット線コンタクトプラグ3 3および第1のキャパシタコンタクトプラグ34、混載デバイス用の他のトランジスタ3 2のソースあるいはドレイン領域あるいはゲート電極に接続される第1のコンタクトプラ グ35が埋め込み形成されている。

【0180】

また、第1の層間絶縁膜10の表面には、図15に示すように、薄いシリコン窒化膜層1 21と薄いシリコン酸化膜層122が形成され、さらにその上に下部電極17、強誘電体 膜18および上部電極19が順に形成されて強誘電体キャパシタを形成している。このキ ャパシタは表面が平坦化された第2の層間絶縁膜13で覆われており、さらに第2の層間 絶縁膜13の内部には、第2のビット線コンタクトプラグ133、第2のキャパシタコン タクトプラグ134および混載デバイス用の他のトランジスタ32に接続された第2のコ ンタクトプラグ135が埋め込み形成されている。

10

また、第2の層間絶縁膜13の表面には、上部電極取り出し配線、ビット線埋め込みプラ グ接続配線、および混載デバイス用の第1層配線22、36、37の第1配線層が形成さ

れている。 【0182】

[0181]

この第1配線層を覆うように第2の層間絶縁膜13上に形成され、表面が平坦化された第 3の層間絶縁膜30には、ビット線埋め込みプラグ接続配線36および第1層配線37の 直上にヴィアホールが形成されている。このヴィアホールは、A1,A1Cu,A1Si Cu,Cuの内の少なくとも1つの材料により埋め込まれている。さらに、第3の層間絶 縁膜30の表面には、第2配線層38、BLが形成され、その上にはパッシベーション膜 39が形成されている。

[0 1 8 3 **]**

次に本実施形態の製造方法を、工程順に説明する。前述のようにプロセスの前半は第2の 実施形態(図11)と同じである。まず、通常のCMOS型DRAMと同様に、シリコン 基板1上にメモリセルトランジスタ31および他のデバイス用のトランジスタ32が形成 される。すなわち、トランジスタのゲートおよび拡散層領域が形成され、第1の層間絶縁 膜10およびコンタクトホールが形成される。

【0184】

続いて、このコンタクトホールにコンタクトプラグが埋め込まれる。前述のように、本実施形態では第1配線層から基板面へのコンタクトプラグが2度に分けて形成されるが、図 11に示す段階までで、第1段階(下層部分)のコンタクトプラグが完成する。

【0185】

次に、図15に示すように、LPCVD法により第1の層間絶縁膜10の上に薄いシリコ ン窒化膜層121が形成される。このシリコン窒化膜層121は、後に強誘電体キャパシ タの形成工程で行われる酸素雰囲気中でのアニールによるコンタクトプラグ材料(例えば W)の酸化を防ぐとともに、アニールによるトランジスタの特性変動を防ぐ役割がある。 続いて、シリコン窒化膜層121上に、LPCVD法、プラズマCVD法、あるいは常圧 CVD法により薄いシリコン酸化膜層122が形成される。

【0186】

次に、シリコン酸化膜層122上にキャパシタ下部電極17用の導電膜としてTiN、T i、Ptが順にスパッタされる。その上に、キャパシタ絶縁膜用の強誘電体膜18として 、PZT膜が形成される。さらにその上に、キャパシタ上部電極19としてPtがスパッ タされる。

【0187】

続いて、RIEにより上部電極19、キャパシタ絶縁膜18、下部電極17の順でパター ニングされ、強誘電体キャパシタが形成される。このとき、強誘電体膜18にダメージが 入り本来の特性と変わってしまった場合には、500 程度の酸素雰囲気中でのアニール で回復させることが可能である。 30

20

【0188】

次にプラズマCVDにより第2の層間絶縁膜13が形成され、CMP等によりその表面が 平坦化される。続いてコンタクトプラグ33、34、35と後に形成される第1配線層と の接続を行うためのコンタクトホールが形成される。このとき、キャパシタ下部電極17 と第1配線層との接続を行うためのコンタクトホール(不図示)も同時に形成される。 【0189】

(21)

次に、スパッタ法によりバリア層としてTiN膜111を全面に形成した後、前記コンタ クトホールを埋め込むように、スパッタ法によりA1を堆積し、400 程度の温度でリ フローする。続いて、CMPあるいはエッチバック法により、コンタクトホール内部以外 のTiN膜、A1が除去される。ここまでで、コンタクトプラグの下層部分と上層部分の 両方が形成され、本実施形態の特徴的な構造が出来上がる。

【0190】

次に、キャパシタ上部電極19上に、RIEによりコンタクトホールが形成される。この コンタクトホールも前述のコンタクトホールと同時に形成し、A1等により埋め込むこと も可能であるが、本実施形態では同時形成を行わず、先のコンタクトホール形成後に別に 形成している。この理由は、上部電極19へのコンタクトホールのアスペクト比は、他の コンタクトホールのそれに比べて小さいので、埋め込む必要性が少ないこと、アスペクト 比の大きく異なるコンタクトホールでは、埋め込みの条件が大きく異なるため同時埋め込 みが困難であると予想されること、さらに埋め込み時のダメージが強誘電体キャパシタに 及ぶのを極力さけたいこと、等である。

[0191]

次に、 T i , T i N , A l C u , T i N を順にスパッタ法により全面に堆積させ、第1配 線層を形成する。これを R I E により加工することにより、キャパシタコンタクトプラグ 134と上部電極19とを接続するキャパシタ配線22と、ビット線埋め込みプラグ接続 配線36、混載デバイス用の第1層接続配線37が形成される。ここで、第1配線層の最 上層の T i N は、リソグラフィのためのレジストパターン形成時に、Alからの光の反射 を防止する反射防止膜として働く。

【0192】

続いて第3の層間絶縁膜30を形成し、その表面をCMPにより平坦化した後、前述の第 1 配線層と後述の第2配線層を接続するためのヴィアホールを開口する。さらに、第2の 30 層間絶縁膜13に形成したコンタクトホールの場合と同様なA1リフロー技術等を用いて 、このヴィアホールをA1で埋め込んだ後、Ti,TiN,A1を順にスパッタし、第2 配線層を形成する。この第2配線層がRIEにより加工されて、第2層配線38、ビット 線BL等が形成される。

【0193】

この後2層配線構造のデバイスの場合には、トップパッシベーション膜39が堆積され、 選択的にパッド部が開口される。より多層の配線構造のデバイスの場合には、前述の方法 の繰り返しで配線層と絶縁層を形成し、最後にトップパッシベーション膜39を堆積し、 選択的にパッド部を開口すればよい。

【0194】

40

10

20

図16は、本発明の第5の実施形態に係わる半導体装置の断面図である。本実施形態は、 FRAMセルアレイとロジック回路等が混載された半導体装置に好適な他の構造およびそ の製造方法を提供する。基本的には第3の実施形態と類似しており、図14と同一箇所に は同一番号を付し、重複する説明は省略する。

【0195】

本実施例の前半のプロセスは、第2の実施形態で説明した図11とほぼ同じである。すなわち、半導体基板1上にはメモリセルのスイッチ用トランジスタ31とメモリセル以外の 混載デバイス用他のトランジスタ32、およびSTI

(shallow trench isolation)による素子分離酸化膜2が形成される。

【0196】

これらのトランジスタを覆うように、シリコン酸化膜層10を堆積し、СМР法を用いて 表面を平坦化する。その上に、Si_x N_y 膜121をLPCVD法で、例えば150 n m堆積する(図16)。このSi_x N_y 膜121は、強誘電体キャパシタ形成の際の酸 素アニールによるトランジスタへのダメージ(閾値変動)を軽減する。 【0197】

次に、上記トランジスタのソース領域 S、ドレイン領域 Dへのコンタクトホールを R I E により形成する。バリア層11として、Ti, TiNを順にスパッタにより堆積し、続い て C V D 法によりコンタクトプラグ33、34、35としてWを埋め込む。さらに、絶縁 膜10上のTi, TiN, Wを、例えば C M P 法を用いて除去する。

[0198]

次に、全面にシリコン酸化膜層(SiO₂)122を100nm堆積する。その上に強誘電体キャパシタを構成するPt層17、PΖT層18、Pt層19を順次スパッタにより堆積する。これらの層は酸素中で熱処理され、PΖT層が結晶化され、ペロブスカイト構造となる。その後これらの層は、キャパシタの形状にRIEにより加工される。

【0199】

次に、全面にシリコン酸化膜13をプラズマCVD法により堆積し、コンタクトプラグ3 3、34、35の上部およびキャパシタの上部電極19の上部に開口部を形成する。その 後全面にバリア層111となるTi,TiN、配線層22、36、37となるA1、メタ ル層11'となるWを順次スパッタにより堆積し、RIEにより加工してキャパシタとコ ンタクトプラグ34との配線およびその他コンタクトプラグの取り出し電極等を含む第1 配線層を形成する。

【 0 2 0 0 】

次に、全面にシリコン酸化膜層30をプラズマCVD法で堆積する。コンタクトプラグ3 3、35の直上のシリコン酸化膜層30に開口部を形成し、第1配線層のうち36に対応 する部分を露出する。続いてバリア層112となるTi,TiN、配線38となるA1を 順次スパッタにより堆積する。この後、約400 の熱処理によりA1をリフローし、シ リコン酸化膜30に形成されたアスペクト比の高い開口部を埋め込む。このときCVD法 によりWを埋め込まないのは、強誘電キャパシタへの水素によるダメージを無くすためで ある。A1リフローを用いれば水素が発生せず、強誘電体キャパシタへのダメージを避け ることができる。

【0201】

続いて、上記のTi,TiN,Al層をRIEにより加工し、第2配線層を形成する。その後、シリコン酸化膜39をCVD法により堆積し、図16に示す半導体構造が完成する

【0202】

図17は、本発明の第6の実施形態に係わる半導体装置の断面図である。本実施形態は、 FRAMセルアレイとロジック回路等が混載された半導体装置に好適なさらに他の構造お よびその製造方法を提供する。基本的には第4の実施形態と類似しており、図15と同一 箇所には同一番号を付し、重複する説明は省略する。

[0203]

シリコン酸化膜122を形成する工程までは、第5の実施形態と同様に行われる。続いて 全面に強誘電体キャパシタを構成するPt層17、PZT層18、Pt層19を順次スパ ッタにより堆積する。これらの層は酸素中で熱処理され、PZT層が結晶化され、ペロブ スカイト構造となる。その後これらの層は、キャパシタの形状にRIEにより加工される

【0204】

次に、全面にシリコン酸化膜13をプラズマCVD法により堆積し、コンタクトプラグ3 3、34、35の上部に開口部を形成する。その後全面にバリア層111となるTi,T iN、配線層22、36、37となるA1を順次スパッタで堆積し、約400 の熱処理 でA1をリフローし、上記の開口部を埋め込む。その後バリアとなるWメタル層11'を 10

30

20

10

CVD法を用いて堆積する。これらのTi,TiN,A1、W層をRIEにより加工し、 コンタクトプラグ33、34、35等とのヴィアコンタクトを含む第1配線層を形成する 。本実施形態の特徴は、シリコン酸化膜層13に形成された開口部(ヴィアホール)が、 リフローされたA1で埋め込まれるところにある。なおここでは、第2の実施の形態と同 様に、TiNメタルやTiメタルをメタル層11'に用いることもできる。 【0205】

次に、全面にシリコン酸化膜層30をプラズマCVD法で堆積する。トランジスタのドレイン領域Dの直上のシリコン酸化膜層30に開口部を形成し、対応する第1配線層36、37上のWメタル層11'を露出する。続いて第5の実施形態と同様に、バリア層111 となるTi,TiN、配線38となるA1を順次スパッタにより堆積する。この後、約4 00 の熱処理によりA1をリフローし、シリコン酸化膜30に形成されたアスペクト比 の高い開口部(ヴィアホール)を埋め込む。なお、第1配線層の上部に形成されたWメタ ル層11'は、第2配線層のA1をリフローする際に、第1配線層のA1の溶解を防ぐ働 きをする。

【 0 2 0 6 】

続いて、上記のTi,TiN,Al層をRIEにより加工し、第2配線層を形成する。その後、シリコン酸化膜39をCVD法により堆積し、図17に示す半導体構造が完成する

[0207]

図18は、本発明の第7の実施形態に係わる半導体装置の断面図である。本実施形態は、20 FRAMセルアレイとロジック回路等が混載された半導体装置に好適なさらに他の構造お よびその製造方法を提供する。本実施形態の構造は、基本的には第3の実施形態と類似し ており、図14と同一箇所には同一番号を付し、重複する説明は省略する。

【0208】

本実施例の前半のプロセスは、第2の実施形態で説明した図11とほぼ同じである。すなわち、半導体基板1上にはメモリセルのスイッチ用トランジスタ31とメモリセル以外の 混載デバイス用他のトランジスタ32、およびSTIによる素子分離酸化膜2が形成されている。

[0209]

これらのトランジスタを覆うように、シリコン酸化膜層10を堆積し、CMP法を用いて 30 表面を平坦化する。その上に、Si_× N_y 膜121をLPCVD法で、例えば150n m堆積する(図18)。このSi_× N_y 膜121は、強誘電体キャパシタ形成の際の酸 素アニールによるトランジスタへのダメージ(閾値変動)を軽減する。

[0210]

次に、全面にシリコン酸化膜層(SiO₂)122を100nm堆積する。その上に強誘電体キャパシタを構成するPt層17、PΖT層18、Pt層19を順次スパッタにより堆積する。これらの層は酸素中で熱処理され、PΖΤ層が結晶化され、ペロブスカイト構造となる。その後これらの層は、キャパシタの形状にRIEにより加工される。

【0211】

次に、全面にシリコン酸化膜13をプラズマCVD法により堆積し、上記トランジスタの 40 ソース領域S、ドレイン領域DへのコンタクトホールをRIEにより形成する。バリア層 11としてのTi,TiN、配線22、36、37としてのA1を順にスパッタにより堆 積し、約400 の加熱処理によりA1をリフローし、上記のコンタクトホールを埋め込 む。続いてCVD法によりバリア層としてのWメタル層11'を堆積する。これらのTi ,TiN,A1、W層をRIEにより加工し、トランジスタのソース領域S、ドレイン領 域Dとのコンタクトを含む第1配線層を形成する。本実施形態の特徴は、絶縁層10、1 21、122、13を通じて形成された開口部(コンタクトホール)が、リフローされた A1で埋め込まれるところにある。

【0212】

次に、全面にシリコン酸化膜層30をプラズマCVD法で堆積し、CMPで平坦化する。 50

トランジスタのドレイン領域 D の直上のシリコン酸化膜層 3 0 に開口部を形成し、対応す る第1 配線層 3 6、3 7 上のWメタル層 1 1 'を露出する。続いて第5 の実施形態と同様 に、バリア層 1 1 2 となる T i , T i N、配線 3 8 となる A 1 を順次スパッタにより堆積 する。この後、約400 の熱処理により A 1をリフローし、シリコン酸化膜 3 0 に形成 されたアスペクト比の高い開口部を埋め込む。なお、第1 配線層の上部に形成されたWメ タル層 1 1 ' は、第2 配線層の A 1をリフローする際に、第1 配線層の A 1 の溶解を防ぐ 働きをするもので、W以外にも第6の実施の形態と同様にT i NやT i を用いることがで きる。

[0213**]**

続いて、上記のTi,TiN,Al層をRIEにより加工し、第2配線層を形成する。そ 10 の後、シリコン酸化膜39をCVD法により堆積し、図18に示す半導体構造が完成する

【0214】

次に、本発明の半導体装置の製造方法の第8の実施の形態として、例えば図19に示すようなFRAMセルの電荷蓄積用キャパシタの強誘電体膜および電極膜あるいは例えば図2 1に示すようなDRAMセルの電荷蓄積用キャパシタの高誘電率誘電体膜および電極膜の 高密度化、高信頼性化を実現するための工程について複数の実施例を説明する。

【0215】

即ち、一対の電極間に少なくとも2種以上の金属元素を含有する複合酸化物膜からなる誘 電体膜を用いたキャパシタを形成し、前記キャパシタ上にさらに絶縁性酸化膜と配線層を 20 積層してなる半導体装置を製造する際、

 (a)前記キャパシタの形成工程は、第1の電極を形成する工程と、誘電体膜を形成する 工程と、0.5 Torr(=0.5×133.322Pa)以上500Torr以下の減圧下で R T A 処理(Rapid Thermal Anneal; 急熱処理)を行なう工程と、この後、第2の電極を 形成する工程とを具備する。

【0216】

(b)前記キャパシタの形成工程は、第1の電極を形成する工程と、誘電体膜を形成する 工程と、第2の電極を形成する工程と、この後、0.5 Torr以上500 Torr以下の減圧 下でRTA処理を行なう工程とを具備する。

【0217】

30

(c)前記キャパシタの形成工程は、第1の電極を形成する工程と、0.5 Torr以上500 Torr以下の減圧下でRTA処理を行なう工程と、誘電体膜を形成する工程と、この後に、第2の電極を形成する工程とを具備する。

【0218】

(d)前記(a)乃至(c)のいずれかの工程において、第1の電極上に、少なくとも2 種以上の金属元素を含有する複合酸化物膜を、スパッタ法、CVD (Chemical Vapor D eposition;化学気相成長)法、あるいはLSMCD(Liquid Source Misted Chemical D eposition)法により形成する。

【0219】

(e)前記(a)乃至(c)のいずれかの工程において、減圧下のRTA処理を、0.5 40
 Torr以上500Torr以下の酸素分圧下で行う。

【 0 2 2 0 】

(f)前記(a)乃至(c)のいずれかの工程において、減圧下のRTA処理を、0.5
 Torr以上500Torr以下のオゾン分圧下で行う。

 $\begin{bmatrix} 0 & 2 & 2 & 1 \end{bmatrix}$

(g)前記(a)乃至(c)のいずれかの工程において、オゾン分圧比1%以上の雰囲気 中でRTA処理を行なう。

ここで、前記RTA処理とは、昇温速度10 /秒以上の熱処理をいう。この熱処理速度 は膜の結晶性を著しく高める。特に、PZT等の鉛系誘電体膜では、低誘電率のパイロク 50 ロア相生成を避けることができ、結晶化に有利な方法である。但し、 R T A による熱処理 は、その昇温速度が早いので、取り込みガスの揮発が不十分なまま結晶化が進んでしまう という難点をもつ。

【 0 2 2 3 】

上記第8の実施の形態に係る誘電体膜の形成方法では、RTA処理を0.5Torr以上500Torr以下の減圧下で行なうので、短時間の結晶化過程でも、デポジション膜中に取り込まれた残留ガスを排除しながら結晶化を進めることができ、結晶性の良い誘電体膜をしかも高密度に形成することができる。誘電体膜の結晶化時には、同時に電極膜の結晶化も進むが、電極膜中の取り込みガスもこの熱処理によって排除することができ、電極膜の抵抗値を下げることができる。

【0224】

R T A 処理は結晶化を進めるが、その際、酸素の供給が不足すると誘電体膜が半導体化す るおそれがある。特に、 P Z T 等の P b 系誘電体膜やチタン酸バリウム膜等は容易に半導 体化し、膜抵抗が著しく低下する。

このような場合の熱処理としては、減圧下のアニールを0.5 Torr以上500 Torr以下 の酸素分圧下で行うことが望ましい。また、IrO2 やRuO2 、ITO、SnO2 等の導電性酸化物膜は、酸素の供給が不十分であると、その後のプロセスでの膜抵抗変化 が激しく、特性が不安定になってしまうので、上記したような範囲の酸素分圧化でのアニ ールが有効である。

さらに、減圧下のアニールを0.5Torr以上500Torr以下のオゾン分圧下で行うと、 膜のリーク電流を低減することができ、これは特にDRAM等リフレッシュ動作の必要な メモリにおけるキャパシタ形成には重要であり、消費電力を節約することができる。

【0227】

これらの減圧下でのRTA処理は、特に、第1の電極上に少なくとも2種以上の金属元素 を含有する複合酸化物膜からなる誘電体膜を形成する工程に、スパッタ法、CVD法、あ るいはLSMCD法を採用した場合に特に有効である。これらの成膜方法で成膜した場合 には取り込みガスの影響が避けられないからである。

【 0 2 2 8 】

ー方、本発明の第8の実施の形態に係る誘電体膜の形成方法にゾル・ゲル法やMOD法を 適用することも可能であるが、これらの成膜方法およびLSMCD法では、有機基の揮発 量が多いため、最初から減圧下で熱処理すると、膜の表面が粗になってしまうおそれがあ る。従って、これらの場合には、予め、大気圧下で350 以上の温度の熱処理を施して から後に前記したような減圧下でのRTA処理を実施することが望ましい。

【 0 2 2 9 】

次に、オゾンアニールの方法と効果について説明する。オゾン発生器を用いて生成したオ ゾン・酸素混合ガスを100~400 に加熱した熱処理部に導入する。例えば、ウエハ 背面を300 に加熱しながらオゾン・酸素混合ガスを導入し、この熱処理部に100m W/cm² の低圧水銀光を30~200分照射する。水銀光は波長が320nm以下が 有効である。

【0230】

この場合、オゾン分圧比1%以上の混合ガス雰囲気中で熱処理を行なうと、成膜時に内在 する酸素空孔が減少し、リーク電流の低減化を図ることができる。さらに、この後に60 0 以上の酸素中の熱処理を加えると、ウエハ面内のばらつきも低減することができ、さらに有効である。

【0231】

(実施例1)

図19は、本発明の第8の実施の形態に係る製造方法により形成されたキャパシタを有したFRAMセルの断面構造を示している。

10

30

20

図19のFRAMセルの製造に際しては、半導体基板1にLOCOSにより素子間分離絶 縁膜2を形成し、その後にソースS・ドレインD領域用の拡散層、ゲート絶縁膜3、ゲー ト電極部Gを形成することにより、MOSトランジスタ70を形成する。この後、CVD 法を用いて、SiO₂ から成る層間絶縁膜71を堆積する。

(26)

【0233】

次に、メモリセルの情報記憶用キャパシタ72を形成する。まず、前記層間絶縁膜71の 上に、2.5mTorrのAr中で連続DCスパッタによりTi/Ptから成る下部電極膜 を成膜する。

【0234】

10

次いで、厚さ180nmあるいは210nmあるいは240nmのPZT膜を、2.5m TorrのAr中のRF(高周波)スパッタにより形成する。この後、最初のRTA処理を 昇温速度100 /秒、10Torrの酸素中で800 で10秒間行ない、その後、PZ T膜上に上部電極膜としてのPt膜をDCスパッタで形成した後、拡散炉を用いて600 で二度目のアニールをゆっくり行なう。

[0235]

次に、積層された下部電極膜、PZT膜および上部電極膜をRIEによりエッチングし、 所望の形状にパターニングすることにより、下部電極17、誘電体膜18および上部電極 19で構成されるキャパシタ72を形成する。ここで、エッチングダメージを除去するた めに、拡散炉を用いて600 で三度目のアニールをゆっくり行なった。

[0236]

次に、前記キャパシタ72を被覆するように絶縁膜73をCVD法により堆積させ、RI Eにより、MOSトランジスタ70のソースS・ドレインD用拡散層の一方およびキャパ シタ72の上部電極19および下部電極17を露出させるコンタクトホールをエッチング 形成した後、拡散炉を用いて600 で四度目のアニールをゆっくり行なった。

【0237】

次に、MOSトランジスタ70のソースS・ドレインD用拡散層の一方と上部電極19と を接続するための内部配線74aと、下部電極17からの引き出し電極となる内部配線7 4bを形成し、素子全体にパッシベーション膜75を堆積する。その後、RIEにより、 パッシベーション膜75にコンタクトホールを形成し、バリア層76を介してアルミニウ ム配線77を形成する。MOSトランジスタ70のゲート電極部Gはワード線として、内 部配線74b、バリア層76、アルミニウム配線77はプレート線として使用される。

30

20

ここで、前記した4回のアニールのうち、1回目は誘電体膜結晶化のための熱処理であり、2回目は強誘電体膜18と上部電極19との界面状態を下部電極17と強誘電体膜18 のそれと同様にするための熱処理であり、3回目と4回目はプロセスダメージ回復のため のものである。

【0239】

[0238]

以上の実施例を実施例1とし、厚さ180、210、240nmの3種類のPZT膜に対応する実施例をそれぞれ実施例1-1、1-2、1-3とする。

【0240】

次の各工程を変えた実施例を実施例2~6とし、誘電体膜厚を変えたものを薄いものから それぞれ実施例n-1、n-2、n-3とする。また、比較例も同様にして形成した。

【0241】

(実施例2)

実施例1の情報記憶用キャパシタ72の形成を次のように行なって実施例2の半導体装置 を形成した。まず、前記層間絶縁膜71の上に、2.5mTorrのAr中で連続DCスパ ッタによりTi/Ptから成る下部電極膜を成膜する。次いで、PZT膜を基板温度50 0、Ar/O₂ 雰囲気中のRFスパッタで形成する。PZT膜上にPt膜をDCスパ ッタで形成した後、最初のRTAアニールを昇温速度100 /秒、10Torrの酸素中

で800 で10秒間行なった。

[0242]

(実施例3)

実施例1の情報記憶用キャパシタ72の形成を次のように行なって実施例3の半導体装置 を形成した。まず、前記層間絶縁膜71の上に、2.5mTorrのAr中で連続DCスパ ッタによりTi/Ptから成る下部電極膜を成膜する。最初のRTAアニールを昇温速度 100 /秒、10Torrの酸素中で800 で10秒間行ない、次いで、PZT膜を基 板温度500 、2.5mTorrのAr中のRFスパッタで形成する。その後、PZT膜 上にPt膜をDCスパッタで形成した後、二度目のアニールを今度は拡散炉を用いて60 0 でゆっくり行なう。

10

【0243】 (実施例4)

【0244】 (実施例5)

実施例1の情報記憶用キャパシタ72の形成を次のように行なって実施例4の半導体装置 を形成した。まず、前記層間絶縁膜71の上に、Irレジネートを回転塗布し、760T orrの大気中で800 で熱処理し、IrO2 の下部電極膜を形成する。次いで、SBT 膜を有機金属化合物混合原料を霧状にして回転基板上に堆積するLSMCD法を用いて成 膜する。続いて、予め760Torrの大気中で450 の熱処理を施した後、RTAアニ ールを昇温速度50 /秒、500Torrの酸素中で800 で10秒間行なった。その 後、再び、SBT膜上にIrレジネートを回転塗布し、760Torrの大気中で800 で熱処理し、IrO2 の上部電極膜を形成する。

20

実施例4の情報記憶用キャパシタ72の形成を次のように行なって実施例5の半導体装置 を形成した。まず初めに、前記層間絶縁膜71の上に、Irレジネートを回転塗布し、7 60Torrの大気中で800 で熱処理し、IrO2 の下部電極膜を形成する。次いで、 SBT膜を有機金属化合物混合原料を霧状にして回転基板上に堆積するLSMCD法を用 いて成膜する。続いて、予め760Torrの大気中で450 の熱処理を施した後、RT Aアニールを昇温速度80 /秒、5Torrのオゾン10%・酸素90%の混合雰囲気中 で800 で10秒間行なった。その後、再び、SBT膜上にIrレジネートを回転塗布 し、760Torrの大気中で800 で熱処理し、IrO2 の上部電極膜を形成する。 【0245】

(実施例6)

実施例1の情報記憶用キャパシタ72の形成を次のように行なって実施例6の半導体装置 を形成した。まず、前記層間絶縁膜71の上に、2.5mTorrのAr中で連続DCスパ ッタによりTi/Ptから成る下部電極膜を成膜する。次いで、PZT膜を2.5mTor rのAr中のRFスパッタで形成する。最初のRTAアニールを昇温速度100 /秒、 10Torrの酸素中で800 で10秒間行ない、その後、PZT膜上にPt膜をDCス パッタで形成した後、二度目のアニールを今度は拡散炉を用いてオゾン10%・酸素90 %の混合雰囲気下、550 でゆっくり行なう。

40

30

【0246】 (比較例1)

実施例1の情報記憶用キャパシタの形成を次のように行なって比較例1の半導体装置を形成した。まず、前記層間絶縁膜の上に、2.5mTorrのAr中で連続DCスパッタによりTi/Ptから成る下部電極膜を成膜する。次いで、PZT膜を2.5mTorrのAr中のRFスパッタで形成する。最初のRTAアニールを昇温速度100 /秒、760Torrの酸素中で800 で10秒間行ない、その後、PZT膜上にPt膜をDCスパッタで形成した後、二度目のアニールを今度は拡散炉を用いて600 でゆっくり行なう。 【0247】

(比較例2)

実施例4の情報記憶用キャパシタの形成を次のように行なって比較例2の半導体装置を形 50

成した。まず、前記層間絶縁膜の上に、Irレジネートを回転塗布し、760Torrの大 気中で800 で熱処理し、IrO。 の下部電極膜を形成する。次いで、厚さ180n mの PZT膜を、有機金属化合物混合原料を霧状にして回転基板上に堆積するLSMCD 法を用いて成膜する。続いて、予め760Torrの大気中で450 の熱処理を施した後 、RTAアニールを昇温速度50 /秒、760Torrの酸素中で800 で10秒間行 なった。その後、再び、PZT膜上にIrレジネートを回転塗布し、760Torrの大気 中で800 で熱処理し、IrO₂ の上部電極膜を形成する。 (実施例および比較例の評価) 図20は、前記各実施例1~6および比較例1、2におけるキャパシタの容量を測定し、 10 膜厚(誘電体厚み)tとキャパシタンスCの逆数(1/C)の関係をグラフ化して示して いる。 [0249]キャパシタンスC、誘電体の誘電率、誘電体厚みtの間には、以下の関係が成り立つ。 [0250]C = ox xS/t 但し、 oは真空の誘電率、Sは電極面積である。これを書き換えると、 $1/C = k \times (1/) \times t$ 但し、 k = 1 / (o × S)の定数である。実際のグラフでは、 1/C = k × (1 /) × t + n 20 の直線になっており、n=1/C ′とすると、C ′分のキャパシタが直列に接続されてい る回路が予想される。 [0251]本発明の第8の実施の形態に係る実施例では、前記C
んに相当するキャパシタ成分が小さ く、このことから、電極との界面に余分な低誘電率層が存在せず、薄膜化に対応できる誘 電体膜が形成されていることが分かる。 [0252]一方、比較例では、C´に相当するキャパシタ成分が大きく、これでは充分なキャパシタ ンスが得られず、薄膜化にも対応できない。素子を低電圧で駆動するためには、誘電体を 充分飽和させた領域で用いること、即ち、薄膜化して充分大きな電界をかけることが必要 30 であるが、界面低誘電率層のC´が存在すると、薄膜化に対応することができない。 [0253]実施例1~6と比較例1、2の誘電体部分の断面を透過電子顕微鏡で調べたところ、比較 例の誘電体と電極界面に膜厚1/10から1/5に相当する大きな空隙が数多くみられた が、実施例では僅かであり、この空隙が膜の一部を低密度化し、低誘電率層の原因になっ ていることが分かった。 [0254] その他、各素子の動作速度特性、疲労特性等を調べた。最も動作速度を早くできたのは実 施例3であり、特に書き込み時間に関して140nsまで短縮しても不良ビットが生じな かった。他の実施例では150ns以上としないと信頼性試験で不良ビットが生じた。ま 40 た、実施例4と5では書き換え回数が10¹²回以上を達成することができたが、他の実 施例では10¹⁰回から不良ビットが現れた。10⁷回疲労試験後に長時間放置してイ ンプリント特性を調べた際に不良ビットを生じなかったのは、実施例5と6であった。 【0255】 (その他の実施例) 図21に示すトレンチ型のDRAMセルの形成工程において、半導体基板80に素子分離 領域81、メモリセルのトランスファゲート用のMOSトランジスタのソースS・ドレイ ンD領域、メモリセルのトレンチ構造のキャパシタ82を形成する。上記キャパシタ82 の形成に際して、下部電極83のRuをDCスパッタで形成後、BST膜84を有機金属 化合物を原料ソースとし、Arのキャリアガスを用いるCVD法により、基板温度450

(28)

にて100nmの堆積膜として得た。この後、N₂ 分圧が450Torr中、600 で RTAアニールを行ない、さらに上部電極85のRuをDCスパッタで形成し、3次元の 積層構造を得た。さらにその後、SiO₂ 絶縁膜86の形成とワード線WL、ビット線 BLの形成を行ない、DRAM構造を形成した。この場合、誘電率250の緻密なBST 誘電体膜を得た。

【0256】

次に、前記したようなFRAMをRF-IDシステムに応用した例を示す。

[0257]

RF-IDシステムとは、電波を用いた非接触型タグ・システム(識別器)のことで、一般的には非接触データ・キャリア・システム等とも呼ばれており、RF-IDシステムの 10 全体のシステム構成を図27に示す。

【0258】

R F - I D システムは、パソコン、コントローラ、アンテナ等で構成されるホスト側と、 トランスポンダと呼ばれるデータ・キャリアで構成される。トランスポンダは、 F R A M と A S I C が 1 チップ化されたモノリシック R F - I D チップおよび電力受信、データ受 信 / 送信を兼ねるアンテナを内蔵するシンプルな構成である。

[0259]

ホスト側からは必要に応じてコマンドおよびデータを搬送波に乗せて送信するが、トラン スポンダ側ではその搬送波により必要な電力を発生させ、データの書き込みおよび読み出 しと送信に利用してホスト側に情報を返す。

[0260]

非接触型タグは、電池が不要であり、FRAMの記憶内容を電波を使って非接触で読み取 り、その内容を書き換えることにより、人の入退出などの管理に活用することが可能であ る。例えば服のポケットに定期券用の非接触型タグを入れたまま改札したり、非接触型タ グを自動車につけて走り、高速道路の料金所でいちいち精算するために止まらなくて済む ようにするとか、人との介在なしに駐車場の出入りを監視・管理するなどの用途を狙って いる。また、家畜や回遊魚の行動を管理するために使用することが可能である。

【0261】

図28は、トランスポンダの内部回路の詳細を示す。

【0262】

即ち、外部から入力される電磁波を検知するLC回路と、LC回路が検出した電磁波から 信号を生成する回路58と、LC回路が検出した電磁波から電源電圧を発生させる回路5 9と、電源電圧の立ち上がりを検出してパワーオン信号を出力するパワーオン回路60と 、強誘電体物質を電極間に有する強誘電体キャパシタと電荷転送用のMOSトランジスタ とからなるメモリセルを複数個行列状に配置し、例えば同一行に属するメモリセルのMO Sトランジスタを同一のワード線でそれぞれ共通接続し、同一行に属するメモリセルの強 誘電体キャパシタの一方の電極を同一のキャパシタプレート線でそれぞれ共通接続し、同 一列に属するメモリセルのMOSトランジスタの一方の端子を同一のビット線でそれぞれ 共通接続して構成したFRAMセルアレイ61等から構成される。

【0263】

なお、本発明は上記したようなFRAMに限らず、FPGA(Field Programable Gate A rray)やスタティック型RAMを搭載した論理LSIなどにおいて、ロジックのプログラム記憶部に少量ではあるが使用される強誘電体メモリセルの形成方法に適用することも可能である。

【0264】

また、本発明は上記したような半導体基板上に強誘電体メモリセルを形成する場合に限らず、SOIなどのように絶縁基板上の半導体層上に強誘電体メモリセルを形成する場合に も適用することが可能である。

【 0 2 6 5 】

さらに、電荷転送用のスイッチングトランジスタとしては、ゲート絶縁膜が酸化物からな 50

40

るMOSトランジスタに限定されず、ゲート絶縁膜が窒化物や窒酸化物、あるいは酸化物 と窒化物との積層構造などからなるMISトランジスタを形成することもできる。 [0266]【発明の効果】 上述したように本発明の半導体装置の製造方法によれば、強誘電体メモリセルを形成する 際、パストランジスタの一端側領域上にコンタクトプラグ層を埋め込んだ後に強誘電体キ ャパシタを形成し、キャパシタ上部電極とコンタクトプラグの上端部とを電極配線で接続 するので、強誘電体キャパシタ形成後における還元性雰囲気中での処理の影響を回避し、 かつ、強誘電体キャパシタを容易に形成することができる。 [0267]10 また、本発明の半導体装置の製造方法によれば、キャパシタ上部電極(Pt等)の微細加 工ひいては強誘電体メモリセルのパターンの微細化を実現できる。 [0268] 従って、本発明の半導体装置の製造方法により製造された半導体装置によれば、キャパシ タ上部電極とコンタクトプラグの上端部とを接続するための電極配線の信頼性が高く、強 誘電体キャパシタの微細化が可能な構造を有する。 【図面の簡単な説明】 【図1】本発明の第1の実施の形態に係る強誘電体メモリセルを採用した大容量のFRA Mについてセルアレイの製造工程におけるセルアレイの一部の平面パターンの一例を概略 的に示す図。 20 【図2】図1の工程につづく工程における平面パターンの一部を示す図。 【図3】図2の工程につづく工程における平面パターンの一部を示す図。 【図4】図1乃至図3に示したセルの製造工程の一例における断面の一部を示す図。 【図5】図5の工程につづく工程における断面の一部を示す図。 【図6】図5の工程につづく工程における断面の一部を示す図。 【図7】図6の工程につづく工程における断面の一部を示す図。 【図8】図7の工程中の一部を取り出して断面の一部を詳細に示す断面図。 【図9】図4乃至図8に示したセルの変形例の製造方法について断面の一部を示す図。 【図10】図4乃至図8に示したセルの変形例の製造方法について断面の一部を示す図。 【図11】本発明の第2の実施の形態に係るFRAMセルを採用した大容量のFRAMに 30 ついてセルアレイの製造工程の一例における断面の一部を示す図。 【図12】図11の工程につづく工程における断面の一部を示す図。 【図13】図11および図12に示したFRAMセルを含むFRAMの平面パターンの一 部を示す図。 【図14】本発明の半導体装置の製造方法の第3の実施の形態に係るFRAMセルの構造 を示す断面図。 【図15】本発明の半導体装置の製造方法の第4の実施の形態に係るFRAMセルの構造 を示す断面図。 【図16】本発明の半導体装置の製造方法の第5の実施の形態に係るFRAMセルの構造 を示す断面図。 40 【図17】本発明の半導体装置の製造方法の第6の実施の形態に係るFRAMセルの構造 を示す断面図。 【図18】本発明の半導体装置の製造方法の第7の実施の形態に係るFRAMセルの構造 を示す断面図。 【図19】本発明の半導体装置の製造方法の第8の実施の形態に係るFRAMセルの構造 を示す断面図。 【図20】第8の実施の形態に係る実施例および比較例のキャパシタ特性を表すグラフ。 【図21】本発明の半導体装置の製造方法の第8の実施の形態に係るDRAMセルの構造 を示す断面図。 【図22】1トランジスタ・1キャパシタ構成の強誘電体メモリセルの等価回路を示す回 50

路図。

【図23】図22の強誘電体メモリセルのアレイおよびその周辺回路の一部の等価回路を 示す回路図。

【図24】図22のメモリセルを2個用いた2トランジスタ・2キャパシタ型の強誘電体 メモリセルの書き込み動作の原理を説明するために強誘電体キャパシタの印加電界および 電気分極の状態を示す図。

- 【図25】図22のメモリセルを2個用いた2トランジスタ・2キャパシタ型の強誘電体 メモリセルの読み出し動作の原理を説明するために強誘電体キャパシタの印加電界および 電気分極の状態を示す図。
- 【図26】図24に示した書き込み動作および図25に示した読み出し動作に際してプレ 10 一ト線PLに印加される電圧波形の一例を示す波形図。
- 【図27】RF-IDシステムの全体のシステム構成を示す図。
- 【図28】トランスポンダの内部回路の詳細を示す図。
- 【符号の説明】
- 1...半導体基板、
- 2...素子間分離酸化膜、
- 3…ゲート酸化膜、
- 4 … P ドープ・ポリシリコン、
- 5...WSi、
- 6、7…ゲート電極保護用の絶縁膜、
- 9、10…絶縁膜、
- 11...バリアメタル膜、
- 13…平坦化用の絶縁膜、
- 14…バリアメタル膜、
- 15…キャパシタコンタクトプラグ、
- 16…キャップ用の絶縁膜、
- 17...下部電極、
- 18... 強誘電体薄膜、
- 19...上部電極、
- 16a、19a… 電極配線接続用の開口部、
- 20 a…上部電極埋め込み用の絶縁膜、
- 20…キャパシタ保護用の絶縁膜、
- 2 1 … バリアメタル膜、
- 22... 電極配線、
- 23…パッシベーション膜、
- SDG...活性領域、
- D...不純物拡散層(ドレイン領域)、
- G ... ゲート電極部、
- S...不純物拡散層(ソース領域)、
- B L ... ビット線、
- WL...ワード線、
- PL...プレート線

20



【図2】

(32)



【図3】







【図5】

【図6】





【図7】

【図8】

(f)







-16

【図9】

【図10】





【図11】

【図12】





【図13】

【図14】





【図15】









【図18】





【図19】

【図21】



【図20】





【図22】

【図23】





【図24】



(a)

(b)

(c)





5۷













【図28】







フロントページの続き

(74)代理人	100070437			
	弁理士 河井 将次			
(72)発明者	望月博			
	神奈川県川崎市幸区小向東芝町1番地	株式会社東芝研究開発センター内		
(72)発明者	金谷宏行			
	神奈川県川崎市幸区小向東芝町1番地	株式会社東芝研究開発センター内		
(72)発明者	國島嚴			
	神奈川県川崎市幸区小向東芝町1番地	株式会社東芝研究開発センター内		
(72)発明者	首藤 晋			
	神奈川県川崎市幸区小向東芝町1番地	株式会社東芝研究開発センター内		
(72)発明者	奥和田 久美			
	神奈川県川崎市幸区小向東芝町1番地	株式会社東芝研究開発センター内		
(72)発明者	日高修			
	神奈川県川崎市幸区小向東芝町1番地	株式会社東芝研究開発センター内		
審査官	井原純			
(30)参与又闱/ 付用半0/-038003(JP,A)				
(50) 調査 た公野/lat Cl ⁷ D P 夕)				

(58)調査した分野(Int.CI.', DB名) H01L 27/105 H01L 21/8242 H01L 27/10 461 H01L 27/108