Réf.

: EDD100050

UNIVERSITE GASTON BERGER DE SAINT-LOUIS ANNEE UNIVERSITAIRE : 2022-2023

INSTITUT POLYTECHNIQUE DE SAINT-LOUIS

GROUPE :

Papa Mbaye BA : P33 4

Yama CISSE : P33 10

COMPTE RENDU SUR L’ADDITIONNEUR

4.1 REPRESENTATIONS DES NOMBRES

Les nombres utilisés sont représentés en module, il n’y aura pas de bits de signe. La fonction étudiée
ne traitera que des nombres de 2 bits (en rapport avec le nombre de portes disponibles sur la platine).

4.2 SCHEMAS FONCTIONNELS DE BASE

On distingue deux schémas fonctionnels de base permettant de définir la fonction Additionneur : le

demi-additionneur et l’additionneur complet.

4.3 DEMI-ADDITIONNEUR

Il est appelé ainsi car il ne permet d’additionner que deux nombres d’un bit et ne gère pas une retenue
entrante éventuelle C pour Carry.
Son schéma fonctionnel est donné par la figure 1.
 Travaux Pratiques appliqués à la Logique de Base

Demi-additionneur

A
S

4.4 ADDITIONNEUR COMPLET

Il est appelé ainsi car il permet d’additionner deux nombres d’un bit et gère une retenue entrante
éventuelle Ci-1
Son schéma fonctionnel est donné par la figure 2.
Additionneur complet
Ci-1

AI
Si

Bi

Ci

fig.2

4.5 ADDITIONNEUR DE 2 NOMBRES DE 2 BITS

4.5.1 ADDITION A PROPAGATION DE RETENUE SERIE

En appliquant le principe de l'addition décimale de deux nombres de plusieurs chiffres, nous

aboutissons au schéma de la figure 3 résultant de la mise en cascade de 2 additionneurs complets de 1
bit.

1. Addition des bits de poids faibles entre eux, (retenue entrante à 0),
2. Addition de cette retenue et des bits de poids forts suivants, et ainsi de suite.

Cela nous conduit au schéma fonctionnel de la figure 3.

4.5.2 ADDITION A PROPAGATION DE RETENUE ANTICIPEE

 Réf. : EDD100050

Son principe est d’élaborer la retenue d’un étage i non pas à partir de la retenue précédente et des bits
de l’étage considéré, mais directement à partir de la retenue entrante et de tous les bits concernés.
Ce principe sera étudié en détail dans le module LOGIQUE NUMERIQUE.
B2 A2 B1 A1 C0

additionneur additionneur
complet complet
C1

C2 S2 S1
f ig.3

fig.3
4.6 TABLES DE VERITE

La table de vérité du demi-additionneur et de l’additionneur complet est donnée ci-dessous :

Rappelons que l’addition binaire de deux bits se fait modulo 2 (comme elle se fait entre deux chiffres
décimaux : modulo 10).
Demi-additionneur Additionneur complet

B A S C Ci-1 A Bi Si Ci
0 0 0 0 0 0 0 0 0
0 1 1 0 0 0 1 1 0
1 0 1 0 0 1 0 1 0
1 1 0 1 0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1

4.7 TRAVAUX PRATIQUES

4.7.1 EQUATIONS

 Etablissons les équations des sorties en fonction des entrées :

 Pour le demi-additionneur S = f (A, B) et C = g (A, B)

Réponse  : 
 Travaux Pratiques appliqués à la Logique de Base

D’après la table de vérité, nous trouvons :

S = B ⋅ A +B ⋅ A

C=g (A, B) = A.B

 Pour l’additionneur complet Si = f (Ai, Bi, Ci-1) et Ci = g (Ai, Bi, Ci-1).

Réponse  :

Si = Ci-1 ⋅ Ai . Bi + Ci-1 . A i ⋅Bi +Ci-1 ⋅ A i . Bi + Ci-1 . A i ⋅Bi

Ci= Ai ⋅B i+C i−1 ⋅ A i ⋅ Bi +Ci −1 ⋅ A i . Bi

D’après la table de vérité, nous dressons le diagramme de Karnaugh suivant :

A 00 01 11 10
i
B
i
Ci-1
0 0.s 0.c 1.s 0 .c 0.s 1.c 1.s 0.c
1 1.s 0.c 0.s 1.c 1.s 1.c 0.s 1.c

Du diagramme, nous tirons les équations suivantes :

Si= Ci-1⊕Ai1⊕Bi

Une autre relation de Ci est : Ci=( C i−1 ⋅ Ai ) + ( Ci−1 ⋅ Bi ) + ( A i ⋅ Bi )

4.7.2 SCHEMAS STRUCTURELS POSSIBLES

Le schéma structurel du demi-additionneur est donné fig.4.

Les figures 5 et 6 représentent celui de l’additionneur complet sous deux formes différentes.
La figure 7 est celle de l’additionneur 2 bits.

 Retrouvons ces deux schémas à partir de la table de vérité et du diagramme de KARNAUGH de

la fonction.

Réponse  :
Réf. : EDD100050

-Pour le demi-additionneur :

U10A L1
1 S
SW1 A 3
2 =1
SW2 B U2A L2
1 C
3
2 &

fig.4

-Pour l’additionneur complet :

SW1 Ci-1
U10B L1
U10A 4 Si
1 6
3 5
=1
SW2 Ai
2
=1
U2A
1 U6B L2
Bi
SW3 3 4 Ci
2 & 5 1
6

U2B
U6A 4
1 6

2 1
3 5 &