Composants de 1'electronique logique

75

5 LOGIQUE ELECTRONIQUE.

5-1 de I'analogique au num6riaue. 5-1-1 introduction.

Un circuit electronique est obtenu par association de dispositifs elementaires (dipoles ou quadripoles, passifs ou actifs, lineaires ou non, polarises ou non). Ces circuits peuvent etre utilises de fagon analogique pour traiter un signal electrique (evolution dans le temps du potentiel d'une electrode) par exemple pour son amplification, filtrage, transposition de frequence (modulation) mais dans tous ces systemes, et en dehors de I'utilisation d"'informations a priori" (de localisation de la bande spectrale utile), tous ces traitements ne peuvent que degrader le rapport Signal sur bruit (R(S/B)). La consequence de tout cela est que la complexite de traitements qu'un signal peut subir, avant de disparaTtre dans le bruit, est tres limitee. L'electronique integree a encore complique le probleme puisqu'elle rend impossible, a posteriori de la construction, les eventuels reglages de polarisation, de linearisation de caracteristique... etc... Dans certains cas, et au prix de compromis sur la densite informatique du support, on peut fiabiliser les traitements et les rendre "robustes" au bruit ambiant. Cette electronique reste analogique dans son fonctionnement mais ('interpretation se fait "par plage". Elle est encore appelee electronique multivalued, et a ('extreme limite (qui est le cas usuel), elle peut etre electronique binaire comme sur la figure 5-1.

IIP^
= 4.0 + 0.5 Volt
3

Signal analogique

'

' b , fl, ,1, , ,10, Vojt ^44 ///////y/Hv///////!^

V(to)ea=[2.5 ,5.5]
, Vrai 5 10 \jr.-\\

* Signal multi-value

FauxO,

/\///////.^
V(to) = Vrai (= 1)

Signal binaire

Figure 5-1 Interpretation "SURE" d'une information "bruitee"

Dans ce cas, ('information sera supportee par 2 etats de "charge" distinctes des capacites (parasites ou non) associees a chaque equipotentielle (une equipotentielle est un sous ensemble de conducteurs en "court circuit" reliant, dans un circuit certaines entrees a certaines sorties...)

76

F. JDevos

On va voir de plus que les non linearites necessaires ne sont pas forcement a introduire specifiquement et peuvent exploiter les non linearites propres des dispositifs mis en oeuvre... On peut done souvent en profiter pour simplifier les schemas et faire disparattre les blocs de compensation ou de polarisation en zone lineaire. 5-1-2 Materiel de base de I'electronique loaique.

On peut definir la liste des dispositifs elementaires necessaires aux circuits numeriques et decrire leur caracteristique au niveau electrique ou logique (Figure 5-2). II y a la source de tension et la reference de masse qui permettent en general de definir les 2 etats de tension haut et bas, puis la resistance, le condensateur (voulus ou parasites), la diode que Ton peut reduire le plus souvent a sa fonction de redressement (I > 0) et les transistors, bipolaires ou MOS avec des variantes (npn, pnp, Canal n, Canal p, normaly on ou off). Ces elements sont d'abord j assembles en portes qui regroupent differentes fonctionnalites.

Vcc

Source de tension V = Vcc

Resistance

Condensateur 0 = C.V

Diode

Y'GSX. Transistors

-A dc As

,D

VBE =

id = g-(vos - vp)

Figure 5-2 Composants elementaires de Velectronique numerique

"En logique des entrees", des entrees sont d'abord "combinees" par un bloc combinatoire mais avant cascadage et "distribution" il faut "regenerer" le niveau electrique et preparer le signal a supporter I'action du bruit sans perte d'information, c'est a dire sans ambiguite d'interpretation. On se doute que ce bloc de regeneration doit augmenter la puissance des signaux
de sortie (faible impedance) et produire des niveaux "au gabarit". II doit done contenir un amplificateur saturabie. En logique des entrees, la distribution se fait done directement apres amplification par application du potentiel de sortie aux differentes entrees qui doivent utiliser le signal issu de cette porte (I'aptitude d'une porte a supporter en puissance la gestion d'un certain nombre d'entrees s'appelle la sortance). En logique binaire, il existe deux types de circuits combinatoires simples :

Composants de 1'61ectronique logique

77

\es circuits a diode et ceux a interrupteurs (figure 5-3), les premiers utilisant des diodes comme element non lineaire.

De ce fait, etant purement passif, le gain en puissance d'un tel bloc ne peut
etre qu'inferieur a 1, la sortance egalement. On peut le verifier en remarquant que la puissance disponible en sortie ne peut qu'etre inferieure a la puissance necessaire a sa commande puisque c'est precisement

celle-ci qui absorbera la premiere pour modifier I'etat de sortie. En logique

a diode, le bloc combinatoire est done suivi explicitement d'un amplificateur de regeneration. La combinatoire est realisee de la fagon suivante: eh ('absence d'entree a I'etat bas aucune diode ne peut conduire, aucun courant ne peut traverser la resistance (Figure 5-3a), I'etat de sortie est haut (sauf si I'amplificateur est inverseur...); la fonction logique realisee est le ET logique (le NAND si I'amplificateur est inverseur); nous verrons que ce schema est a la base de la famille TTL.
Vcc Vcc

b) Logique a interrupteur commande

Figure 5-3 Circuits de logique combinatoire. En logique a diode, il faut completer explicitement
a) Logique a diode

le bloc combinatoire par un "buffer" regenerateur

On peut egalement realiser d'autres fonctions par exemple un NOR (Figure 5-3a) compose d'un OU et d'un amplificateur "inverseur" (il suffit d'une entree a 1 (haut) pour que le point commun des deux diodes soit a un potentiel haut, done que le transistor soit sature avec S2 a I'etat bas). Ce simple transistor semble capable de realiser la fonction de regeneration

(Ce montage fut a la base d'une logique aujourd'hui abandonnee, la DTL).

En "logique a interrupteur", le composant de base presente habituellement du gain puisqu'il faut moins d'energie pour le commander qu'il peut en liberer. Une porte composee d'interrupteurs pourra done etre auto regeneratrice. Remarquons que si la porte n'est composee que d'interrupteurs, il n' a pas de "charge" a proprement parler. Dans ce cas,

I'assortiment des commandes doit etre capable, (quelle que soit la

combinaison) de fermer un chemin et un seul, soit de la sortie vers la masse, I'etat de sortie vaut alors 0, soit de la sortie vers la source de tension, I'etat vaut alors 1.

78

F. Devos

5-1-3

Fonction de r6a6n6ration

La cascadalite a grande echelle des portes logiques passe par une regeneration de la quantite des signaux a chaque etage. Soit un signal de sortie interprete comme un 1 logique. Ce signal doit etre applique sur une ou plusieurs entrees sans incertitude d'interpretation. Or, le bruit ambiant se traduira forcement par un certain etalement de la plage des tensions possibles (Figure 5-4). II faut done que la plage d'interpretation d'une entree soit plus grande que la plage de sortie, et la fonction de regeneration consistera en une reconcentration du signal de sortie pour une plage d'entree donnee.

tPs
Plage de sortie d'etat i

+Pe
Plage d'entree d'etat i pour la porte suivante

Plateau de pente faible

Pe(i) > Ps(i)

Figure 5-4. Une fonction de transfert non lineaire a deux plateaux de gain aussi faible que possible peut servir de regenerateur d'etat logique.

Le morceau de caracteristique qui mettra en correspondance cette plage d'entree avec cette plage de sortie, doit done etre de gain inferieur a 1 et meme aussi faible que possible. La caracteristique globale doit malgre tout rester alignee sur une droite de pente 1 (ou - 1 dans le cas inverseur) pour qu'une plage de sortie soit centree par rapport a la plage d'entree correspondante. Elle ressemblera done par exemple a la courbe de la figure 5-4b et sera composee de 2 plateaux aussi horizontaux que possible, fatalement relies par une zone de pente superieure a 1 en valeur absolue (zone de gain). Sur ce dessin, on a de plus une representation graphique de la marge de bruit en tension, c'est a dire de I'amplitude du bruit supportable sans risque de deterioration de ('information; cette marge de bruit vaut la moitie de la difference entre les plages d'entree et de sortie. Nous avons deja vu une telle caracteristique a propos des montages de base a transistor, par exemple (Figure 5-5) avec le montage amplificateur a emetteur commun fonctionnant en grands signaux (de 0 V a la tension d'alimentation V cc ). De part et d'autre d'une zone lineaire de gain negatif, les modes de bloquage et saturation introduisent des plateaux tout a fait utilisables pour "regenerer" les signaux logiques. Ce montage tres simple

est utilise dans les logiques MOS. Le principal inconvenient en logique bipolaire est que I'un des etats correspond a un mode sature du transistor,

Composants de 1'electronique logique

or nous avons vu qu'a cet etat correspondait une certaine lenteur devolution Nee au temps de recouvrement de la charge stockee dans la base. On peut d'ailleurs ameliorer le fonctionnement en detournant la charge de saturation dans une diode Schottky (famille TTL-S). Dans le montage collecteur commun, (Figure 5-6a), si la tension d'entree reste comprise entre masse et V cc , le transistor ne peut plus se saturer puisque V bc ne peut devenir positive. Dependant la caracteristique ne presente plus qu'une non linearite et un plateau. Le montage suivant (Figure 5-6b) est appele dephaseur car il fournit dans certaines conditions deux signaux en opposition de phase a son collecteur

79

>Vs

"Bloque

Ve

Rb

Re S, >o Vs
"Sature 1

"V\^T

Figure 5-5. Montage emetteur commun "en grands signaux". La fonction de transfert presente deux plateaux dus au blocage et a la saturation du transistor. Ce montage tres simple ne sera pas optimal au point de vue de la vitesse.

et a son emetteur pendant une partie de sa caracteristique. Celle-ci globalement est assez interessante puisqu'elle presente 2 coudes mais la plage 3 n'est malheureusement pas horizontale et correspond a nouveau a une plage de saturation.

Vcc
Vcc

0
si I * 0 Vbe - Vj, (=0.6 V) done Vs - Ve - Vfc Figure 5-6a Montage collecteur commun. La caracteristique ne presente plus deux plateaux, quand Ve reste compris entre 0 et Vcc.

80

F. Devos

Le schema de la figure 5-7 ou Ton couple 2 transistors par I'emetteur doit pouvoir convenir. Pour Ve< 0, la tension des emetteurs se stabilise a -V = -0,6 V : tension
de diode passante. Un courant I #(V cc +V bb )/(R 1 + R 2 ) traverse le deuxieme transistor alors en regime lineaire. Le premier transistor est done bloque. V s e s t constant et vaut V c c - R 1 *(V C C + V bb )/(R 1 + R 2 ) positif si R 1 /R 2 < V c c / V b b (condition de regime lineaire). De I'autre cote de la caracteristique, si V e > 0, le courant qui traverse R1 vaut alors 0 et V s = V cc , egalement constant.

Vcc

Vcc

Figure 5-6b Montage dephaseur. La caracteristique de Vs1 presente 3 zones mais une seule est de gain faible.

Tant que V e < V cc le premier transistor est en mode lineaire. Vs evolue continuement entre ces 2 plateaux quand Ve passe de -5.V8 a +5.V8. On a cette fois une caracteristique a 2 plateaux relies par une zone de gain : <G> = R 1 .(V CC + V bb )/(10.V 6 .(R 1 + R 2 )) sans qu'un seul transistor entre

en mode de saturation.

VsVcc I

-'^vy' o

|5-vs

Ve

Vcc - R \ . I V b b(<0)

Figure 5-7. Paire differentielle : la caracteristique de sortie presente deux

plateaux de faible gain sans qu'aucun transistor ne soit sature.

Composants de 1'^lectronigue logigue

Nous verrons que ce montage un peu plus complique il est vrai, est a la base de la logique ECL (emitter coupled logic).
5-2 Etude de I'inverseur 5-2-1 Caracteristique statique de I'inverseur

81

NMOS

Nous prendrons tout d'abord le cas de I'inverseur NMOS uniquement constitue de transistors a canal N : un transistor "normaly off" sert de transistor "Signal" et un transistor "normaly on", (c'est a dire deja conducteur lorsque Vgs = 0) est branche en dipole de charge et convertit en fait le courant issu du transistor en un signal de tension. Rappelons les equations du transistor NMOS :
gs p "ds = 0 l ds = k.(W/L).V ds .(V gs -V p -V ds12) (V g s-V p ) > 2 l ds = (k/2).(W/L).(Vt >-v D ) si V ds > (Vgs-V > 0 avec V p = V p1 > 0 pour le transistor signal "normaly off" < 0 pour le transistor de charge "normaly on".

La charge non lineaire a pour caracteristique la courbe en trait gras (Figure 5-8). Les points de fonctionnement pour differentes valeurs d'entree sont donnees graphiquement par les intersections de cette courbe de charge avec le reseau de fonctionnement du transistor Signal.
Vcc

:VCC

Si T2 est bloque T1 charge le noeud de sortie. Si T2 est passant, il absorbe tout le courant qu'est capable de fournir T1.

Ve Figure 5-8. Principe de fonctionnement et caracteristique de 1'lnverseur NMOS. Pour produire Tetat de sortie V"0"^ il faut consommer un courant permanent issu de T1.

Les differentes valeurs de V s ( V e ) peuvent etre reportees sur la caracteristique de transfert qui presente effectivement la forme d'un inverseur regenerates alimente sous 5 V. Les tensions des etats logiques en sortie sont :

82

F. Devos
V 1 = V cc et V 0 = (V p 2 )2/(2.y.{V c c - V p 1 )) si on appelle y le rapport (W,L) s /(W,L) ch . On definit egalement la tension de seuil comme la valeur d'entree pour laquelle la caracteristique a la plus forte pente. Elle correspond au cas ou les 2 transistors sont simultanement en mode source de courant : V seuil = Vp1
+

|V p2 |/( y

1/2

). Classiquement

V p 1 = +1 V,

V p 2 = - 2 V, si y = 2 , V s e u l l = 2,4 V =V c c /2.

Dans ce modele simplifie, la tension de sortie presente alors une

indetermination : V s 8 [(V seuil - V p1 ), (V cc + V p2 )] ; pratiquement, V s restera proche de V seuM . Les marges de bruit en tension sont clairement visibles et sont en general un peu plus grandes pour I'etat de sortie "0" que pour I'etat "1". Notons pour finir qu'en logique NMOS, I'etat "0" n'est pas tres bien defini par la technologie puisqu'il depend a la fois de cette derniere et de la geometrie des transistors, et egalement que I'etat "0" consomme de la puissance en permanence puisqu'un couraai gal a lc traverse le dispositif. Ces deux dernieres remarques constituent le grand handicap de la logique NMOS par rapport a la logique CMOS que nous allons voir maintenant.

5-2-2

Caracteristique statique de I'inverseur CMOS

Nous allons d'ailleurs etudier le comportement statique de Pinverseur CMOS compose de 2 transistors "normaly off", n et p. Rappelons que les equations du transistor p sont donnees selon la convention de signe de la figure 5-9 par :
Id's- = 0
l d , s . = (k p /2).(W/L).(Vg. s .-V p .) 2
Vs 4.

si V,
. ^ si V d . s . < ( V g.s -vD.) <o

l d . s . = k p .(W/L).V d . s ..(V g . s .-V p .-V d . s ./2) si (V g . s .-V p )

Ve
Figure 5-9 Principe de fonctionnemerrt et Caracteristique de Vlnverseur CMOS. II n'y a pas de consommation de puissance permanente et les etats logiques sont
tres bien defim's.

Composants de 1'Glectronique logique

83

avec Vp, = V p p < 0 pour un transistor "normaly off". La commutation de cet inverseur est un peu plus difficile a suivre car lorsque V e varie, la caracteristique de charge evolue en meme temps que la caracteristique du transistor inferieur. Par exemple, partant de V e = 0 : (T2 passant, T-, coupe done V s = 5 V et IDS = 0), si V e devient superieur a V p n , le transistor n commence a conduire. Le point de fonctionnement passe de A a B ....puis a C, D et enfin E. Pour les etats initiaux et finaux le courant lds est nul, les etats logiques propres sont bien definis : (V.-0 = 0V, V...," = V cc ) et ne consomment aucune energie. Seule la phase transitoire de commutation demande un courant a travers le dispositif. Globalement, la caracteristique de transfert est de meilleure qualite que pour le NMOS. Si on definit le parametre CC= [(k n .(W/L) n )/(k p .(W/L) p )] 1/2 la tension de seuil (tension d'entree mettant les 2 transistors en mode
source de courant) vaut : Vseui| = (V c c + V p p + OC.V pn )/(1+CX). Pour (W/L) n = 1 et (W/L) p =3/2, k n = 30 mA/V 2 , kp = 12 mA/V 2 ,
V p n = 0,6 V , V p p = -0,5 V

a #1,2 et V seull # 2,2 V.

5-2-3

Fonctionnement dvnamique de I'inverseur NMOS.

La commande d'une porte revient a charger ou decharger la capacite de grille de son transistor signal et nous avons deja vu que pour un transistor (Chapttre 4), sur charge capacitive, la commutation de courant
precedait dans tous les cas la commutation de tension. On peut done

etudier, de fagon simplifiee, le comportement dynamique de Pinverseur dans cette hypothese. Soit le schema et le signal d'entree de la figure 5-10. On suppose en outre que les portes qui suivent sont dimensionnees de telle sorte que :
Vseui. = V c c /2.

Vcc
Tc v ,r ,-. (V/L)c HI ::. c Vp2<0 Ii-rVs TsVT1 Vt^UWsTc,
V
(V/L)s Vp1 >0

A1

'H________I

Figure 5-10. Fonctionnement dynamique de I'inverseur NMOS. Le retard a la

commutation est evalue "a courant constant" a la montee comme a la descente.

F. Devos

Le temps de retard introduit par cet inverseur dans la transmission d'un front est done le temps necessaire au signal de sortie pour franchir cette tension de seuil. Partant du point de fonctionnement B de la figure 5-10, revolution rapide de V e vers zero annule le courant lds qui traversait le dispositif. Le courant lc n'est plus absorbe par le transistor de signal et ne peut que charger la capacite de sortie. Pendant cette charge le courant est en premiere approximation quasi-constant (source de courant saturable), done V s evolue lineairement dans le temps de V,,(0),,vers V...... en passant bien sur par Vseui| (parcours B, B', B", A). Le retard a la montee est done de :
ton = (V..uii - V.o-MC./l 0 ) # (V C C /2).(C./I C )

avec

lc =

(k/2).(W/L) c .V p2 2

Passe le seuil, la montee est moins Iin6aire, mais cela n'intervient quasiment plus, puisque globalement le front est deja "transmis" (dans le cas de commutations rapprochees, si Ton n'a pas le temps d'atteindre les etats d'equilibre, Pamplitude du signal de sortie diminue et le temps de transition egalement). Remarquons tout de meme que la position limite A

n'est atteinte a courant nul qu'un certain temps apres et qu'a ce point de fonctionnement, aucune puissance n'est plus consommee.
Au front symetrique, la commutation "bloque/passant" du transistor signal est rapide en courant mais puisque le condensateur de sortie assure la continuite de la tension, on evolue sur la caracteristique, du point A au point A'. Le courant qui traverse le transistor signal est represents sur le graphique de la figure 5-10 par la longueur AA 1 . Le courant lc est pour

I'instant toujours nul. Un courant negatif egal a

-lds d^charge done la

capacite de sortie, qui voit sa tension V s diminuer. En modelisant de fagon tres schematique les caractenistiques par les formes rectangulaires en pointille ( lds constant et lc constant) on donne a ce courant de decharge une valeur constante l dc = lds - lc. La tension V s evolue done lineairement de V cc vers V..0 et franchit le seuil au bout d'un temps tof[ :
toff = (Vcc- Vseu,,).(Cs/( lds- lc)) # (Vcc/2). (C^.- lc))

avec lds = (k/2).(W/L) c .(V cc - V p1 )2 En faisant ainsi, on simplifie la realite car en fait lds n'est pas constant et passee une certaine valeur il decroit. L'evolution est alors tres approximativement exponentielle dans le temps mais on peut faire le meme type de remarque que pour t on , ceci ne se produit que pour la fin de revolution en gros au dela de Vseui|. Le front est done deja quasi-transmis, et I'erreur devaluation ne sera pas grande.

Quelques remarques. * Le front de montee ne depend que du transistor de charge (lc) alors que la rapidite du front de descente depend "a contrario" du transistor signal (lds)

Composants de 1'lectronque logique

et du transistor de charge (-lc). Pour que la tension de seuil soit aux environs de la mi-plage de tension, nous avons vu qu'il fa'lait choisir un transistor de signal environ 2 fois plus large que le transistor de charge. Dans cette geometrie, lds est environ six fois plus grand que lc. Pour un inverseur NMOS le front de descente sera done habituellement 4 a 5 fois plus rapide que le front de montee. Un ordre de grandeur : pour un inverseur avec y= 2 alimente sous 5V et chargeant une capacite de 0,2 pF, t o f f vaudra classiquement 3 ns et t on 15 ns.
* Portes logiques de base. Pour le fonctionnement d'un dispositif logique, il est essentiel que les tensions de seuil des differentes portes qui le constituent soient aussi identiques que possible afin d'eviter les interpretations discordantes d'un meme signal en differents endroits d'utilisation. Pour le cas du NMOS, on a

85

vu qu'un bon inverseur avait un rapport y des (W/L) aux environs de 2 et que dans ce cas V 0 " < 0,25V (proche de zero) et Vseull #2,5V (=V cc /2). Notons egalement que la surface active de cette porte est grande comme 3 si Ton choisit toutes les dimensions en taille minimale. Nous verrons en detail par ailleurs que construire une porte NOR se fait simplement en NMOS, en ajoutant sur le cote un deuxieme transistor signal de meme dimension que le premier (Figure 5-11). Le fonctionnement en porte NOR se verifie simplement car il suffit qu'une des entrees vaille 1 pour que ie transistor correspondant conduise et done que la sortie vaille 0. Etant donne le dimensionnement des transistors, la tension de seuil de la porte commandee par une seule entree est la meme que celle de I'inverseur qui nous a servi a la construire (puisque dans ce cas I'autre transistor signal n'intervient pas).

Vcc '(V/D=1 Vs VeHL (V/L)=2

V=2
W = 0.25V Vseuil=2.5V

NOR de meme seuil sauf si les entrees sont simultanees.

NAND de meme seuil quand les entrees sont simultanees.

Figure 5-11 Dimensionnement des portes NOR ET NAND en NMOS. Deplacement de la tension de seuil par association des entrees.

Cependant, si par hasard les deux entrees e1 et e 2 commutaient en meme

temps, les deux transistors de signal agiraient en parallele et pourraient

86

p. Devos

etre confondus en un seul deux fois plus large. La porte fonctionnerait done

avec un facteur y apparamment double. Elle aurait en consequence une tension de seuil plus basse.
Avec les valeurs typiques deja utilisees :
Vseull - Vseuil' # -0.2-1 Vp2 | # -0,4V ( =15%)

pour un NOR a 3 ou 4 entrees Peffet serait encore plus sensible, puisque 4

entrees commutant en meme temps donnerait un y apparent quadruple (dans ce cas la variation de seuil atteint 25 %). Remarquons que cet effet est inevitable et qu'il en resultera une modulation du temps de traversee des portes, au gre des cooccurences de signaux. Un autre effet plus dramatique peut se produire, lorsqu'une information est distribute en plusieurs endroits. Elle peut etre traitee et memorisee de fagon contradictoire par les systemes "horloges", qui ne prennent en compte la valeur des variables qu'a des instants tres precis. Pour continuer revaluation de cout en surface relative, remarquons qu'en taille minimale, la porte NOR a une surface active grande comme 5.

Pour obtenir un NAND a partir d'un inverseur, nous verrons egalement que
Ton peut ajouter un 26me transistor de signal (normaly off) mais en serie avec le 1er. On verifie dans ce cas, qu'il suffit que Tune des entrees vaille 0 pour que le chemin de la sortie vers la masse soit coupe et done que celle-ci soit au potentiel V c c . Pour qu'elle soit aussi rapide que

I'inverseur a la commutation montante en sortie, il suffit que le transistor de charge soit de meme taille que pour ce dernier. Pour la commutation
descendante, les 2 transistors de signal du NAND conduisent en serie. II faut done que pour chacun (W/L) soit le double du cas de I'inverseur ((W,L)S = 4). Dans ce cas, une commutation de 0 vers 1 appliquee aux deux entrees simultanement se traduira par un comportement statique (valeur de V seui |) et dynamique (t off ) identique a I'inverseur de reference. Cela

entraTne d'ailleurs que la commutation ou Tune des entrees passe de 0 a 1 alors que I'autre entree est deja a 1 entraine un abaissement de la position
de seuil. II suffit pour s'en convaincre de placer les 2 entrees simultanement a V s e u i ] (de I'inverseur), on est alors effectivement au seuil. Si I'une des entrees est ensuite placee a 1, done si le transistor correspondant est rendu plus conducteur, il faut bien baisser le potentiel de I'autre entree (done avoir un V s e u j ] plus bas) pour que la sortie reste en position de seuil... Quantitativement, revaluation est plus complexe que pour le NOR car les transistors de signal n'ont pas le meme potentiel de canal par rapport au substrat. Les tensions V p l de creation de canal sont dans ce cas

differentes pour les deux transistors. Remarquons simplement pour finir

qu'a performance equivalents, la surface d'une porte NAND est grande comme 9, presque le double d'un NOR alors que le "potentiel de traitement" est le meme... La logique NMOS favorise done largement Pemploi du NOR.

Composants de I' Glectronique logique

5-3 De I'etude electriaue au dessin. 5-3-1 Etapes de fabrication d'un circuit MOS. Les etapes de fabrication ou "process" sont en perpetuelle evolution. Nous decrirons ici une technologie de base, classique, encore utilisee au niveau industriel : technologie humide (attaque chimique) et haute temperature (diffusion d'impuretes a des temperatures proches de la temperature de fusion du silicium). Le silicium etire et purifie, de type p~ (peu dope) est coupe en tranches d'une fraction de millimetre d'epaisseur. Nettoye et applani a mieux que 0,1 p. le silicium s'autoprotege par une couche d'oxyde isolant, etanche des quelques microns. Les actions de micro-metallurgie que la t r a n c h e va subir seront geographiquement differenciees (Figure 5-12a) par une technique de microphotolithogravure (a moins que cela ne soit lithophotomicrogravure) qui utilise des masques de chrome sur verre permettant sur la tranche entiere d'insoler une resine photosensible deposee sur I'oxyde de silicium selon les differents motifs a realiser (selon une technique de pochoir comme en lithographie). La resine insolee n'a pas a noircir comme pour une photo, mais a devenir soluble a tel solvant. Apres elimination des parties exposees a travers un premier masque, I'oxyde se trouve done mis a nu a certains endroits. II peut done etre grave par un agent (liquide ou gazeux) capable d'attaquer I'oxyde. Cette attaque est lente et est stoppee des qu'on atteint le silicium. Apres un traitement par implantation ionique d ' i m p u r e t e s (bombardement par des ions lents) destine a ajuster la valeur de la "tension de creation de canal" (on differencie a cette etape les transistors de signal des transistors de charge par un masque n2), une etape d'oxydation controlee en phase gazeuse permet de faire pousser, a partir du silicium, un oxyde mince de tres bonne qualite puisqu'il devient etanche des O.OSp, d'epaisseur (entre 100 et 200 couches atomiques).
a) Ouverture de transistor Lumiere -e I

c) Depot puis insolation du Si-poly

Masque
x Resine.

li

II

ii

- Oxy de Si-Poly / Silicium-

d) Gravure Grille et ouv. Source/Drain

Figure 5-12a Etapes de fabrication d'un transistor MOS a canal n et grille en Si-poly

88

F. Devos
Get oxyde mince va permettre de deVelopper des "champs de creation de canal" forts a potential de grille faible. L'etape suivante est egalement non differenciee (pas de masque) et consiste en une pulverisation atomique de silicium sous vide. Ce silicium ne peut s'assembler en monocristal puisqu'il pousse sur un oxyde de pas cristallin tres superieur. II constituera un silicium polycristallin qui n'aura quasi-pas de proprietes semiconductrices. Mais correctement dope, il peut tres correctement servir de conducteur refractaire c'est a dire supportant sans dommage les hautes temperatures du reste du traitement. Un troisieme masque permet de decouvrir et graver le Si-poly (comme pour un circuit imprime) et un quatrieme d'ouvrir dans Poxyde des fenetres correspondant aux sources et drains des transistors.
e) Diffusion d' Arsenic dans Source/Drain l l l l l l i A s g) Depos metallique et grav. connexions +V

f) Ouverture des contacts

h) Vue du dessus

ll 1 1

Source
Drain

Figure 5-12b Etapes (suite) Quand une tension Vg suffisamment positive est appliquee a la grille Un courant circule a travers le canal.

Une etape de diffusion d'arsenic atomique a haute temperature permet de produire dans ces fenetres des "bulles" de semiconducteur dopees n+ et il faut remarquer qu'a cette etape, I'ilot de polysilicium isole par I'oxyde mince, sert d'ecran a la diffusion a la verticale du canal. Une oxydation non differenciee permet de recouvrir le tout. Un cinquieme niveau de masque permet d'ouvrir des contacts avant pulverisation atomique d'aluminium, qui grave par un sixieme masque permet d'etablir un 26me niveau de connexion (un peu comme pour les circuits imprimes). Le "process" NMOS est termine, a la passivation de protection pres. La figure 5-12b montre le dispositif obtenu : un transistor a canal N, normaly-off. L'application d'un potentiel de grille superieur a V _ cree un canal et des lignes de courants peuvent s'etablir du drain a la source (mouvement d'electrons de la source vers le drain). L'interrupteur est alors passant. Un transistor MOS est done un dispositif qui demande pour sa construction peu de niveaux de masque et sa connectique peut etre assuree par les 3 principaux niveaux technologiques : la diffusion n* dans la masse du substrat, un niveau de polysilicium et un niveau metallique (il existe des variantes a 2 poly, et 2 ou 3 metaux). Signalons pour finir une propriete tres interessante : un transistor NMOS passant est en fait un dispositif

Composants de 1'electronique logique

89

unipolaire de type n, polarise positivement dans un substrat p. La ZCE qui se developpe a I'interface avec ce substrat isole naturellement le dispositif du substrat done isole chaque dispositif des autres construits a cote, dans le meme substrat.

5-3-2 Etapes de fabrication d'un transistor bipolaire (npn)

Le "process" bipolaire utilise un certain nombre des etapes deja recensees pour le NMOS (Figure 5-13) : ouverture d'oxyde, diffusion n+ (masque n 1) dans un substrat p", mais il se differencie ensuite. Apres elimination de tout I'oxyde, on precede a une etape de croissance d'une couche de silicium rr par epitaxie.
a) Diff. 1 semelle "enterree" Resine ^-Oxyde Diff. n+ Silicium
c) Diff 2 de base (p-)

b) epitaxie nd) Diff. 3 emetteur/collecteur (n+)

Diff pDiff n+

Figure 5-13a Etapes du "process" bipolaire "Triple Diffusion". Le transistor est construit verticalement, dans une couche "epitaxiee".

L'epitaxie ressemble a la pulverisation atomique, mais comme le depot se fait sur du silicium, il y a reprise du pas stcechiometrique et construction d'un monocristal en parfaite continuite avec le substrat. Une telle couche possede de bonnes proprietes semiconductrices. Remarquons que la diffusion n + forme maintenant une zone "enterree", qui d'ailleurs a partiellement diffuse dans la couche epitaxee. Un masque n2 permet d'ouvrir I'oxyde et une diffusion p" dans la couche n" constituera I'espace de base. Nouvelle oxydation puis ouverture de la zone collecteur plus emetteur (masque n3). Une diffusion n + cree alors le ou les emetteurs (TTL) dans la zone de base et commence a etablir le contact de collecteur avec la couche n+ enterree. Un masque n4 ne decouvrant que le collecteur permet de faire agir une derniere diffusion n + qui devient suffisamment profonde et ramene en surface par une zone n + fortement conductrice, la zone de collecteur qui se trouve en profondeur.

90

F. Devos

e) Ouverture des contacts et metallisation

g) Caisson, (metal-e, ouv. depassiv. ...) Emetteur Base I Collecteur

passiv. meta!2 metal 1 oxyde caiss.p+. f) Grav. metal-1, isolation ...

ZCE Figure 5-13b Etapes de "process" bipolaire
"Suite". Le transistor est de meilleure qualite

mais il est plus gros et plus "gourmand" en energie. Le "process" est plus complexe.

Si le composant "transistor" est termine, il faut encore ouvrir les contacts et graver le 1er metal (masques 5 et 6) puis en general realiser un 2 m e niveau de metallisation (masques 7 et 8). Cette fois le transistor est complet, mais il fuit car il n'est pas auto-isole comme le transistor NMOS, par ses propres ZCE. Un niveau de masque supplemental est done necessaire et permet dans les premieres etapes de la fabrication de construire des caissons d'isolation (ici en p + mais ils peuvent etre en oxyde dans un precede LOCOS). Un dixieme masque servira pour finir a ouvrir les contacts de depassivation. En resume, un transistor bipolaire est tout integre dans la couche epitaxee, a la verticale de la diffusion d'emetteur. La circuiterie en surface est assuree par deux niveaux de connexion metallique. Un tel transistor est efficace et de bonne qualite (tres bonne pente interne, pas de defauts de surface) mais il est gros (caisson d'isolation), puissant, rapide et consommateur d'energie. Cette consommation d'energie est d'ailleurs surtout due au fait que contrairement au transistor MOS, le transistor bipolaire demande un courant de commande permanent pour etablir un courant de sortie permanent (lc = B.lb). 5-3-3 Regies de dessin.

Les finesses technologiques ont des limites (anisotropie des traitements, resolution optique et diffraction ...) et si Ton cherche a faire des transistors et des fils les plus petits possible afin de diminuer les capacites parasites et d'augmenter la rapidite ou la densite d'integration, on ne peut descendre en dessous de certaines largeurs de bandes, certains espacements intra et intermasque sans risquer la coupure ou le court circuit. L'ensemble des contraintes de dimensionnement constituent les "regies de dessin" qui, pour chaque niveau technologique, donnent les valeurs de largeur minimale, espacement minimal, recouvrement (ou superposition de niveaux) et enfin debordement (des niveaux les uns par rapport aux autres). Ces regies tiennent compte de chaque cas particulier

Composants de 1'electronigue logique

91

de forme, de cooccurence de niveaux et constituent, pour une technologie donnee, un document d'une centaine de page precisant au dixieme de micron pres la distance minimum entre 2 diffusions, entre un contact et un transistor... Vers les annees 80 Mead et Conway proposent une compilation simplifies

et unifiee en lambda (k) qui tient sur 1 a 2 pages.

Pour une technologie donnee, le A, constitue le quantum de longueur "diviseur commun" de toutes les regies ou de leurs regies majorantes proches. Ainsi toute distance peut s'exprimer par un nombre simple et entier de X-. Sur la figure 5-14, les regies de la technologie NMOS, 1 poly, 1 metal, sont resumees en une seule page. Les dessins en A, sont bien plus commodes a realiser et ils beneficient d'un certain avantage de mise a I'echelle automatique.___________________________

Contact Alu/Poly

Transistor

Implant.

Transistor "nor.-on"

Figure 5-14 Regies de dessin de NMOS en LAMBDA.Le Lambda mesure actuellement autour du micron. Le contact direct entre poly et diffusion est ici impossible.

En effet, si tel ou tel point limitant la fabrication vient a faire des progres, on pourra en general faire "maigrir" le X et une cellule pourra suivre certains progres technologiques sans avoir a etre redessinee (il faudra quand meme recaracteriser la cellule).

5-3-4 Dessin d'un inverseur NMOS

Pour illustrer ce paragraphe nous terminerons par un exemple de : I'inverseur elementaire en NMOS. S'il etait en couleur conventionnelle, raluminium serait bleu, la diffusion n + vert, le poly rouge, I'implantation jaune (transistors de charge normaly on, les contacts
dessin

sous I'aspect de croix noires).

92

F. Devos

Vcc
Transistor de charge
Pont Metal. Precontact -^

Sortie Transistor signal entree

(masse) Figure 5-15 Dessin au lambda d'un inverseur NMOS. Les codes conventionnels de couleur sont Vert pour la Diff n+, rouge pour le Poly, bleu pour VAlu, jaune pour I1 Implant. Le premier dessin utilise un pont metallique pour etablir le contact entre diffusion et poly. Le deuxieme utilise un precontact encore appele contact enterre.

5-4 5-4-1

Panorama des differentes families technoloaiques. Briques de base.

Un circuit logique est compose de transistors, diodes, resistances, condensateurs et fils de connexion. Selon les precedes technologiques les differents elements seront plus ou moins faciles a realiser. Une resistance peut etre obtenue par diffusion d'un caisson par exemple dope p- dans un substrat n. Sa resistance vaut p.L/(W.e) si L designe la longueur, W la largeur et e I'epaisseur de ce caisson, p/e apparait comme une constante technologique independante du dessinateur; c'est en fait la resistance d'un

motif carre independant de la taille qu'on appelle (R-carre). Chaque niveau technologique conducteur a un R-carre et comme on peut difficilement faire varier le rapport W/L en dehors de 0,1 a 10, chaque niveau sera caracteristique d'une gamme de valeur de resistance. Les diffusions n + , p+ et le polysilicium ont un R-carre d'une dizaine d'ohms. Us serviront de resistance de faible valeur en bipolaire pour le couplage d'emetteur et de conducteur en MOS (les courants sont en moyenne plus faibles). La diffusion p' (de base) a une resistance carre de quelques centaines d'ohms. Elle peut done constituer des resistances de charge ou de polarisation en bipolaire.
Le metal enfin a un R-carre de quelques centiemes d'Ohm, il constituera dans tous les cas de bons conducteurs (Bipolaire et MOS). Les condensateurs peuvent etre realises en Bipolaire comme en MOS par 2 conducteurs separes par un isolant ; par exemple metal/poly. L'epaisseur

d'oxyde et son indice conduisent a des capacites surfaciques de I'ordre de 0,2.10" 4 pF/u2. La capacite de transition (ZCE) des diffusions (n+ ou p + ) sur le substrat a une valeur un peu plus elevee (0,5.10" 4 pF/u, 2 ). Les plus "grosses" valeurs de capacites sont obtenues en MOS par les condensateurs de grille-canal grace a la finesse de I'oxyde (2.10~4pF/p.2).

Composants de 1' electronique logique

En plus des elements "voulus", chaque modele de composant est naturellement complexifie par des elements parasites dont il faut tenir compte (Figure 5-16).
resistance de passage.

93

couplage

Alu.

Oxyde,

Diffp-

[ii-^/^^^^V^^^^

| '.Connexion 1 j | \ \
rft ^ aftcjt t tttir

Condensateur . . . \

A. ;:;^:;:;
Resistanceur (L) Largeur (V)

Surface S)
:=Cgd

parasite

Figure 5-16 Exemples de realisation de resitances, de condensateur, de connexions en plus des caracteristiques voulues, ces composants comportent des elements parasites dont il faut tenir compte dans les modeles electriques de comportement

Une resistance est entouree de capacites parasites. Chaque conducteur est constitue de resistances faibles en serie, en parallele sur des condensateurs repartis. Certaines de ces capacites interviennent de fagon nefaste (capacite Miller de centre reaction, ralentissement du fonctionnement par la capacite des connexions), d'autres peuvent etre utiles en certaines circonstances (effet memoire des capacites d'entree et
logique dynamique). En resume, differentes technologies sont ajustees a la realisation du

composant le plus complexe : le transistor et comme "effet de bord", elles permettent la realisation et ('exploitation de composants supplementaires. En bipolaire, les transistors npn sont verticaux et de tres bonne qualite; mais on peut realiser en meme temps des transistors pnp lateraux. Les courants mis en jeu sont de la dizaine de milliAmpere, les resistances de I'ordre du kiloOhm (diffusion de base), les capacites de I'ordre de la fraction de picoFarad. En consequence la logique bipolaire sera plutot rapide, consommatrice, utilisera des resistances de charge, les capacites parasites et de connexion seront plutot faibles et ne ralentiront en interne que peu les performances intrinseques des portes. Pour la logique MOS, les transistors sont tous lateraux et peu efficaces. Les courants sont de quelques dizaines de microAmpere, il n'y a pas de
resistances realisables dans la bonne gamme de valeur et les capacites

parasites sont tres souvent non negligeables. La logique sera globalement moins rapide et tres dependante des capacites internes de liaison. A I'inverse, ces capacites pourront dans certains cas dtre suffisantes pour etre utilisees en tant que composant fonctionnel (logique dynamique).

F. Devos

5-4-2

Loaique TTL.

L'une des plus anciennes families logiques est la TTL pour Transistor Transistor Logique. Creee par Texas Instruments, elle fait suite a la RTL, la DTL.....et utilise un transistor multi-emetteur, construit sur un "process" bipolaire a triple diffusion (Figure 5-17).

E2

Figure 5-17 Structure "multi-emetteur" du bloc combinatoire de la logique TTL.

Le contact de base peut etre prolonge au dessus de la zone de collecteur et amenage en contact "Schottky" afin d'eviter 1'entree en saturation de la jonction Coll./Base. Un tel transistor realise directement la fonction combinatoire ET en logique a diode. La porte complete demandera done un bloc de regeneration.

On peut retrouver dans le schema electrique la structure de base de la porte "et" a diode; il faut done completer la cellule combinatoire par un Buffer de regeneration construit avec 4 transistors et 4 resistances. Une porte Nand a 2 entrees est done realisee par une dizaine de composants elementaires. Sa dimension est de I'ordre de 20 000 u,2, la densite d'integration est de I'ordre de la centaine de portes par circuit, les capacites parasites sont de I'ordre de la fraction de picoFarad. Une porte consomme quelques milliwatt pour une sortance de 10; les temps de commutation sont de quelques dizaines de nanosecondes, sous 5V d'alimentation les marges de bruit sont de I'ordre du Volt. La logique TTL est une logique saturee : quelque soit I'etat de sortie, certains transistors sont satures et introduisent un delai de reaction de la porte pour son evolution. La TTL-S (pour Schottky) essaie d'y remedier en faisant du detournement de saturation. En effet, une diode Schottky realisee par debordement du courant de base sur la zone de collecteur a une tension de mise en conduction tres faible, de I'ordre de 0,2 a 0,3 Volt. En parallele sur la diode base-collecteur du transistor, elle se mettra a conduire avant celle-ci et derivera le courant de base. Comme la tension base-collecteur interne au transistor ne pourra atteindre 0,6 V cette jonction ne po.urra devenir "passante" et la base ne sera pas "injectee" de charges de saturation. Comme de plus dans les diodes Schottky les porteurs libres ont de tres courtes durees de vie (quelques nanosecondes) , le transistor global, dit transistor Schottky, s'en trouvera accelere a la commutation en gros d'un facteur 10.Le schema de la figure 5-18 presente la structure complete d'un NAND TTL et d'un "Buffer

Composants de 1'electronique logigue

95

instate" TTL-S.

Vcc

Vcc

Controle a Zero
entree a Zero

Figure 5-18 Structure electrique de base de la porte NAND TTL et du "Buffer" tristate en TTL-S. Les composants S.C. non conducteurs sont dessines en grise. Les resistances sont de 1'ordre du KiloOhm pour les circuts "normaux" et de Tordre de la dizaine de kiloOhm pour les circuits "Low Power".

Ce dernier esl construit a partir d'un NAND et I'une des entrees, appelee Controle, est reliee par une diode au collecteur du premier transistor du Buffer. Si cette entree controle vaut "1" (inactive), la porte est globalement un inverseur. Si elle vaut "0" base et collecteur du 1 e r transistor de Buffer sont a "0", les bases des 2 transistors de sortie sont

simultanement a "0", aucun de ces transistors ne conduit et la sortie est en "haute impedance". Rappelons que ce 3 6 m e etat : H.I. est utilise a ('interconnexion des portes en "Bus" et permet a un emetteur selectionne
de communiquer avec tel ou tel recepteur sans avoir a debrancher physiquement les autres emetteurs mis en etat "tristate". 5-4-3 Porle I2L.

Une utilisation originale du transistor multi-emetteur est exploitee avec PI2L En prenant ce transistor, a I'envers, on peut considerer avoir des transistors "emetteur commun" en parallele. Une simple diffusion P+ a une distance calibree de la diffusion de base peut constituer un transistor pnp, "base a la masse" (fig. 5 - 1 9 ) . Ce dernier composant joue le role d'"injecteur" et permet de realiser une conception en "logique des sorties". La logique des sorties est une logique de "et cable" car la fonction combinatoire est obtenue par la simple interconnexion d'equipotentielles, la porte ayant un role reduit a la regeneration et la distribution. Une telle porte n'a qu'une entree et la "bufferisation" est obtenue par les interrupteurs collecteurs ouverts

commandes en parallele et il faut remarquer que dans ce cas, une sortie ne peut etre "distribute" ; il faudra autant de transistors de sortie que d'endroits ou appliquer le signal resultant. En effet si I'entree d'une porte vaut (a), sa sortie vaut (a. et...) au gre des interconnexions (a. signifie a-barre). On realisera (a. et bj en un noeud, (a et c.) en un autre... On voit tout de suite que ces deux noeuds doivent etre independants si on ne veut

96

F. Devos

pas realiser une fonction unique (a. et b_ et .). Cette logique des sorties apparait done comme duale de la logique des entrees : les portes ont une entree et plusieurs sorties.

Injecteur

E (base)

C1

Combinatoire " Distribution Regeneration

P+

p-

Figure 5-19 Coupe d'une porte I2L, schema electrique et logique equivalents. La fonction combinatoire est realisee par interconnexion de sorties des portes precedentes. Une seule des entrees a zero pompera le courant issu du transistor
pnp d'injection. Les transistors de sortie seront alors non conducteurs.

Des sorties peuvent etre " i n t e r c o n n e c t e e s " mais ne peuvent etre " d i s t r i b u t e s " . A cette revision des habitudes pres, cette logique construite sur le meme transistor multi-emetteur que la TTL est une logique d'interrupteur, done elle est autoregeneratrice. Trois composants suffisent pour construire ('equivalent d'un Nand a 2 entrees. Cette logique est plus dense et moins consommatrice d'energie. On atteint couramment quelques milliers (voire la dizaine de milliers) de portes par boitier. L'un des premiers microprocesseurs 4 bits a ete realise en I2L, le TMS 1000. Assez rapide, PI2L reste malgre tout consommatrice d'energie (100 u,W par porte). Elle a un regain d'interet avec les reseaux prediffusees car sa structure standard en "logique des sorties" favorise la "prefabrication" des composants, laissant a I'interconnexion le soin de realiser telle ou telle fonction.
5-4-4 La loaiaue ECL. La porte ECL est construite sur une paire differentielle (Figure
5-20)

Une tension de reference est appliquee sur Tun des cotes et pour realiser un "ou" a 2 entrees, on double le transistor de I'autre cote. Le transistor relie a la reference sera non conducteur (et done son collecteur sera a 1) des que Tune des entrees (ou les deux) sera (seront) a 1. Un quatrieme transistor recentre la tension de sortie dans la plage des tensions d'entree. Avec les composants de polarisation, une porte est done complexe comme une dizaine de composants. C'est equivalent a la TTL, mais ici tous les transistors sont ou bloques ou en regime lineaire.

Composants de 1'e"lectronigue logique

97

Figure 5-20 Coupe d'un transistor ECL en technique LOCOS et schema electrique d'une porte OU a 2 entrees. Les different* transistors de la paire differencielle sont dans un regime lineaire ou bloque, mais jamais satures. Les courants sont "forts", les capacites et les excurtions de tensions restent faibles, la logique sera done rapide et consomatrice d'energie.

Realises en technique LOCOS pour diminuer la taille et les capacites, la logique ECL est la plus rapide des logiques silicium avec des temps de traversee de porte inferieurs a 200 picosecondes et des frequences d'oscillation qui atteignent 4 gigahertz. Les phenomenes de propagation ne se font pas encore sentir a Pinterieur des circuits (100 ps correspond a un peu plus d'un centimetre) mais sont cruciaux a I'exterieur; chaque sortie est adaptee a 50 Q, chaque entree a 500 Q,. Ceci, allie aux forts courants de commutation fait que la puissance consommee par porte vaut en moyenne, de quelques milliWatt a 50 milliWatt dans les cas extremes. C'est ce facteur de puissance qui limite d'ailleurs le taux d'integration a quelques dizaines de portes pour les circuits les plus rapides.
5-4-5 Loaique MOS.

L'inverseur en logique NMOS a deja ete presente ainsi que la structure du NOR et du NAND. Nous n'en reparlerons ici que pour preciser ce qu'est une logique "par defaut". c'est a dire une logique ou le reseau des transistors "signal" ne construit qu'une partie de la table de verite, (ici les zero, les "1" restants sont obtenus par defaut, grace a un transistor de charge unique capable de charger a 1 le noeud de sortie, precisement s'il n'existe aucun chemin vers la masse). De telles portes sont tres denses et de plus elles sont extensibles ; en effet nous donnons a titre d'exemple en figure 5-21 la structure de 2 portes, faciles a identifier et qui demandent jusqu'a une vingtaine de composants dans d'autres technologies. Remarquons egalement qu'en prolongeant la sortie et en installant de nouveaux chemins vers la masse, on peut completer "a distance" la fonction realisee. Le CMOS par centre est une logique "totale" (Figure 5-22) car un reseau de transistors n "construit" les "0" de la table de verite en creant un chemin vers la masse et un reseau dual de transistors p "construit" les "1" de fagon complementaire en etablissant cette fois un chemin vers le + de I'alimentation. Et s'il peut exister des circonstances ou il n'existe aucun

98

F. Devos

chemin (sortie en haute impedance), il ne doit pas en exister avec simultanement un chemin vers I'alimentation et un autre vers la masse (court-circuit d'alimentation). Un des avantages evidents de cette logique est qu'il n'existe jamais de chemin etabli de I'alimentation vers la masse, il n'y a done pas de courant permanent done pas de puissance statique consommee. A ('inverse, chaque entree doit commander 2 transistors (un n et un p).
Vcc
Vcc
Vs

Figure 5-21 La logique NMOS est une logique par defaut. La sortie vaut 1 s'il n'existe pas de chemin de courant vers la masse, a travers un ou plusieurs transistors de signal. Cela permet la conception de portes tres denses mais qui "consomment" dans Vetat de sortie "zero".

A taille de transistor donnee, la puissance consommee a chaque commutation pour charger ou decharger la capacite de grille est double pour le CMOS par rapport au NMOS. Une pofte CMOS est egalement plus complexe qu'une porte NMOS, pour N entrees il faut 2N transistors alors que N+1 suffisent en NMOS. La connectique est egalement plus complexe, tous ces facteurs contribuent a augmenter la charge moyenne d'une porte elementaire et, en consequence, la logique CMOS est, par certains cotes, intrinsequement plus lente que la logique NMOS.
Vcc
"Cablage des 1"

Vcc

Figure 5-22 La logique CMOS est une logique "Totale" Un reseau de transistors P "cable les "1" de la table de verite, un autre reseau Dual de transistors N "cable les "0". Le deuxieme schema presente une realisation CMOS de la porte complexe de la figure 5-21.

-a Vs

HLH
9

HP H MC HI

Composants de 1' Glectronique logique

99

Un certain nombre de tentatives ont ete faites pour simplifier le double reseau soit en faisant du "pseudo NMOS" (le transistor de charge des portes NMOS est realise par un transistor p unique long et peu large, dont la grille est reliee a la masse) ou de la logique dynamique a precharge (CCMOS, D o m i n o . . . ) - Aucune de ces solutions n'est d'ailleurs pleinement satisfaisante car : soit on perd I'avantage de non consommation statique, soit on compromet les marges de bruit et la robustesse de fonctionnement (logique dynamique). Le CMOS presente enfin une derniere propriete facheuse : le "latch-up" (Figure 5-23)
Transistor N dans un caisson pTransistor P dans un substrat n-

Vcc

Latch-Up

metal-1
II oxyde

t-V-.-'ol n+
ESSH P+

V-/.\ caisson pO substrat n-

HH poly

Figure 5-23 La logique CMOS construite de fapon monolithique assemble en un meme substrat la structure d'un thyristor branche entre masse et alimentation. Une difference de potenciel fortuite aux bornes de R2 rend le transistor pnp legerement passant, ce qui injecte des trous dans la base du transistor npn. Celui-ci rendu conducteur produit un courant de substrat qui va renforcer la difference de potentiel aux bornes de R2. Cela se finit par une mise en court-circuit de Talimentation.

Les transistors a canal p sont realises directement dans le substrat rr, les transistors a canal n sont realises dans un caisson p" diffuse dans le substrat n' . Partant de I'alimentation, il existe done un chemin vers la masse traversant 4 semiconducteurs p + , rr, p' (caisson) et N + (source de transistor n). Cette structure decomposable en 2 transistors bipolaires tete-beche constitue un Thyristor. Le thyristor est un dispositif a enclenchement (aussi appele relais solide) qui presente la particularity de pouvoir etre rendu passant par une commande et qui reste passant apres cette commande, jusqu'a disparition totale du courant (par exemple par suppression de I'alimentation). Dans un circuit CMOS, cela se traduit par la mise en court-circuit de I'alimentation et rendommagement du circuit (destruction des pistes d'alimentation par exemple). Le demarrage du "latch-up" est aleatoire, il va dependre de la repartition des courants dans le substrat, de I'arrivee d'un photon ou d'un

rayon y ionisant... Cela explique la difficulte d'utilisation du CMOS dans le domaine militaire et les recherches faites sur les composants de type CMOS sur isolant (SOS, SOI...) qui suppriment totalement ce risque.