CÓDIGO: SGC.DI.
505
GUIA PARA LAS PRÁCTICAS DE VERSIÓN: 2.0
FECHA ULTIMA
LABORATORIO, TALLER O CAMPO. REVISIÓN: 12/04/2017
DEPARTAMENTO: Eléctrica y Electrónica CARRERA: Mecatrónica
PERíODO
ASIGNATURA: Circuitos Digitales. 202050 NIVEL: 4to
LECTIVO:
DOCENTE: Ing. Paola Velasco Sánchez NRC: 7471 PRÁCTICA N°: 1
LABORATORIO DONDE SE DESARROLLARÁ LA PRÁCTICA Electrónica Digital.
TEMA DE LA
Circuitos Integrados Digitales
PRÁCTICA:
INTRODUCCIÓN:
Una compuerta lógica es un dispositivo electrónico, que es la expresión física de un operador booleano
en la lógica de conmutación. Cada compuerta lógica consiste en una red de dispositivos interruptores que
cumple las condiciones booleanas para el operador particular, son circuitos de conmutación integrados en
un chip. Claude Elwood Shannon experimentaba con relevadores o interruptores electromagnéticos para
conseguir las condiciones de cada compuerta lógica; por ejemplo, para la función booleana AND colocaba
interruptores en serie, ya que con uno solo de éstos que tuviera la condición “abierto”, la salida de la
compuerta AND sería igual a cero 0 y, por lo tanto, el resultado es falso, mientras que para la
implementación de una compuerta OR, la conexión de los interruptores tiene una configuración en
paralelo.
Simbología. - Actualmente se usan dos tipos de símbolos, ambos definidos por el IEEE en la norma ANSI.
El símbolo tradicional es el más usado (Fig1), a la vez que es más visual. El símbolo rectangular está
basado en la IEC 60617-12.
Fig1: Simbología compuertas lógicas
CÓDIGO: SGC.DI.505
GUIA PARA LAS PRÁCTICAS DE VERSIÓN: 2.0
FECHA ULTIMA
LABORATORIO, TALLER O CAMPO. REVISIÓN: 12/04/2017
Un circuito integrado (CI), también conocido como chip o microchip, es una estructura de pequeñas
dimensiones de material semiconductor, normalmente silicio, de algunos milímetros cuadrados de
superficie (área), sobre la que se fabrican circuitos electrónicos generalmente mediante fotolitografía y
que está protegida dentro de un encapsulado de plástico o de cerámica. El encapsulado posee conductores
metálicos apropiados para hacer conexión entre el Circuito Integrado y un circuito impreso.
Fig2: Circuitos Integrados
Circuitos SSI (Small Scale Integration). Estos son los circuitos de baja escala de integración, los cuales
solo contienen un máximo de 10 compuertas lógica o 100 transistores y comprenden la época de
investigación de los IC's.
Fig3: Diagrama de la configuración interna de los circuitos integrados
Universalidad de las compuertas
La mayoría de los circuitos consisten en combinaciones de compuertas lógicas básicas, Todas las
expresiones Booleanas están formadas por algunas combinaciones de las operaciones básicas OR, AND
e INVERSOR. De este modo cualquier expresión puede implantarse con las compuertas OR, AND e
INVERSOR. Sin embargo, también es posible hacerlo únicamente con arreglos de compuertas
NAND/NOR, las mismas que realizan las tres operaciones Booleanas, OR, AND e INVERSOR.
CÓDIGO: SGC.DI.505
GUIA PARA LAS PRÁCTICAS DE VERSIÓN: 2.0
FECHA ULTIMA
LABORATORIO, TALLER O CAMPO. REVISIÓN: 12/04/2017
Fig4: Ejemplo universalidad de compuertas
OBJETIVOS:
✓ Verificar el funcionamiento de las compuertas lógicas básicas.
✓ Demostrar la universalidad de las compuertas NAND y NOR.
MATERIALES:
INSUMOS:
✓ Circuitos integrados 74LS00, 74LS02, 74LS08,
REACTIVOS: 74LS32, 74LS86.
No aplica ✓ Diodos emisores de luz LED
✓ Resistencias de 330 Ω.
✓ Dip switch push micro
EQUIPOS:
✓ Fuentes de alimentación
✓ Software para simulación
MUESTRA:
No aplica
TRABAJO PREPARATORIO:
✓ Consulte la disposición circuital de cada uno de los circuitos integrados utilizados en la práctica.
ACTIVIDADES POR DESARROLLAR:
I. Compuertas Lógicas
1. Polarice cada uno de los circuitos integrados, de acuerdo a hoja de especificación.
CÓDIGO: SGC.DI.505
GUIA PARA LAS PRÁCTICAS DE VERSIÓN: 2.0
FECHA ULTIMA
LABORATORIO, TALLER O CAMPO. REVISIÓN: 12/04/2017
2. En el simulador arme cada uno de los circuitos que se muestran en la figura 5. Verifique su
funcionamiento de acuerdo a la tabla de verdad de dos entradas de cada circuito.
Fig5: Diagrama de los circuitos a simular, parte 1.
CÓDIGO: SGC.DI.505
GUIA PARA LAS PRÁCTICAS DE VERSIÓN: 2.0
FECHA ULTIMA
LABORATORIO, TALLER O CAMPO. REVISIÓN: 12/04/2017
II. Universalidad de las compuertas NAND y NOR
3. Realice las conexiones con las compuertas lógicas NAND y NOR de acuerdo a las figuras que
se muestran a continuación. Verifique los teoremas booleanos para cada caso.
3.1. Universalidad de la compuerta NAND
Fig6: Diagrama de los circuitos a simular, parte 2.
3.2. Universalidad de la compuerta NOR
Fig7: Diagrama de los circuitos a simular, parte 3.
CÓDIGO: SGC.DI.505
GUIA PARA LAS PRÁCTICAS DE VERSIÓN: 2.0
FECHA ULTIMA
LABORATORIO, TALLER O CAMPO. REVISIÓN: 12/04/2017
RESULTADOS OBTENIDOS:
I. Compuertas Lógicas
1. Circuito integrado 74LS00 - Compuerta Lógica NAND
Fig8: Entradas lógicas 0 – 0.
Fig9: Entradas lógicas 1 – 0.
Fig10: Entradas lógicas 0 – 1.
CÓDIGO: SGC.DI.505
GUIA PARA LAS PRÁCTICAS DE VERSIÓN: 2.0
FECHA ULTIMA
LABORATORIO, TALLER O CAMPO. REVISIÓN: 12/04/2017
Fig11: Entradas lógicas 1 – 1.
Tabla 1: Tabla de verdad de la compuerta lógica NAND.
74LS00 – Compuerta Lógica NAND
A B C
0 0 1
0 1 1
1 0 1
1 1 0
2. Circuito integrado 74LS02 - Compuerta Lógica NOR
Fig12: Entradas lógicas 0 – 0.
CÓDIGO: SGC.DI.505
GUIA PARA LAS PRÁCTICAS DE VERSIÓN: 2.0
FECHA ULTIMA
LABORATORIO, TALLER O CAMPO. REVISIÓN: 12/04/2017
Fig13: Entradas lógicas 0 – 1.
Fig14: Entradas lógicas 1 – 0.
Fig15: Entradas lógicas 1 – 1.
CÓDIGO: SGC.DI.505
GUIA PARA LAS PRÁCTICAS DE VERSIÓN: 2.0
FECHA ULTIMA
LABORATORIO, TALLER O CAMPO. REVISIÓN: 12/04/2017
Tabla 2: Tabla de verdad de la compuerta lógica NOR.
74LS02 – Compuerta Lógica NOR
A B C
0 0 1
0 1 0
1 0 0
1 1 0
3. Circuito integrado 74LS08 - Compuerta Lógica AND
Fig16: Entradas lógicas 0 – 0.
Fig17: Entradas lógicas 0 – 1.
CÓDIGO: SGC.DI.505
GUIA PARA LAS PRÁCTICAS DE VERSIÓN: 2.0
FECHA ULTIMA
LABORATORIO, TALLER O CAMPO. REVISIÓN: 12/04/2017
Fig18: Entradas lógicas 1 – 0.
Fig19: Entradas lógicas 0 – 1.
Tabla 3: Tabla de verdad de la compuerta lógica AND.
74LS08 – Compuerta Lógica AND
A B C
0 0 0
0 1 0
1 0 0
1 1 1
CÓDIGO: SGC.DI.505
GUIA PARA LAS PRÁCTICAS DE VERSIÓN: 2.0
FECHA ULTIMA
LABORATORIO, TALLER O CAMPO. REVISIÓN: 12/04/2017
4. Circuito integrado 74LS32 - Compuerta Lógica OR
Fig20: Entradas lógicas 0 – 1.
Fig21: Entradas lógicas 0 – 1.
Fig22: Entradas lógicas 1 – 0.
CÓDIGO: SGC.DI.505
GUIA PARA LAS PRÁCTICAS DE VERSIÓN: 2.0
FECHA ULTIMA
LABORATORIO, TALLER O CAMPO. REVISIÓN: 12/04/2017
Fig23: Entradas lógicas 1 – 1.
Tabla 4: Tabla de verdad de la compuerta lógica OR.
74LS32 – Compuerta Lógica OR
A B C
0 0 0
0 1 1
1 0 1
1 1 1
5. Circuito integrado 74LS86 - Compuerta Lógica XOR
Fig24: Entradas lógicas 0 – 0.
CÓDIGO: SGC.DI.505
GUIA PARA LAS PRÁCTICAS DE VERSIÓN: 2.0
FECHA ULTIMA
LABORATORIO, TALLER O CAMPO. REVISIÓN: 12/04/2017
Fig25: Entradas lógicas 0 – 1.
Fig26: Entradas lógicas 1 – 0.
Fig27: Entradas lógicas 1 – 1.
CÓDIGO: SGC.DI.505
GUIA PARA LAS PRÁCTICAS DE VERSIÓN: 2.0
FECHA ULTIMA
LABORATORIO, TALLER O CAMPO. REVISIÓN: 12/04/2017
Tabla 5: Tabla de verdad de la compuerta lógica XOR.
74LS86 – Compuerta Lógica XOR
A B C
0 0 0
0 1 1
1 0 1
1 1 0
II. Universalidad de las compuertas NAND y NOR
1. Universalidad de la compuerta NAND
A. Implementación de la compuerta NOT
Fig28: Entrada lógicas 0.
Fig29: Entrada lógicas 1.
CÓDIGO: SGC.DI.505
GUIA PARA LAS PRÁCTICAS DE VERSIÓN: 2.0
FECHA ULTIMA
LABORATORIO, TALLER O CAMPO. REVISIÓN: 12/04/2017
Tabla 6: Tabla de verdad, implementación de la compuerta NOT.
B. Implementación de la compuerta AND
Fig30: Entradas lógicas 1 – 1.
Fig31: Entradas lógicas 0 – 1.
CÓDIGO: SGC.DI.505
GUIA PARA LAS PRÁCTICAS DE VERSIÓN: 2.0
FECHA ULTIMA
LABORATORIO, TALLER O CAMPO. REVISIÓN: 12/04/2017
Fig32: Entradas lógicas 1 – 0.
Fig33: Entradas lógicas 1 – 1.
Tabla 7: Tabla de verdad, implementación de la compuerta AND.
CÓDIGO: SGC.DI.505
GUIA PARA LAS PRÁCTICAS DE VERSIÓN: 2.0
FECHA ULTIMA
LABORATORIO, TALLER O CAMPO. REVISIÓN: 12/04/2017
C. Implementación de la compuerta OR
Fig34: Entradas lógicas 0 – 0.
Fig35: Entradas lógicas 0 – 1.
CÓDIGO: SGC.DI.505
GUIA PARA LAS PRÁCTICAS DE VERSIÓN: 2.0
FECHA ULTIMA
LABORATORIO, TALLER O CAMPO. REVISIÓN: 12/04/2017
Fig36: Entradas lógicas 1 – 0.
Fig37: Entradas lógicas 1 – 1.
CÓDIGO: SGC.DI.505
GUIA PARA LAS PRÁCTICAS DE VERSIÓN: 2.0
FECHA ULTIMA
LABORATORIO, TALLER O CAMPO. REVISIÓN: 12/04/2017
Tabla 8: Tabla de verdad, implementación de la compuerta OR.
2. Universalidad de la compuerta NOR
A. Implementación de la compuerta NOT
Fig38: Entradas lógicas 1.
Fig39: Entradas lógicas 0.
CÓDIGO: SGC.DI.505
GUIA PARA LAS PRÁCTICAS DE VERSIÓN: 2.0
FECHA ULTIMA
LABORATORIO, TALLER O CAMPO. REVISIÓN: 12/04/2017
Tabla 9: Tabla de verdad, implementación de la compuerta NOT.
𝐴̅ ̅̅̅̅̅
𝐴. 𝐴
A1 1 0
A2 0 1
B. Implementación de la compuerta OR
Fig40: Entradas lógicas 1 - 1.
Fig41: Entradas lógicas 1 - 0.
CÓDIGO: SGC.DI.505
GUIA PARA LAS PRÁCTICAS DE VERSIÓN: 2.0
FECHA ULTIMA
LABORATORIO, TALLER O CAMPO. REVISIÓN: 12/04/2017
Fig43: Entradas lógicas 0 - 1.
Fig44: Entradas lógicas 0 - 0.
Tabla 10: Tabla de verdad, implementación de la compuerta OR.
𝐴̅ 𝐵̿ AB
B1 0 1 1
B2 1 0 0
B3 1 0 0
B4 0 0 0
CÓDIGO: SGC.DI.505
GUIA PARA LAS PRÁCTICAS DE VERSIÓN: 2.0
FECHA ULTIMA
LABORATORIO, TALLER O CAMPO. REVISIÓN: 12/04/2017
C. Implementación de la compuerta AND
Fig45: Entradas lógicas 1 - 1.
Fig46: Entradas lógicas 1 - 0.
Fig47: Entradas lógicas 0 - 1.
CÓDIGO: SGC.DI.505
GUIA PARA LAS PRÁCTICAS DE VERSIÓN: 2.0
FECHA ULTIMA
LABORATORIO, TALLER O CAMPO. REVISIÓN: 12/04/2017
Fig48: Entradas lógicas 0 - 0.
Tabla 11: Tabla de verdad, implementación de la compuerta AND.
𝐴̅ 𝐵̿ A+B
C1 0 0 1
C2 0 1 0
C3 1 0 0
C4 1 1 0
CUESTIONARIO:
1. Señale la diferencia entre compuerta lógica y compuerta digital.
Una compuerta lógica es un dispositivo utilizado en Electrónica Digital que trabaja con estados
lógicos tanto en sus entradas como en salidas, posee características especiales individuales que
corresponden a leyes aritméticas y una compuerta digital es un dispositivo electrónico que se rige por
el álgebra de Boole.
2. Para que casos se recomienda utilizar compuertas con salida de colector abierto.
Fijar los valores altos y bajos de tensión según las necesidades. Además, esto permite para el
acoplamiento entre compuertas lógicas con niveles altos distintos. Garantizar la corriente de salida
necesaria para conectar varias compuertas lógicas, a la salida de esta.
CÓDIGO: SGC.DI.505
GUIA PARA LAS PRÁCTICAS DE VERSIÓN: 2.0
FECHA ULTIMA
LABORATORIO, TALLER O CAMPO. REVISIÓN: 12/04/2017
CONCLUSIONES:
✓ Se han identificado las compuertas lógicas, así como su funcionamiento de acuerdo a la tabla de verdad.
✓ Se ha establecido la disposición circuital de cada una de los circuitos integrados utilizados en la práctica.
BIBLIOGRAFÍA:
✓ Tocci, Ronald J, “Sistemas digitales: principios y aplicaciones”, México: Pearson Prentice Hall, 2007
✓ T.L Floyd, “Fundamentos de Sistemas Digitales”, Prentice-Hall, 9ed.
INTEGRANTES
✓ ANDAGUA DARIO
✓ CEVALLOS DANIEL
✓ TORRES LUIS
FIRMAS
F: ……………………………………………. F: ………………………………………………. F: ……………………………………………
Nombre: Ing. Paola Velasco Sánchez Nombre: Ing. Marco Pilatásig Nombre: Ing. Marco Pilatásig
DOCENTE COORDINADOR DE ÁREA DE COORDINADOR/JEFE DE
CONOCIMIENTO LABORATORIO
