PROBLEMAS SISTEMAS DIGITALES 1ER EXAMEN

PENDIENTE REVISIÓN ELABORADO: 01/07/2018 PROF: ORLANDO HEREDIA

EJERCICIOS DE DISEÑO DE CIRCUITOS LÓGICOS
Diseñe con compuertas los circuitos o presente la tablas y mapas K de la verdad según
sea el caso.
- Muestre la tabla de la verdad de un circuito sumador base 2 para dos números de dos
bits cada uno. El circuito tendrá entrada para bit de acarreo y salidas para resultado de la suma en
dos bits y un bit de acarreo de salida.
- Diseñe un circuito comparador de magnitud para dos números binarios base 2, N1 y N2
de dos bits cada uno. El circuito tendrá tres salidas para indicar cuando ocurre lo siguiente:
La magnitud o valor de N1 es mayor que la de N2,
La magnitud o valor N1 es menor que N2,
N1 es igual a N2 en magnitud.

- Muestre la tabla de la verdad de un circuito con cuatro entradas ABCD y nueve 9 salidas
y1 y2 y3 ...y9. El circuito activará una unica salida por cada valor, combinacion o palabra de
entrada, para asi encender un led conectado en la salida. La salida activada será aquella que
corresponde al valor en decimal de la entrada, por ejemplo y5 se activará cuando ABCD sea 0101.
Presente el mapa K y el circuito para las salidas y2 y y8.
- Se tienen 11 puestos de estacionamiento y cada uno con su llave digital para abrir, usar
o HABILITAR el puesto. Cada llave consta de cuatro bits. En cada puesto de estacionamiento un
circuito activa una salida que habilita el puesto cuando se introduce la llave con los cuatro bits
correspondientes al puesto. Diseñe el circuito de activación de cada puesto suponiendo que se
tienen 11 llaves con los códigos desde el 0010 al al 1100.
- Se tienen 11 puestos de estacionamiento y cada uno con su llave digital para abrir, usar
o HABILITAR el puesto. Cada llave consta de cuatro bits. En cada puesto de estacionamiento un
circuito activa una salida que habilita el puesto cuando se introduce la llave con los cuatro bits
correspondientes al puesto. Diseñe el circuito de activación de cada puesto suponiendo que se
tienen 11 llaves con los códigos desde el 0010 al al 1100. SUPONGA QUE hay dos llaves maestras
que HABILITAN o abren cualquier puesto, estas llaves tienen los códigos 0111 y 1111.
- Se tienen 3 cuartos y en cada uno hay tres sensores de intruso. Diseñe un circuito que
de alarma cuando se detecten intrusos en cualquiera de los cuartos y que de una indicacion con
led, de cuales cuartos tienen posible falla en un sensor.
- Se tiene un sumador UNET en circuito integrado, este C.I. permite entradas de dos
sumandos de tres bits cada uno, un bit de acarreo de entrada, un bit de acarreo de salida y por
supuesto salidas para el resultado en tres bits. Utilizando circuitos sumadores UNET, diseñe un
solo circuito que sume dos números de 8 bits cada uno.
- Se quiere mostrar en una sola pantalla o display, uno de dos números A o B de dos bits
cada uno. Diseñe un circuito con las entradas necesarias tal que por medio ellas se permita
presentar en el display el número selecionado o elegido de manera digital.
- Se quiere mostrar en una sola pantalla o display, uno de dos números A o B de cuatro 4
bits cada uno. Diseñe un circuito con las entradas necesarias tal que por medio ellas se permita
presentar en el display el número selecionado o elegido.
- Se recibe una palabra A de dos bits (A1 A0) a la cual es necesario cambiar uno de los
bits por su complemento. El bit a cambiar es determinado por C, otra palabra de un bit que se
recibe. Muestre la tabla de la verdad del circuito que genera a su salida la palabra A ya corregida o
cambiada.
- Se recibe una palabra A de cuatro bits (A3 A2 A1 A0) a la cual es necesario cambiar uno
de los bits por su complemento. El bit a cambiar es determinado por otra palabra C de dos bits que
se recibe (C1 C0). Diseñe el circuito adecuado que genera a su salida la palabra A ya corregida o
cambiada.
- Sea un circuito cuya salida N corresponde a los mini términos: N(xab)=suma
miniterminos (1,2,4); y otro circuito cuya salida S corresponde a los mini términos: S(abc)=suma
miniterminos (1,2,6). Encuentre la tabla de la verdad o el mapa K para la función Z, tal que: Z=
NxorS.
- Sea un circuito cuya salida es N(abcd)=a.M(bcd)+a'.P(bcd). Siendo que
N(abcd) tiene los miniterminos (0 al 2, 10, 12, 14, 15) y los maxiterminos (4 al 7,9, 11).
Encuentre el mapa K para .M(bcd) y para P(bcd).

Otros ejercicios

1. Obtener la expresión más simplificada posible de la función usando mapas :

2. Presente el circuito de dos niveles que genere la función F, use únicamente

compuertas NAND:

F(wxyz)= wx’+(w+x’+z)’+y’

3. Sea F= (X’  Y) (Z+W)’ + (A  B)’ (C D)’

  Realice la función F, sin simplificar, con compuertas de dos entradas. Se
debe usar una sola compuerta de cada tipo.

4. Encuentre la expresión en mínima de :

5. El esquema de la figura representa un circuito o compuerta cuya salida es función de TRES

entradas según se representa:

Utilizando exclusivamente bloques como el mostrado, realizar:

 Un inversor, una puerta AND y una puerta OR.
 Representar:

K = (a+b) (a' +c) (b+c)

6. Dado el circuito de la figura, se pide:

 Obtener la tabla de verdad o expresión en MINITERMINOS.

 Obtener la función F en su expresión más simplificada.
 Desarrollar F con el menor número de puertas posible.
 Implementar F con el menor número de puertas NAND posible
7. Obtenga los minitérminos M(abcd) de la función

8. Sea la función booleana:

 Obtener la expresión más simplificada de G = F1 + F2.

9. En la figura “la caja” representa un elemento lógico que produce una salida (F) tal que:
F(Y, Z, X) =  0, 1, 2, 7. Encuentre los maxiterminos de la función de salida.

10. Para la figura presente un circuito con compuertas NOR

11. Exprese H como: H (w x y z) = 

H = (w x’ )  (w + x’ + z) ’+ y ’

12. Obtenga los minitérminos d4e la función F de la tabla.

Z W X F
Y
0 0 X 0 1
0 X 0 0 1
X 0 0 0 1
1 1 1 0 1
0 X X 1 0
1 0 X 1 0
1 0 1 0 0
1 1 0 X 0

13. Obtenga las expresiones mínimas diferentes en Productos de Sumas y en Suma de

Productos para la función:
 P(A, B, C, D) =  (0, 2, 3, 8, 10, 11, 12, 14)

14. Obtenga la mayor cantidad de expresiones SP y PS mínimas diferentes para la

función G.

G(C,D,A,B) =  (4,5,6,7,9,13) +don't care (1, 15)

15. Diseñe un circuito sumador de dos bit más carry.

16. Diseñe un circuito detector de magnitud relativa tal que para dos (2) números binarios
(entradas) de tres (3) bits cada uno A=(A2, A1, A0) y B=(B2, B1, B0) determina si son
iguales. Si no son iguales, el circuito debe indicar por medio de otra salida cual de
ellos es el mayor.

17. Diseñe un circuito convertidor de código Gray de cuatro bits al código Binario. Muestre
los mapas de Karnaugh de cada salida.

18. Diseñe un convertidor de códigos binario de 5 Bits en códigos Ex3. Presente los
minitérminos de cada una de las salidas del convertidor.

19. Diseñe un sistema de alarma de incendio para cinco (5) zonas o locales. En cada local
existirán 3 (tres) detectores de fuego. El sistema debe dar alarma de fuego cuando en
cualquiera de las zonas se activen dos o más detectores de fuego. El circuito debe
tener la opción de poder desconectar cualquier zona del sistema para que no active la
alarma.

20. Diseñe un circuito lógico (codificador) el cual tendrá diez entradas X0, X1,...., X9 y
cuatro salidas A, B, C y D. Las salidas tendrán el valor (en código EX3)
correspondiente al número de la entrada activa en ALTO, tal como se indica en la tabla
de funcionamiento. Presente los maxitérminos de cada una de las salidas del
codificador.

X0 X1 X2 X3 X4 X5 . .. X9 D C B A
1 0 0 0 0 0 0 0 0 1 1
0 1 0 0 0 0 0 0 1 0 0
0 0 1 0 0 0 0 0 1 0 1
0 0 0 1 0 0 0 . . . .
0 0 0 0 1 0 0 . . . .
0 0 0 0 0 1 0 . . . .
0 0 0 0 0 0 0 . . . .

0 0 0 0 0 0 1 1 1 0 0
21. Diseñe un generador del bit de paridad para una palabra (datos) de cuatro bits. La
paridad (par o Impar) se debe poder seleccionar a través de una entrada denominada
PP.

22. Diseñe un indicador de error de paridad para una entrada de cinco bits: 4 bits de
datos + el bit de paridad. La paridad (par o Impar) de la palabra de entrada se debe
poder seleccionar a través de una entrada denominada P.

23. Diseñe un codificador que convierta un código binario de 4 bits (datos) en código
Hamming.

24. Diseñe un circuito que para una entrada de 7 bits en código Hamming (palabra de
datos y bits de paridad) genere en la salida los datos corregidos.

25. Diseñe un circuito que convierta una palabra de 4 bits en código EXCESO 3 en
código BCD. Muestre los mapas K de las salidas.

26. Diseñe un circuito con entradas X, Y, A, B, C, D, Z , y una salida F, tal que cumpla con
la tabla de funcionamiento siguiente:

Z=0 Z=1

XY F
01 AB A(B+C’)
10 1 A'B'+AB

11 (CD)' (C+D)'

27. En un pasillo existen seis puertas o entradas y cada una de ellas tiene un interruptor
SPST con el fin de poder encender o apagar las luces del pasillo con cualquiera de los
interruptores. Diseñe el circuito lógico que permitirá realizar esta tarea.

28. Diseñe un circuito lógico con compuertas NAND el cual tendrá tres entradas A0, A1,
A2, dos entradas X Y, así como una salida F. La salida responderá tal como en la
tabla.
 X Y A0 A1 A2 F
0 0 1 X X 1
0 0 0 X X 0
0 1 X 0 X 0
0 1 X 1 X 1
1 0 X X 0 1
1 0 X X 1 0
1 1 X X X 0

29. Diseñe un circuito con compuertas lógicas que permita indicar en un display, cuando la
mayoría de cinco interruptores SPST están abiertos (A) o cerrados (C). El circuito
mostrará las letras A ó C según el caso. El circuito deberá poseer las salidas
necesarias para manejar el display.

30. Diseñe un circuito combinacional con ocho entradas tipo interruptor SPST, las cuales
corresponden a los números del 0 al 7. El circuito debe producir una salida en código
Exceso 3 que corresponda al número del interruptor que esté cerrado, adicionalmente
deberá indicar si el código es de paridad par.